SU1624616A1 - Вентильный электродвигатель - Google Patents

Abstract

Изобретение относитс  к электротехнике и может быть использовано в электроприводе звуко- и видеозаписи с вентильными электродвигател ми . Целью изобретени   вл етс  повышение надежности и улучшение .энергетических показателей. Вентильный электродвигатель содержит трехфазный синхронный электродвигатель 1, инвертор 2, логический блок 3 формировани  сигналов управлени , три компаратора напр жени  4-6, трехка- нальный блок 7 селекции, задатчик 8 фазового сдвига, который устанавливает эталонное число на вторые входы цифрового компаратора трехканального блока 7 селекции. Коммутационна  помеха действует некоторое врем , определ емое электромагнитной посто нной времени фазы обмотки синхронного двигател  1 . За это врем  счетчик блока 7 селекции, не успевает заполнитьс  до эталонного числа и поэтому срабатывание триггера, например 4 от сигнала помехи исключаетс . Тем самым блок 7 селекции и задатчик 8 фазового сдвига исключают действи  коммутационных помех, что повышает надежность и энергетические характеристики. 1 з.п.ф-лы, 5 ил. & (Л

Description

&

Ј

О

О5

Изобретение относитс  к электротехнике и может быть использовано в электроприводах звуко- и видеозаписи с вентильными электродвигател ми.

Целью изобретени   вл етс  повышение надежности и улучшение энергетических показателей.

На фиг. 1 представлена блок-схема вентильного электродвигател } на фиг. 2 - принципиальна  схема трех- канального блока селекции; на фиг.З - принципиальна  схема задатчика фазового сдвига; на фиг. 4 - временные диаграммы, по сн ющие работу трех- канального блока селекции; на фиг. 5 то же, задатчика фазового сдвига.

Вентильный электродвигатель содержит синхронный электродвигатель, трехфаэнна   корна  обмотка 1 (фиг.1) которого подключена к выходам трехфазного реверсивного инвертора 2, управл ющие входы которого подключены к выходам логического блока .3 формировани  сигналов управлени  с трем  информационными входами, три компаратора 4-6 напр жени , первые входы которых подключены к выходам трехфазного реверсивного инвертора, а вторые входы объединены и подключены к средней точке трехфазной  корной обмотки 1, трехканальный блок 7 селекции, включенный между выходами трех компараторов 4-6 напр жени  и трем  информационными входами блока формировани  сигналов управлени . Управл ющий вход блока селекции подключен к выходу задатчика 8 фазового сдвига, а дополнительный - к входу задатчика 8 фазового сдвига. Трехканальный блок 7 селекции содержит три триггера 9-11 (фиг.2), три логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12-14, логический элемент ИЛИ 15, счетчик 16 генератора счетных импульсов , цифровой компаратор 17, при этом

три основных входа трехканального блка 7 селекции образованы D-входами трех триггеров 9-1t, к которым подключены первые входы трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12-14 соответственно , вторые входы которых подключены к выходам трех триггеров 9-11 соответственно и образуют три основных выхода трехканального блока 7 селекции, дополнительный выход которого образован выходом цифрового компаратора 17, к которому подключены объединенные S-входы триггеров

0

5

0

5

0

5

0

45

0

5

9-11. Управл ющий вход трехканального блока 7 селекции выполнен цифровым и образован первыми входами цифрового компаратора 17, вторые цифровые входы которого подключены к выходам счетчика 16 генератора счетных импульсов, а разрешающий вход - к выходу логического элемента ИЛИ 15, три входа которого подключены к выходам трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12-14.

Задатчик 8 фазового сдвига выполнен в виде счетчика 18 (фиг.З) генератора сигналов сдвига, дешифратора 19, регистра 20, двухвходового логического элемента ИЛИ 21, элемента 22 задержки, при этом выход задатчика 8 фазового сдвига образован выходами регистра 20, в ходы записи которого подключены к выходам счетчика 18 генератора сигналов сдвига и объединены с входами дешифратора 19, выход которого соединен с первым входом двухвходового логического элемента ИЛИ 21, выход которого соединен с разрешающим входом регистра 20, а второй вход,- объединенный с входом элемента задержки 22, образует вход задатчика 8 фазового сдвига, причем выход элемента 22 задержки соединен с разрешающим входом счетчика 18 генератора сигналов сдвига.

Вентильный электродвигатель работает следующим образом.

Знак фазной ЭДС с компаратора, например 4, напр жени  (поз.23,фиг.4) поступает на информационный вход D триггера 9 и одновременно на первый вход логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12. На второй его вход подаетс  сигнал с выхода триггера 9, т.е. сигнал предыдущего состо ни . Предположим , что сигналы на входе и выходе триггера 9 одинаковы и сигнал неэквивалентности отсутствует (поз.24, фиг.4). Отсутствует также сигнал, разрешающий работу счетчика 16, и сигнал, разрешающий запись информации в триггер 9. При изменении знака фазной ЭДС (поз.25, фиг.4) мен етс  сигнал на входе триггера 9, в то врем  как на выходе сигнал остаетс  неизменным из-за отсутстви  разрушени  записи информации. Вследствие этого возникает сигнал неэквивалентности (поз.25, фиг.4), который через схему ИЛИ 15 разрешает

51

работу счетчика 16, на счетный вход которого поступают импульсы с частотой f . Выходы счетчика соединены с первыми входами цифрового компаратора 17, на вторые входы которого с задатчика 8 фазового сдвига поступает эталонное число (поз.26). Счетчик 16 начинает заполн тьс  и, как только он заполнитс  до эталонного числа (поз.27, фиг.А), цифровой компаратор 17 выдает сигнал (поз.28, фиг.4), разрешающий запись информации в триггер 9. Происходит запись информации (поз.29, фиг.4) и тем самым уничтожаетс  сигнал неэквивалентности (поз.30, фиг,4), так как сигналы на входах логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 снова стано в тс  одинаковыми. Отсутствие этого сигнала запрещает работу счетчика 16 и он сбрасываетс  (поз.31). Величина сдвига определ етс  частотой f и эталонным числом (поз.26).

Процесс фильтрации коммутационной помехи осуществл етс  следующим образом .;

Помеха измен ет знак фазной ЭДС и вызывает возникновение сигнала неэквивалентности (поз.32, фиг.4). Помеха действует некоторое врем , которое определ етс  величиной электромагнитной посто нной Јд двигател . За это врем  счетчик не успевает заполнитьс  до эталонного числа (поз.27, фиг.4). Окончание коммутационной помехи (поз.33,фиг.4) влечет за собой уничтожение сигнала неэквивалентности и сброс счетчика 16. Сигнал записи цифровым компаратором 17 не выдаетс  и поэтому запись помехи в триггер 9 не происходит . Таким образом, получаем сигнал без коммутационной помехи (поз.29), сдвинутый относительно исходного (поз.23).

Задатчик 8 сдвига устанавливает эталонное число на вторые входы цифрового компаратора 17 и обеспечивает его изменение в соответствии с периодом фазной ЭДС.

I

Временные диаграммы задатчика 8

отражены на фиг.5. Диаграммы даны в динамическом режиме, т.е. при разгоне двигател . Позици ми 34-36 обозначены знаки фазных ЗДС на выходе трехканалыюго блока 7 селекции , позицией 37 - сигналы цифро624616

вого компаратора видно, что период

Ту

6

Т

0

0

где Тд, - период фазной ЭДС. С выхода цифрового компаратора 17 сигналы через схему.22 задержки (фиг.З) поступают на сброс счетчика 18. Таким образом, счетчик 18 генератора сигналов фазового сдвига заполн етс  в течение периода (поз.38, фиг.З), после чего тем же сигналом с цифрового компаратора через схе5 му ИЛИ 21 число из счетчика 18 записываетс  в регистр 20 и находитс  там в течение всего следующего периода (поз.39, фиг.5). Это число и  вл етс  эталонным числом дл  цифрового компаратора 17. При разгоне двигател  уменьшаетс  период т,,,, а также период Т. Следовательно, при посто нной частоте fg уменьшаетс  врем  заполнени  счетчика 18 генерато5 ра сигналов фазового сдвига, а поэтому уменьшаетс  и эталонное число цифрового компаратора. Схема задержки 22 введена с целью исключени  сброса счетчика раньше записи числа

0 в регистр. Выходы счетчика подключены также к входам дешифратора 19, выход которого через второй вэ4од логического элемента ИЛИ 21 разрешает запись информации в регистр 20. Этот

5 узел введен дл  обеспечени  посто нной времени сдвига на пуске двигател , где она должна быть максимальной и определ етс  электромагнитной

/ посто нной двигател  i- , так как ком-

0 мутационна  помеха на пуске приближенно равна этой величине. При разгоне и работе на номинальной частоте двигател  счетчик не успевает заполнитьс  до числа срабатывани 

5 дешифратора и последний не участвует в работе схемы.

Как указывалось выше, счетчик 18 задатчика 8 сдвига заполн етс  до эталонного числа в течение времени,

0

IE

равного соответствует 60 эл.град.

Счетчик 16 в блоке 7 селекции должен заполн тьс  до этого числа за 30 эл.град, т.е. в 2 раза быстрее. Следователь- 5 но, при одинаковой разр дности счетчиков 18, 16 соотношение частот ft и

будет

2fe

Частота f выбираетс  из заданной точности времени сдвига фильтра и ограничена снизу номинальной частотой fH. Эти частоты св заны соотношением

$ Л1«.1оо%

4

где в величина ошибки сдвига в %. Разр дность счетчиков выбираетс  исход  из услови  обеспечени  по- сто нкой времени сдвига схемы на пуске , так как в этом случае она максимальна . Как уже упоминалось выше, целью работы схемы на пуске  вл етс  условие фильтрации коммутационной по мехи, равной по длительности величине электромагнитной посто нной двигател  Ј. Отсюда

Ј„

9,

где t - посто нна  времени сдвига

на пуске. Разр дность счетчика поэтому

п 1ор, f« ,

где п - число разр дов счетчика, округленное до большего целого числа. I

Число, на которое срабатывает де-

шифратор 19, определ етс  соотношением

N. V f, -1 о

Таким образом, повышение надежности достигаетс  за счет исключени  действи  коммутационной пом.ехи, соответственно улучшаютс  энергетические характеристики.

Claims (2)

1. Вентильный электродвигатель, содержащий синхронный электродвигатель , трехфазна   корна  обмотка которого подключена к выходам трехфазного реверсивного инвертора, управл ющие входы которого подключены . к выходам логического блока формировани  сигналов управлени  с трем  ин- формационными входами, три компаратора напр жени , первые входы которых подключены к выходам трехфазного реверсивного инвертора, а вторые входы объединены и подключены к средней точке трехфазной  корной обмотки, и трехканальный бпок селекции с управл ющим входом, отличающий- с   тем, что, с целью повышени  на0 5

0

5

-JQ

35

40

.,-

дежности и улучшени  энергетических показателей, в него дополнительно введен задатчик фазового сдвига, а трехканальный блок селекции снабжен дополнительным выходом и выполнен в виде трех триггеров, трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, логического элемента ИЛИ, счетчика генератора счетных импульсов, цифрового компаратора , при этом трехканальный блок селекции включен между выходами трех компараторов напр жени  и трем  информационными входами блока формиро- вани  сигналов управлени , его управл ющий вход подключен к выходу за- датчика фазового сдвига, а к дополнительному выходу подключен вход за- датчика фазового сдвига, причем три основных входа трехканального блока селекции образованы П-входами трех триггеров, к которым подключены первые входы соответственно трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключены к выходам соответственно трех триггеров и образуют три основных выхода трехканального блока селекции, дополнительный выход которого образован выходом цифрового компаратора, к которому подключены объединенные С-входы триггеров, управл ющей вход трехканального блока селекции выполнен цифровым и образован первыми входами цифрового компаратора, вто-( рые цифровые входы которого подключены к выходам счетчика, счетный вход которого подключен к выходу генератора счетных импульсов, а раз- решаюпсий вход подключен к выходу логического элемента ИЛИ, три входа которого подключены к выходам трех логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

2. Электродвигатель по п.1, о т- личающийс  тем, что задатчик фазового сдвига выполнен в виде счетчика, дешифратора, регистра , двухвходового логического элемента ИЛИ, элемента задержки и генератора сигналов сдвига, при этом выход задатчика фазового сдвига образован выходами регистра, входы записи которого подключены к выходам счетчика и объединены с входами дешифратора , выход которого соединен с первым входом двухвходового логиче- ского элемента ИЛИ, выход которого соединен с разрешающим входом регистра , а второй вход, объединен- ный с входом элемента задержки, образует вход задатчика фазового сдвига , причем выход элемента задержки

соединен с разрешающим входом счетчика , счетный вход которого подключен к выходу генератора сигналов сдвига.

Ј

/г

Ф к

К

//

S4

RG

з

175

20

19

.у

Фиг.З

24 25 21

ФигЛ

39

32 35