JP2978271B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2978271B2 JP2978271B2 JP3093787A JP9378791A JP2978271B2 JP 2978271 B2 JP2978271 B2 JP 2978271B2 JP 3093787 A JP3093787 A JP 3093787A JP 9378791 A JP9378791 A JP 9378791A JP 2978271 B2 JP2978271 B2 JP 2978271B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- excited
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、放電灯点灯回路を制御
するパルス幅変調された出力パルス信号を得るためなど
に使用されるパルス発生装置に関するものである。
するパルス幅変調された出力パルス信号を得るためなど
に使用されるパルス発生装置に関するものである。
【０００２】
【従来の技術】従来のこの種のパルス発生装置では、出
力パルス信号の "Ｈ" 区間設定データおよび "Ｌ" 区間
設定データをデータラッチ回路にラッチし、一定周期の
クロック信号をカウントし上記両区間設定データが交互
にセットされるプリセッタブルなカウンタ回路からのリ
ップルキャリー信号をトグルフリップフロップ回路のト
リガクロック信号とし、上記トグルフリップフロップ回
路からパルス幅変調された出力パルス信号を得ていた。
そして、パルス幅の変更はカウンタ回路のプリセット値
を変えて行っていた。
力パルス信号の "Ｈ" 区間設定データおよび "Ｌ" 区間
設定データをデータラッチ回路にラッチし、一定周期の
クロック信号をカウントし上記両区間設定データが交互
にセットされるプリセッタブルなカウンタ回路からのリ
ップルキャリー信号をトグルフリップフロップ回路のト
リガクロック信号とし、上記トグルフリップフロップ回
路からパルス幅変調された出力パルス信号を得ていた。
そして、パルス幅の変更はカウンタ回路のプリセット値
を変えて行っていた。
【０００３】
【発明が解決しようとする課題】ところで、放電灯点灯
装置としては放電灯をインバータ回路を用いて高周波点
灯し、上記インバータ回路として、直流電源の両端に直
列的に接続された２個のスイッチング素子の一方に並列
に負荷回路が接続され、負荷回路に流れる電流をスイッ
チング素子に帰還して一方のスイッチング素子を自励式
でオン，オフさせると共に、このスイッチング素子がオ
フ状態となったことを検知して他方のスイッチング素子
を他励式でオン，オフさせて、上記両スイッチング素子
を交互にオン，オフさせて負荷回路に含まれる放電灯に
高周波電力を供給する所謂自励他励式のハーフブリッジ
インバータを用いる場合がある。ここで、この自励他励
式のハーフブリッジインバータでは自励式でオン，オフ
制御されるスイッチング素子のオン状態を検出し、この
スイッチング素子のオン期間に他励式のスイッチング素
子がオンしないようにして同時オンを防止する必要があ
る。つまり、自励式のスイッチング素子がオフした後に
他励式のスイッチング素子をオンさせるように他励式の
スイッチング素子のオン時点を調整する必要がある。
装置としては放電灯をインバータ回路を用いて高周波点
灯し、上記インバータ回路として、直流電源の両端に直
列的に接続された２個のスイッチング素子の一方に並列
に負荷回路が接続され、負荷回路に流れる電流をスイッ
チング素子に帰還して一方のスイッチング素子を自励式
でオン，オフさせると共に、このスイッチング素子がオ
フ状態となったことを検知して他方のスイッチング素子
を他励式でオン，オフさせて、上記両スイッチング素子
を交互にオン，オフさせて負荷回路に含まれる放電灯に
高周波電力を供給する所謂自励他励式のハーフブリッジ
インバータを用いる場合がある。ここで、この自励他励
式のハーフブリッジインバータでは自励式でオン，オフ
制御されるスイッチング素子のオン状態を検出し、この
スイッチング素子のオン期間に他励式のスイッチング素
子がオンしないようにして同時オンを防止する必要があ
る。つまり、自励式のスイッチング素子がオフした後に
他励式のスイッチング素子をオンさせるように他励式の
スイッチング素子のオン時点を調整する必要がある。
【０００４】このような自励他励式のハーフブリッジイ
ンバータの制御を従来のパルス発生装置で行う場合に
は、自励式のスイッチング素子のオン検知信号をパルス
発生装置側で取り込んで、オン検知信号に応じて出力パ
ルス信号を補正することになるが、この種のパルス発生
装置では変更されるプリセットデータはマイクロプロセ
ッサから与えられるので、オン検知信号（この場合には
自励式のスイッチング素子がオフしたことを検知するた
めに用いる）をマイクロプロセッサが取り込んで演算処
理し、プリセットデータの書替えを行わなけばならな
い。しかし、この処理は数μｓｅｃ〜数十μｓｅｃの時
間を要するため、自励式のスイッチング素子のオン期間
の変動に即答させることができず、スイッチング素子が
同時オンを起こして放電灯点灯装置を破壊させるという
問題が起こる。従って、従来のこの種のパルス発生装置
では上記自励他励式のハーフブリッジインバータの制御
に用いることはできなかった。
ンバータの制御を従来のパルス発生装置で行う場合に
は、自励式のスイッチング素子のオン検知信号をパルス
発生装置側で取り込んで、オン検知信号に応じて出力パ
ルス信号を補正することになるが、この種のパルス発生
装置では変更されるプリセットデータはマイクロプロセ
ッサから与えられるので、オン検知信号（この場合には
自励式のスイッチング素子がオフしたことを検知するた
めに用いる）をマイクロプロセッサが取り込んで演算処
理し、プリセットデータの書替えを行わなけばならな
い。しかし、この処理は数μｓｅｃ〜数十μｓｅｃの時
間を要するため、自励式のスイッチング素子のオン期間
の変動に即答させることができず、スイッチング素子が
同時オンを起こして放電灯点灯装置を破壊させるという
問題が起こる。従って、従来のこの種のパルス発生装置
では上記自励他励式のハーフブリッジインバータの制御
に用いることはできなかった。
【０００５】本発明は上記の点に鑑みて為されたもので
あり、その目的とするところは、自励他励式のハーフブ
リッジインバータを用いた放電灯点灯装置を制御できる
パルス発生装置を提供することにある。
あり、その目的とするところは、自励他励式のハーフブ
リッジインバータを用いた放電灯点灯装置を制御できる
パルス発生装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明では、上記目的を
達成するために、自励式のスイッチング素子のオン状態
を検知するオン検知信号に応じてトグルフリップフロッ
プ回路へのリップルキャリー信号の入力時点を調整する
リップルキャリー信号調整回路を設けてある。
達成するために、自励式のスイッチング素子のオン状態
を検知するオン検知信号に応じてトグルフリップフロッ
プ回路へのリップルキャリー信号の入力時点を調整する
リップルキャリー信号調整回路を設けてある。
【０００７】
【作用】上述のように構成を備えることにより、従来は
ソフト的に処理するしかなかった処理をハード的に行う
ことができるようにして、自励他励式のハーフブリッジ
インバータ側の動作にあった高速処理を可能とし、自励
他励式のハーフブリッジインバータを用いた放電灯点灯
装置を制御できるようにしたものである。
ソフト的に処理するしかなかった処理をハード的に行う
ことができるようにして、自励他励式のハーフブリッジ
インバータ側の動作にあった高速処理を可能とし、自励
他励式のハーフブリッジインバータを用いた放電灯点灯
装置を制御できるようにしたものである。
【０００８】
【実施例】図１乃至図１２に本発明の一実施例を示す。
本実施例のパルス発生装置は、出力パルス信号の "Ｈ"
区間設定データおよび "Ｌ" 区間設定データをそれぞれ
独立に変化させるパルス幅制御手段から入力される出力
パルス信号の "Ｈ" 区間設定データおよび "Ｌ"区間設
定データをラッチするデータラッチ回路１と、上記両区
間設定データが交互にセットされ一定周期のクロック信
号ＣＬＫでカウントするプリセッタブルなカウンタ回路
２と、上記カウンタ回路２からのリップルキャリー信号
ＲＣＹ1 をトリガクロックとするトグルフリップフロッ
プ回路３とで構成されている。
本実施例のパルス発生装置は、出力パルス信号の "Ｈ"
区間設定データおよび "Ｌ" 区間設定データをそれぞれ
独立に変化させるパルス幅制御手段から入力される出力
パルス信号の "Ｈ" 区間設定データおよび "Ｌ"区間設
定データをラッチするデータラッチ回路１と、上記両区
間設定データが交互にセットされ一定周期のクロック信
号ＣＬＫでカウントするプリセッタブルなカウンタ回路
２と、上記カウンタ回路２からのリップルキャリー信号
ＲＣＹ1 をトリガクロックとするトグルフリップフロッ
プ回路３とで構成されている。
【０００９】上記パルス幅制御手段はマイクロプロセッ
サで形成され、このマイクロプロセッサから出力される
"Ｈ" 区間設定データ及び "Ｌ" 区間設定データがデー
タラッチ回路１の入力端子ＩＮ1 〜ＩＮ12に入力され、
タイミング制御回路４から出力されるタイミング信号に
よってラッチされる。データラッチ回路１は１次バッフ
ァ１ａと２次バッファ１ｂとで形成され、両バッファ１
ａ, １ｂは、図５および図６に示すようにフリップフロ
ップＳＦＲとトライステートバッファＴＢＵＦとで形成
されている。
サで形成され、このマイクロプロセッサから出力される
"Ｈ" 区間設定データ及び "Ｌ" 区間設定データがデー
タラッチ回路１の入力端子ＩＮ1 〜ＩＮ12に入力され、
タイミング制御回路４から出力されるタイミング信号に
よってラッチされる。データラッチ回路１は１次バッフ
ァ１ａと２次バッファ１ｂとで形成され、両バッファ１
ａ, １ｂは、図５および図６に示すようにフリップフロ
ップＳＦＲとトライステートバッファＴＢＵＦとで形成
されている。
【００１０】１次バッファ１ａでは、区間データ設定信
号ＨＬが入力されているときに、入力端子ＩＮ1 〜ＩＮ
12を介して入力されるＤＴ1 〜ＤＴ12をラッチ信号ＬＡ
ＴＣＨA ，ＬＡＴＣＨB によって "Ｌ" 区間設定データ
ＤＡ1 〜ＤＡ12、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12
としてラッチする。また、２次バッファ１ｂでは、ラッ
チ信号ＬＴＣＨによって１次バッファ１ａのラッチデー
タＤＡ1 〜ＤＡ12、ＤＢ1 〜ＤＢ12を取り込んで、イネ
ーブル信号ＥＮA ，ＥＮB によって選択された区間設定
データＤＡ1 〜ＤＡ12あるいはＤＢ 1 〜ＤＢ12をカウン
タ回路２のプリセットデータとして出力する。また、ハ
ーフクロック制御信号ＨＬＦも一旦ラッチして信号ＨＡ
ＬＦとして出力している。なお、このハーフクロック制
御とは、マイクロプロセッサのマシンサイクルに関係な
く "Ｈ" 区間及び "Ｌ" 区間を任意に設定できるように
した制御であり、その詳細な説明は後述する。
号ＨＬが入力されているときに、入力端子ＩＮ1 〜ＩＮ
12を介して入力されるＤＴ1 〜ＤＴ12をラッチ信号ＬＡ
ＴＣＨA ，ＬＡＴＣＨB によって "Ｌ" 区間設定データ
ＤＡ1 〜ＤＡ12、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12
としてラッチする。また、２次バッファ１ｂでは、ラッ
チ信号ＬＴＣＨによって１次バッファ１ａのラッチデー
タＤＡ1 〜ＤＡ12、ＤＢ1 〜ＤＢ12を取り込んで、イネ
ーブル信号ＥＮA ，ＥＮB によって選択された区間設定
データＤＡ1 〜ＤＡ12あるいはＤＢ 1 〜ＤＢ12をカウン
タ回路２のプリセットデータとして出力する。また、ハ
ーフクロック制御信号ＨＬＦも一旦ラッチして信号ＨＡ
ＬＦとして出力している。なお、このハーフクロック制
御とは、マイクロプロセッサのマシンサイクルに関係な
く "Ｈ" 区間及び "Ｌ" 区間を任意に設定できるように
した制御であり、その詳細な説明は後述する。
【００１１】カウンタ回路２およびトグルフリップフロ
ップ回路３はカウンタ／出力回路５として一体化されて
おり、図１に示すように、４ビットのプリセッタブルカ
ウンタＣＮＴを３個用いて１２ビットのカウンタ回路２
を構成してあり、カウンタ回路２のリップルキャリー信
号ＲＣＹ1 が本発明にかかるリップルキャリー信号調整
回路１１及びハーフクロック制御回路６を介してトグル
フリップフロップ回路３にトリガクロック信号ＲＣＹ'
として出力されている。
ップ回路３はカウンタ／出力回路５として一体化されて
おり、図１に示すように、４ビットのプリセッタブルカ
ウンタＣＮＴを３個用いて１２ビットのカウンタ回路２
を構成してあり、カウンタ回路２のリップルキャリー信
号ＲＣＹ1 が本発明にかかるリップルキャリー信号調整
回路１１及びハーフクロック制御回路６を介してトグル
フリップフロップ回路３にトリガクロック信号ＲＣＹ'
として出力されている。
【００１２】トグルフリップフロップ回路３のフリップ
フロップ出力は２個のインバータを介して出力パルス信
号ＯＵＴとして出力され、同時に所定のプリセットデー
タをデータラッチ回路１から読み出すイネーブル信号Ｅ
ＮA ，ＥＮB として出力される。ハーフクロック制御回
路６は、ハーフクロック制御信号ＨＡＬＦが "Ｈ" のと
きに、リップルキャリー信号ＲＣＹの立ち上がり（トグ
ルフリップフロップ回路の反転タイミング) を半クロッ
クだけ右にシフトさせ、クロック信号ＣＬＫの半クロッ
クの精度（倍精度) で "Ｈ" 区間、 "Ｌ" 区間の設定を
可能にしている。
フロップ出力は２個のインバータを介して出力パルス信
号ＯＵＴとして出力され、同時に所定のプリセットデー
タをデータラッチ回路１から読み出すイネーブル信号Ｅ
ＮA ，ＥＮB として出力される。ハーフクロック制御回
路６は、ハーフクロック制御信号ＨＡＬＦが "Ｈ" のと
きに、リップルキャリー信号ＲＣＹの立ち上がり（トグ
ルフリップフロップ回路の反転タイミング) を半クロッ
クだけ右にシフトさせ、クロック信号ＣＬＫの半クロッ
クの精度（倍精度) で "Ｈ" 区間、 "Ｌ" 区間の設定を
可能にしている。
【００１３】タイミング制御回路４は、ラッチ信号ＬＡ
ＴＣＨ，ＬＡＴＣＨA ，ＬＡＴＣＨ B ，ＬＴＣＨを発生
する図７に示すラッチ制御回路４ａと、クリア信号ＣＬ
ＥＡＲ，ロード信号ＬＯＡＤ，ラッチ信号ＬＴＣＨ1 を
発生する図８に示すカウンタ制御回路４ｂとで形成され
ており、マイクロプロセッサから出力されるクロック信
号ＣＬＫ，スタート信号ＳＴＡＲＴ，区間データ設定信
号ＨＬに基づいて所定のタイミング信号を出力し、各回
路の動作タイミングを制御するようになっている。
ＴＣＨ，ＬＡＴＣＨA ，ＬＡＴＣＨ B ，ＬＴＣＨを発生
する図７に示すラッチ制御回路４ａと、クリア信号ＣＬ
ＥＡＲ，ロード信号ＬＯＡＤ，ラッチ信号ＬＴＣＨ1 を
発生する図８に示すカウンタ制御回路４ｂとで形成され
ており、マイクロプロセッサから出力されるクロック信
号ＣＬＫ，スタート信号ＳＴＡＲＴ，区間データ設定信
号ＨＬに基づいて所定のタイミング信号を出力し、各回
路の動作タイミングを制御するようになっている。
【００１４】ところで、この種のパルス発生装置では、
出力パルス信号ＯＵＴに基づいて２相クロック信号ＯＵ
Ｔ1 ，ＯＵＴ2 を発生させる２相クロック発生回路７
と、放電灯点灯回路１０のスイッチングを制御する出力
信号として出力パルス信号ＯＵＴを出力するか、２相ク
ロック信号ＯＵＴ1,ＯＵＴ2 を出力するかを切換信号Ｓ
Ｅ／ＨＢにより切り換える出力切換回路８とが設けられ
ており、シングルエンド型（出力パルス信号ＯＵＴでス
イッチングトランジスタが制御される１石インバータ方
式) あるいはハーフブリッジ型（２相クロック信号ＯＵ
Ｔ1 ，ＯＵＴ2 によって直列接続された一対のスイッチ
ングトランジスタが制御される２石インバータ方式) の
放電灯点灯回路１０のスイッチング制御信号が得られる
ようになっている。なお、本発明の対象とする自励他励
式のハーフブリッジインバータを制御する場合には、上
記シングルエンド型のスイッチング制御信号が与えられ
ることになる。
出力パルス信号ＯＵＴに基づいて２相クロック信号ＯＵ
Ｔ1 ，ＯＵＴ2 を発生させる２相クロック発生回路７
と、放電灯点灯回路１０のスイッチングを制御する出力
信号として出力パルス信号ＯＵＴを出力するか、２相ク
ロック信号ＯＵＴ1,ＯＵＴ2 を出力するかを切換信号Ｓ
Ｅ／ＨＢにより切り換える出力切換回路８とが設けられ
ており、シングルエンド型（出力パルス信号ＯＵＴでス
イッチングトランジスタが制御される１石インバータ方
式) あるいはハーフブリッジ型（２相クロック信号ＯＵ
Ｔ1 ，ＯＵＴ2 によって直列接続された一対のスイッチ
ングトランジスタが制御される２石インバータ方式) の
放電灯点灯回路１０のスイッチング制御信号が得られる
ようになっている。なお、本発明の対象とする自励他励
式のハーフブリッジインバータを制御する場合には、上
記シングルエンド型のスイッチング制御信号が与えられ
ることになる。
【００１５】ここで、２相クロック発生回路７は、クロ
ック信号ＣＬＫをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路７ａと、プリセッ
タブルカウンタ回路７ａから出力されるリップルキャリ
ー信号ＲＣＹ2 ’に基づいてゲート回路７cを制御する
ゲート制御回路７ｂとで形成され、８ビットの設定スイ
ッチで設定されるノンオーバッラップ区間設定データＨ
Ｂ1 〜ＨＢ8 に基づいてノンオーバラップ区間が設定さ
れた２相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するよ
うになっている。
ック信号ＣＬＫをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路７ａと、プリセッ
タブルカウンタ回路７ａから出力されるリップルキャリ
ー信号ＲＣＹ2 ’に基づいてゲート回路７cを制御する
ゲート制御回路７ｂとで形成され、８ビットの設定スイ
ッチで設定されるノンオーバッラップ区間設定データＨ
Ｂ1 〜ＨＢ8 に基づいてノンオーバラップ区間が設定さ
れた２相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するよ
うになっている。
【００１６】以下に、パルス発生装置の全体動作につい
て説明する。なお、この説明に関しては詳しくは後述す
るリップルキャリー信号調整回路１１のアンドゲートＡ
ＮＤでカウンタ回路２のリップルキャリー信号ＲＣＹ1
がそのまま出力される（フリップフロップＦＦ1 の出力
がハイレベルである）場合について説明する。図１０は
本実施例の基本動作を示す波形図であり、まず、マイク
ロプロセッサから出力されるスタート信号ＳＴＡＲＴが
立ち上がると、システムリセットが行われる。
て説明する。なお、この説明に関しては詳しくは後述す
るリップルキャリー信号調整回路１１のアンドゲートＡ
ＮＤでカウンタ回路２のリップルキャリー信号ＲＣＹ1
がそのまま出力される（フリップフロップＦＦ1 の出力
がハイレベルである）場合について説明する。図１０は
本実施例の基本動作を示す波形図であり、まず、マイク
ロプロセッサから出力されるスタート信号ＳＴＡＲＴが
立ち上がると、システムリセットが行われる。
【００１７】そして、 "Ｌ" 区間設定データＤＡ1 〜Ｄ
Ａ12が確定すると、マイクロプロセッサから区間データ
設定信号ＨＬが立ち上がり、ラッチ信号ＬＡＴＣＨA が
１パルス出力されてデータラッチ回路１の１次バッファ
１ａに "Ｌ" 区間設定データＤＡ1 〜ＤＡ12がラッチさ
れる。次に、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12が確
定すると、区間データ設定信号ＨＬの立ち下がりでラッ
チ信号ＬＡＴＣＨB が１パルス出力されて "Ｈ" 区間設
定データＤＢ1 〜ＤＢ12がデータラッチ回路１の１次バ
ッファ１ａにラッチされる。
Ａ12が確定すると、マイクロプロセッサから区間データ
設定信号ＨＬが立ち上がり、ラッチ信号ＬＡＴＣＨA が
１パルス出力されてデータラッチ回路１の１次バッファ
１ａに "Ｌ" 区間設定データＤＡ1 〜ＤＡ12がラッチさ
れる。次に、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12が確
定すると、区間データ設定信号ＨＬの立ち下がりでラッ
チ信号ＬＡＴＣＨB が１パルス出力されて "Ｈ" 区間設
定データＤＢ1 〜ＤＢ12がデータラッチ回路１の１次バ
ッファ１ａにラッチされる。
【００１８】そして、クリア信号ＣＬＥＡＲが "Ｌ" に
なり、ラッチ信号ＬＴＣＨが１パルス出力され、両区間
設定データＤＡ1 〜ＤＡ12、ＤＢ1 〜ＤＢ12は２次バッ
ファ１ｂにラッチされる。このとき、イネーブル信号Ｅ
ＮA が "Ｈ" となっているので、２次バッファ１ｂから
"Ｌ" 区間設定データＤＡ1 〜ＤＡ12が読み出され、カ
ウンタ回路２にプリセットデータをセットするロード信
号ＬＯＡＤが出力されたとき、カウンタ回路２に "Ｌ"
区間設定データＤＡ1 〜ＤＡ12がセットされる。この状
態でカウンタ回路２によるクロック信号ＣＬＫのカウン
トが開始され、カウンタ回路２の出力Ｑ1 〜Ｑ12が総て
"Ｈ" になると、リップルキャリー信号ＲＣＹ1 が出力
される。このリップルキャリー信号ＲＣＹ1 によってイ
ネーブル信号ＥＮB が "Ｈ" になり、同時に出力パルス
信号ＯＵＴも "Ｈ" になる。すると、 "Ｈ" 区間設定デ
ータＤＢ1 〜ＤＢ12がカウンタ回路２にプリセットさ
れ、クロック信号ＣＬＫのカウントが開始され、リップ
ルキャリー信号ＲＣＹ1 が得られると、出力パルス信号
が "Ｌ" になるとともにイネーブル信号ＥＮA が "Ｈ"
になり、上述の動作を繰り返す。したがって、両区間設
定データＤＡ1 〜ＤＡ 12、ＤＢ1 〜ＤＢ12に基づいて出
力パルス信号ＯＵＴの "Ｌ" 区間および "Ｈ"区間が任
意に（１２ビットの範囲で) 設定でき、オン, オフデュ
ーティを設定できることになる。なお、オン, オフデュ
ーティを変更する場合には、 "Ｌ" 区間設定データＤＡ
1 〜ＤＡ12をセットした後、区間データ設定信号ＨＬを
"Ｈ" にし、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12をセ
ットした後、区間データ設定信号ＨＬを "Ｌ" にすれば
良い。
なり、ラッチ信号ＬＴＣＨが１パルス出力され、両区間
設定データＤＡ1 〜ＤＡ12、ＤＢ1 〜ＤＢ12は２次バッ
ファ１ｂにラッチされる。このとき、イネーブル信号Ｅ
ＮA が "Ｈ" となっているので、２次バッファ１ｂから
"Ｌ" 区間設定データＤＡ1 〜ＤＡ12が読み出され、カ
ウンタ回路２にプリセットデータをセットするロード信
号ＬＯＡＤが出力されたとき、カウンタ回路２に "Ｌ"
区間設定データＤＡ1 〜ＤＡ12がセットされる。この状
態でカウンタ回路２によるクロック信号ＣＬＫのカウン
トが開始され、カウンタ回路２の出力Ｑ1 〜Ｑ12が総て
"Ｈ" になると、リップルキャリー信号ＲＣＹ1 が出力
される。このリップルキャリー信号ＲＣＹ1 によってイ
ネーブル信号ＥＮB が "Ｈ" になり、同時に出力パルス
信号ＯＵＴも "Ｈ" になる。すると、 "Ｈ" 区間設定デ
ータＤＢ1 〜ＤＢ12がカウンタ回路２にプリセットさ
れ、クロック信号ＣＬＫのカウントが開始され、リップ
ルキャリー信号ＲＣＹ1 が得られると、出力パルス信号
が "Ｌ" になるとともにイネーブル信号ＥＮA が "Ｈ"
になり、上述の動作を繰り返す。したがって、両区間設
定データＤＡ1 〜ＤＡ 12、ＤＢ1 〜ＤＢ12に基づいて出
力パルス信号ＯＵＴの "Ｌ" 区間および "Ｈ"区間が任
意に（１２ビットの範囲で) 設定でき、オン, オフデュ
ーティを設定できることになる。なお、オン, オフデュ
ーティを変更する場合には、 "Ｌ" 区間設定データＤＡ
1 〜ＤＡ12をセットした後、区間データ設定信号ＨＬを
"Ｈ" にし、 "Ｈ" 区間設定データＤＢ1 〜ＤＢ12をセ
ットした後、区間データ設定信号ＨＬを "Ｌ" にすれば
良い。
【００１９】例えば、図１０に示すように、クロック信
号ＣＬＫの周波数を１６ＭＨｚ（周期６２. ５nsec) と
し、 "Ｈ" 区間を１６１パルス、 "Ｌ" 区間を１６４パ
ルスに設定する場合には、 "Ｈ" 区間設定データＤＡ1
〜ＤＡ12の８ビット目および６ビット目を" １" に設定
し、 "Ｌ" 区間設定データＤＢ1 〜ＤＢ12の８ビット
目、６ビット目、２ビット目、１ビット目を "１" に設
定すれば良いことになる。この場合、出力パルス信号Ｏ
ＵＴの周期は、クロック信号ＣＬＫの３２５パルス分と
なって２０. ２μsec であり、周波数４９. ２ｋＨｚと
なる。また、 "Ｈ" 区間あるいは "Ｌ" 区間の幅を１パ
ルス分（６２. ５nsec) だけ広くすると、周期はクロッ
ク信号ＣＬＫの３２６パルス分となり、周波数は４９.
１ｋＨｚになる。したがって、出力パルス信号ＯＵＴの
"Ｈ" 区間あるいは "Ｌ" 区間を６２. ５nsec刻みで設
定できるとともに、０.１ｋＨｚ刻みで周波数を制御で
きることになり、パルス発生装置のスイッチング制御信
号として用いた場合において、きめ細かな点灯制御が行
えることになる。なお、カウンタ回路２にてカウントさ
れるクロック信号ＣＬＫの周波数を高くすれば、設定精
度をより高くできることは言うまでもない。
号ＣＬＫの周波数を１６ＭＨｚ（周期６２. ５nsec) と
し、 "Ｈ" 区間を１６１パルス、 "Ｌ" 区間を１６４パ
ルスに設定する場合には、 "Ｈ" 区間設定データＤＡ1
〜ＤＡ12の８ビット目および６ビット目を" １" に設定
し、 "Ｌ" 区間設定データＤＢ1 〜ＤＢ12の８ビット
目、６ビット目、２ビット目、１ビット目を "１" に設
定すれば良いことになる。この場合、出力パルス信号Ｏ
ＵＴの周期は、クロック信号ＣＬＫの３２５パルス分と
なって２０. ２μsec であり、周波数４９. ２ｋＨｚと
なる。また、 "Ｈ" 区間あるいは "Ｌ" 区間の幅を１パ
ルス分（６２. ５nsec) だけ広くすると、周期はクロッ
ク信号ＣＬＫの３２６パルス分となり、周波数は４９.
１ｋＨｚになる。したがって、出力パルス信号ＯＵＴの
"Ｈ" 区間あるいは "Ｌ" 区間を６２. ５nsec刻みで設
定できるとともに、０.１ｋＨｚ刻みで周波数を制御で
きることになり、パルス発生装置のスイッチング制御信
号として用いた場合において、きめ細かな点灯制御が行
えることになる。なお、カウンタ回路２にてカウントさ
れるクロック信号ＣＬＫの周波数を高くすれば、設定精
度をより高くできることは言うまでもない。
【００２０】次に、図１１はハーフクロック制御の動作
説明図である。いま、ハーフクロック制御信号ＨＡＬＦ
が "Ｌ”の場合には、リップルキャリー信号ＲＣＹ1 は
そのままトグルフリップフロップ回路３のトリガクロッ
クとなり、図１１（ｂ）に示すように、トリガクロック
としてのリップルキャリー信号ＲＣＹの立ち上がりに同
期して出力パルス信号ＯＵＴの反転が行われる。
説明図である。いま、ハーフクロック制御信号ＨＡＬＦ
が "Ｌ”の場合には、リップルキャリー信号ＲＣＹ1 は
そのままトグルフリップフロップ回路３のトリガクロッ
クとなり、図１１（ｂ）に示すように、トリガクロック
としてのリップルキャリー信号ＲＣＹの立ち上がりに同
期して出力パルス信号ＯＵＴの反転が行われる。
【００２１】一方、ハーフクロック制御信号ＨＡＬＦが
"Ｈ" になると、図１１（ａ）に示すように、リップル
キャリー信号ＲＣＹ1 の立ち上がりが半クロックだけ右
にシフトし、このシフトされたリップルキャリー信号Ｒ
ＣＹがトグルフリップフロップ回路３のトリガクロック
となって出力パルス信号ＯＵＴの反転動作が行われる。
したがって、ハーフクロック制御信号ＨＬＦが "Ｈ" の
場合、 "Ｈ" 区間あるいは "Ｌ" 区間を、区間設定デー
タＤＡ1 〜ＤＡ12，ＤＢ1 〜ＤＢ12にて設定される図１
１（ｂ）の場合に比べてクロック信号ＣＬＫの半クロッ
ク分だけ広くでき、クロック信号ＣＬＫの周波数を高く
することなく、 "Ｈ" 区間および "Ｌ"区間の設定精度
を倍にすることができる。
"Ｈ" になると、図１１（ａ）に示すように、リップル
キャリー信号ＲＣＹ1 の立ち上がりが半クロックだけ右
にシフトし、このシフトされたリップルキャリー信号Ｒ
ＣＹがトグルフリップフロップ回路３のトリガクロック
となって出力パルス信号ＯＵＴの反転動作が行われる。
したがって、ハーフクロック制御信号ＨＬＦが "Ｈ" の
場合、 "Ｈ" 区間あるいは "Ｌ" 区間を、区間設定デー
タＤＡ1 〜ＤＡ12，ＤＢ1 〜ＤＢ12にて設定される図１
１（ｂ）の場合に比べてクロック信号ＣＬＫの半クロッ
ク分だけ広くでき、クロック信号ＣＬＫの周波数を高く
することなく、 "Ｈ" 区間および "Ｌ"区間の設定精度
を倍にすることができる。
【００２２】次に、２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１２に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2'に基づいてゲート回路７ｃを制御する
ゲート制御信号が形成され、このゲート制御信号にて制
御されるゲート回路７ｃによって出力パルス信号ＯＵＴ
にノンオーバラップ区間を付与した２相クロック信号Ｏ
ＵＴ1 ，ＯＵＴ 2が形成される。
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１２に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2'に基づいてゲート回路７ｃを制御する
ゲート制御信号が形成され、このゲート制御信号にて制
御されるゲート回路７ｃによって出力パルス信号ＯＵＴ
にノンオーバラップ区間を付与した２相クロック信号Ｏ
ＵＴ1 ，ＯＵＴ 2が形成される。
【００２３】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力され、切換信号ＳＥ
／ＨＢが"Ｈ" のとき、出力パルス信号ＯＵＴが出力さ
れ、切換信号ＳＥ／ＨＢが "Ｌ"のとき、２相クロック
信号ＯＵＴ1 ，ＯＵＴ2 が出力される。したがって、切
換信号ＳＥ／ＨＢを適当に設定することにより、シング
ルエンド型あるいはハーフブリッジ型の放電灯点灯回路
１０に対応できるパルス発生装置が得られることにな
る。
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力され、切換信号ＳＥ
／ＨＢが"Ｈ" のとき、出力パルス信号ＯＵＴが出力さ
れ、切換信号ＳＥ／ＨＢが "Ｌ"のとき、２相クロック
信号ＯＵＴ1 ，ＯＵＴ2 が出力される。したがって、切
換信号ＳＥ／ＨＢを適当に設定することにより、シング
ルエンド型あるいはハーフブリッジ型の放電灯点灯回路
１０に対応できるパルス発生装置が得られることにな
る。
【００２４】ところで、本実施例では上記カウンタ回路
２とハーフクロック制御回路６との間に、自励式のスイ
ッチング素子のオン状態を検知するオン検知信号Ｖｄｓ
に応じてトグルフリップフロップ回路３へのリップルキ
ャリー信号ＲＣＹ1 の入力時点を調整するリップルキャ
リー信号調整回路１１を設けてある。このリップルキャ
リー信号調整回路１１はオン検知信号Ｖｄｓを駆動電源
の電圧と比較するコンパレータＣＰと、このコンパレー
タＣＰの出力を入力とするＤフリップフロップＦＦ
1 と、ＤフリップフロップＦＦ1 の出力とリップルキャ
リー信号ＲＣＹ1 とのアンドをとるアンドゲートＡＮＤ
とで構成されている。ここで、オン検知信号Ｖｄｓは他
励式のスイッチング素子の両端電圧から作成されてお
り、自励式のスイッチング素子がオンのときに "Ｈ" と
なり、オフのときに "Ｌ" になる信号である。
２とハーフクロック制御回路６との間に、自励式のスイ
ッチング素子のオン状態を検知するオン検知信号Ｖｄｓ
に応じてトグルフリップフロップ回路３へのリップルキ
ャリー信号ＲＣＹ1 の入力時点を調整するリップルキャ
リー信号調整回路１１を設けてある。このリップルキャ
リー信号調整回路１１はオン検知信号Ｖｄｓを駆動電源
の電圧と比較するコンパレータＣＰと、このコンパレー
タＣＰの出力を入力とするＤフリップフロップＦＦ
1 と、ＤフリップフロップＦＦ1 の出力とリップルキャ
リー信号ＲＣＹ1 とのアンドをとるアンドゲートＡＮＤ
とで構成されている。ここで、オン検知信号Ｖｄｓは他
励式のスイッチング素子の両端電圧から作成されてお
り、自励式のスイッチング素子がオンのときに "Ｈ" と
なり、オフのときに "Ｌ" になる信号である。
【００２５】以下、上記リップルキャリー信号調整回路
１１の動作を説明する。いま、図２に示すようにオン検
知信号Ｖｄｓが "Ｌ" （自励式のスイッチング素子がオ
フ）であるときにリップルキャリー信号ＲＣＹ1 が出力
されたとする。この場合には、反転出力型のコンパレー
タＣＰの出力は"Ｈ" となり、クロック信号ＣＬＫの立
ち上がりによりＤフリップフロップＦＦ1 の出力Ｑが "
Ｈ" となる。従って、リップルキャリー信号ＲＣＹ1 は
アンドゲートＡＮＤからそのまま出力され、上述したと
同様にしてトグルフリップフロップ回路３の出力ＯＵＴ
が反転する。つまり、この場合には従来のパルス発生装
置の場合と同様の動作となる。この動作は上述のように
自励式のスイッチング素子がオフのときに他励式のスイ
ッチング素子をオンさせるスイッチング制御信号が出力
されるので、従来の場合にも何等問題はない。
１１の動作を説明する。いま、図２に示すようにオン検
知信号Ｖｄｓが "Ｌ" （自励式のスイッチング素子がオ
フ）であるときにリップルキャリー信号ＲＣＹ1 が出力
されたとする。この場合には、反転出力型のコンパレー
タＣＰの出力は"Ｈ" となり、クロック信号ＣＬＫの立
ち上がりによりＤフリップフロップＦＦ1 の出力Ｑが "
Ｈ" となる。従って、リップルキャリー信号ＲＣＹ1 は
アンドゲートＡＮＤからそのまま出力され、上述したと
同様にしてトグルフリップフロップ回路３の出力ＯＵＴ
が反転する。つまり、この場合には従来のパルス発生装
置の場合と同様の動作となる。この動作は上述のように
自励式のスイッチング素子がオフのときに他励式のスイ
ッチング素子をオンさせるスイッチング制御信号が出力
されるので、従来の場合にも何等問題はない。
【００２６】ところが、図３に示すようにオン検知信号
が "Ｈ" （自励式のスイッチング素子がオン）であると
きにリップルキャリー信号ＲＣＹ1 が出力されると、従
来のパルス発生装置の場合には両スイッチング素子の同
時オンが生じて、放電灯点灯装置を破壊するという問題
が起こる。そこで、本実施例ではこの場合に対応してリ
ップルキャリー信号調整回路１１を設けてある。つま
り、上述のようにリップルキャリー信号ＲＣＹ1 が立ち
上がっても、この際にはコンパレータＣＰの出力が "
Ｌ" で、ＤフリップフロップＦＦ1 の出力が "Ｌ" であ
るため、アンドゲートＡＮＤによりハーフクロック制御
回路６へのリップルキャリー信号ＲＣＹ1 の出力が阻止
される。このようにリップルキャリー信号ＲＣＹ1 の出
力が阻止されると、新たなカウントデータをロードさせ
るロード信号ＬＯＡＤがカウンタ回路２に入力されない
ため、カウンタ回路２のリップルキャリー信号ＲＣＹ1
はハイレベルの状態に保たれる。そして、自励式のスイ
ッチング素子がオフしてオン検知信号Ｖｄｓが "Ｌ" と
なると、コンパレータＣＰの出力が "Ｈ" になり、Ｄフ
リップフロップＦＦ1 がクロック信号ＣＬＫの立ち上が
りで "Ｈ" になった時点で、アンドゲートＡＮＤの出力
が立ち上がり、これによりトグルフリップフロップ回路
３にトリガクロックとしてのリップルキャリー信号ＲＣ
Ｙが出力される。従って、両スイッチング素子の同時オ
ンを防止できる。このように本実施例では放電灯点灯装
置側の動作状態に応じてハード的にパルス発生装置の出
力を調整することができ、しかもハード的に行うために
高速処理が可能となる。また、簡単な構成で上記リップ
ルキャリー信号調整回路１１を構成でき、ディジタル回
路内に組み込むことができるために、ＩＣ化した場合に
チップサイズの大幅な変更を必要としない利点がある。
また、単に他励式のスイッチング素子のオン時点を自励
式のスイッチング素子のオフ時点に応じて遅らせるだけ
であると他励式のスイッチング素子のオン期間が短くな
り、ランプ電流が大幅に変動する恐れがあるが、本実施
例の場合には上記リップルキャリー信号調整回路１１の
出力からカウンタ回路２のカウントデータをロードする
ロード信号ＬＯＡＤを作成する構成になっているので、
他励式のスイッチング素子のオン期間を一定にでき、ラ
ンプ電流の大幅な変動を防止できる利点もある。
が "Ｈ" （自励式のスイッチング素子がオン）であると
きにリップルキャリー信号ＲＣＹ1 が出力されると、従
来のパルス発生装置の場合には両スイッチング素子の同
時オンが生じて、放電灯点灯装置を破壊するという問題
が起こる。そこで、本実施例ではこの場合に対応してリ
ップルキャリー信号調整回路１１を設けてある。つま
り、上述のようにリップルキャリー信号ＲＣＹ1 が立ち
上がっても、この際にはコンパレータＣＰの出力が "
Ｌ" で、ＤフリップフロップＦＦ1 の出力が "Ｌ" であ
るため、アンドゲートＡＮＤによりハーフクロック制御
回路６へのリップルキャリー信号ＲＣＹ1 の出力が阻止
される。このようにリップルキャリー信号ＲＣＹ1 の出
力が阻止されると、新たなカウントデータをロードさせ
るロード信号ＬＯＡＤがカウンタ回路２に入力されない
ため、カウンタ回路２のリップルキャリー信号ＲＣＹ1
はハイレベルの状態に保たれる。そして、自励式のスイ
ッチング素子がオフしてオン検知信号Ｖｄｓが "Ｌ" と
なると、コンパレータＣＰの出力が "Ｈ" になり、Ｄフ
リップフロップＦＦ1 がクロック信号ＣＬＫの立ち上が
りで "Ｈ" になった時点で、アンドゲートＡＮＤの出力
が立ち上がり、これによりトグルフリップフロップ回路
３にトリガクロックとしてのリップルキャリー信号ＲＣ
Ｙが出力される。従って、両スイッチング素子の同時オ
ンを防止できる。このように本実施例では放電灯点灯装
置側の動作状態に応じてハード的にパルス発生装置の出
力を調整することができ、しかもハード的に行うために
高速処理が可能となる。また、簡単な構成で上記リップ
ルキャリー信号調整回路１１を構成でき、ディジタル回
路内に組み込むことができるために、ＩＣ化した場合に
チップサイズの大幅な変更を必要としない利点がある。
また、単に他励式のスイッチング素子のオン時点を自励
式のスイッチング素子のオフ時点に応じて遅らせるだけ
であると他励式のスイッチング素子のオン期間が短くな
り、ランプ電流が大幅に変動する恐れがあるが、本実施
例の場合には上記リップルキャリー信号調整回路１１の
出力からカウンタ回路２のカウントデータをロードする
ロード信号ＬＯＡＤを作成する構成になっているので、
他励式のスイッチング素子のオン期間を一定にでき、ラ
ンプ電流の大幅な変動を防止できる利点もある。
【００２７】
【発明の効果】本発明は上述のように、自励式のスイッ
チング素子のオン状態を検知するオン検知信号に応じて
カウンタ回路のカウント開始時点を調整するリップルキ
ャリー信号調整回路を設けてあるので、従来はソフト的
に処理するしかなかった処理をハード的に行うことがで
き、このため放電灯点灯装置側の動作にあった高速処理
が可能となり、自励他励式のハーフブリッジインバータ
を用いた放電灯点灯装置を制御できる利点がある。
チング素子のオン状態を検知するオン検知信号に応じて
カウンタ回路のカウント開始時点を調整するリップルキ
ャリー信号調整回路を設けてあるので、従来はソフト的
に処理するしかなかった処理をハード的に行うことがで
き、このため放電灯点灯装置側の動作にあった高速処理
が可能となり、自励他励式のハーフブリッジインバータ
を用いた放電灯点灯装置を制御できる利点がある。
【図１】（ａ）は本発明の一実施例のカウンタ／出力回
路の回路図である。 （ｂ）は同上に用いるカウンタの端子配列を示す説明図
である。 （ｃ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
路の回路図である。 （ｂ）は同上に用いるカウンタの端子配列を示す説明図
である。 （ｃ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図２】同上の動作の説明図である。
【図３】同上の従来の問題点を解決した動作を示す説明
図である。
図である。
【図４】全体構成を示すブロック図である。
【図５】（ａ）はデータラッチ回路の１次バッファの回
路図である。 （ｂ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
路図である。 （ｂ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図６】（ａ）はデータラッチ回路の２次バッファの回
路図である。 （ｂ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
路図である。 （ｂ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図７】ラッチ制御回路の回路図である。
【図８】カウンタ制御回路の回路図である。
【図９】（ａ）は２相クロック発生回路の回路図であ
る。 （ｂ）は同上に用いるカウンタの端子配列を示す説明図
である。 （ｃ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
る。 （ｂ）は同上に用いるカウンタの端子配列を示す説明図
である。 （ｃ）は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図１０】同上の全体動作の説明図である。
【図１１】ハーフクロック制御の動作説明図である。
【図１２】２相クロック発生回路の動作説明図である。
１ データラッチ回路 ２ カウンタ回路 ３ トグルフリップフロップ回路 ４ タイミング制御回路 １１ リップルキャリー信号調整回路
Claims (1)
- 【請求項１】 直流電源の両端に直列的に接続された２
個のスイッチング素子の一方に並列に負荷回路が接続さ
れ、負荷回路に流れる電流をスイッチング素子に帰還し
て一方のスイッチング素子を自励式でオン，オフさせる
と共に、このスイッチング素子がオフ状態となったこと
を検知して他方のスイッチング素子を他励式でオン，オ
フさせて、上記両スイッチング素子を交互にオン，オフ
させ、負荷回路に含まれる放電灯に高周波電力を供給す
る放電灯点灯装置における上記他励式のスイッチング素
子のオン，オフを制御するパルス発生装置であって、出
力パルス信号の "Ｈ" 区間設定データおよび "Ｌ" 区間
設定データをそれぞれ独立に変化させるパルス幅制御手
段から与えられる上記両区間設定データをラッチするデ
ータラッチ回路と、上記両区間設定データが交互にセッ
トされ一定周期のクロック信号でカウントするプリセッ
タブルなカウンタ回路と、このカウンタ回路のリップル
キャリー信号をトリガクロックとしてパルス幅変調され
た出力パルス信号を作成するトグルフリップフロップ回
路と、上記自励式のスイッチング素子のオン状態を検知
するオン検知信号に応じてトグルフリップフロップ回路
へのリップルキャリー信号の入力時点を調整するリップ
ルキャリー信号調整回路とを備えて成ることを特徴とす
るパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093787A JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093787A JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04325878A JPH04325878A (ja) | 1992-11-16 |
| JP2978271B2 true JP2978271B2 (ja) | 1999-11-15 |
Family
ID=14092130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093787A Expired - Fee Related JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978271B2 (ja) |
-
1991
- 1991-04-24 JP JP3093787A patent/JP2978271B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04325878A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449854B2 (en) | PWM signal generation apparatus and method thereof and motor control apparatus and method thereof | |
| JP5319986B2 (ja) | パルス生成装置 | |
| EP0283275A2 (en) | Phase comparator circuit | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| JPS61211985A (ja) | 電子レンジ | |
| US7227317B2 (en) | Method and system for enhanced dimming resolution in a light ballast through use of multiple control frequencies | |
| JP2978271B2 (ja) | パルス発生装置 | |
| KR940006510Y1 (ko) | 펄스 폭 변조 회로 | |
| JP2840138B2 (ja) | パルス発生装置 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2831151B2 (ja) | パルス発生装置 | |
| JP2897706B2 (ja) | 基準電圧発生回路 | |
| JP2998898B2 (ja) | パルス発生装置 | |
| JP2978270B2 (ja) | パルス発生装置 | |
| JP2955117B2 (ja) | パルス発生回路 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JP2004274866A (ja) | ハーフブリッジ形インバータ回路 | |
| JP2998899B2 (ja) | パルス発生装置 | |
| JP2688277B2 (ja) | パルス発生装置 | |
| JP2710702B2 (ja) | 放電灯点灯装置 | |
| JPH09215392A (ja) | 定電流発生回路 | |
| KR0122334Y1 (ko) | 전류 제한 회로 | |
| JP2001156597A (ja) | デューティ補正回路 | |
| JPH0346795A (ja) | 放電灯点灯装置 | |
| JP2001255856A (ja) | 液晶用駆動電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| LAPS | Cancellation because of no payment of annual fees |