JPH04325878A - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JPH04325878A JPH04325878A JP3093787A JP9378791A JPH04325878A JP H04325878 A JPH04325878 A JP H04325878A JP 3093787 A JP3093787 A JP 3093787A JP 9378791 A JP9378791 A JP 9378791A JP H04325878 A JPH04325878 A JP H04325878A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switching element
- output
- ripple carry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 238000003079 width control Methods 0.000 claims description 3
- 230000005284 excitation Effects 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 3
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 20
- 101100273567 Arabidopsis thaliana CYCL1-1 gene Proteins 0.000 description 16
- 101100412046 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RCY1 gene Proteins 0.000 description 16
- 239000000872 buffer Substances 0.000 description 12
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、放電灯点灯回路を制御
するパルス幅変調された出力パルス信号を得るためなど
に使用されるパルス発生装置に関するものである。
するパルス幅変調された出力パルス信号を得るためなど
に使用されるパルス発生装置に関するものである。
【0002】
【従来の技術】従来のこの種のパルス発生装置では、出
力パルス信号の ”H” 区間設定データおよび ”L
” 区間設定データをデータラッチ回路にラッチし、一
定周期のクロック信号をカウントし上記両区間設定デー
タが交互にセットされるプリセッタブルなカウンタ回路
からのリップルキャリー信号をトグルフリップフロップ
回路のトリガクロック信号とし、上記トグルフリップフ
ロップ回路からパルス幅変調された出力パルス信号を得
ていた。 そして、パルス幅の変更はカウンタ回路のプリセット値
を変えて行っていた。
力パルス信号の ”H” 区間設定データおよび ”L
” 区間設定データをデータラッチ回路にラッチし、一
定周期のクロック信号をカウントし上記両区間設定デー
タが交互にセットされるプリセッタブルなカウンタ回路
からのリップルキャリー信号をトグルフリップフロップ
回路のトリガクロック信号とし、上記トグルフリップフ
ロップ回路からパルス幅変調された出力パルス信号を得
ていた。 そして、パルス幅の変更はカウンタ回路のプリセット値
を変えて行っていた。
【0003】
【発明が解決しようとする課題】ところで、放電灯点灯
装置としては放電灯をインバータ回路を用いて高周波点
灯し、上記インバータ回路として、直流電源の両端に直
列的に接続された2個のスイッチング素子の一方に並列
に負荷回路が接続され、負荷回路に流れる電流をスイッ
チング素子に帰還して一方のスイッチング素子を自励式
でオン,オフさせると共に、このスイッチング素子がオ
フ状態となったことを検知して他方のスイッチング素子
を他励式でオン,オフさせて、上記両スイッチング素子
を交互にオン,オフさせて負荷回路に含まれる放電灯に
高周波電力を供給する所謂自励他励式のハーフブリッジ
インバータを用いる場合がある。ここで、この自励他励
式のハーフブリッジインバータでは自励式でオン,オフ
制御されるスイッチング素子のオン状態を検出し、この
スイッチング素子のオン期間に他励式のスイッチング素
子がオンしないようにして同時オンを防止する必要があ
る。つまり、自励式のスイッチング素子がオフした後に
他励式のスイッチング素子をオンさせるように他励式の
スイッチング素子のオン時点を調整する必要がある。
装置としては放電灯をインバータ回路を用いて高周波点
灯し、上記インバータ回路として、直流電源の両端に直
列的に接続された2個のスイッチング素子の一方に並列
に負荷回路が接続され、負荷回路に流れる電流をスイッ
チング素子に帰還して一方のスイッチング素子を自励式
でオン,オフさせると共に、このスイッチング素子がオ
フ状態となったことを検知して他方のスイッチング素子
を他励式でオン,オフさせて、上記両スイッチング素子
を交互にオン,オフさせて負荷回路に含まれる放電灯に
高周波電力を供給する所謂自励他励式のハーフブリッジ
インバータを用いる場合がある。ここで、この自励他励
式のハーフブリッジインバータでは自励式でオン,オフ
制御されるスイッチング素子のオン状態を検出し、この
スイッチング素子のオン期間に他励式のスイッチング素
子がオンしないようにして同時オンを防止する必要があ
る。つまり、自励式のスイッチング素子がオフした後に
他励式のスイッチング素子をオンさせるように他励式の
スイッチング素子のオン時点を調整する必要がある。
【0004】このような自励他励式のハーフブリッジイ
ンバータの制御を従来のパルス発生装置で行う場合には
、自励式のスイッチング素子のオン検知信号をパルス発
生装置側で取り込んで、オン検知信号に応じて出力パル
ス信号を補正することになるが、この種のパルス発生装
置では変更されるプリセットデータはマイクロプロセッ
サから与えられるので、オン検知信号(この場合には自
励式のスイッチング素子がオフしたことを検知するため
に用いる)をマイクロプロセッサが取り込んで演算処理
し、プリセットデータの書替えを行わなけばならない。 しかし、この処理は数μsec〜数十μsecの時間を
要するため、自励式のスイッチング素子のオン期間の変
動に即答させることができず、スイッチング素子が同時
オンを起こして放電灯点灯装置を破壊させるという問題
が起こる。従って、従来のこの種のパルス発生装置では
上記自励他励式のハーフブリッジインバータの制御に用
いることはできなかった。
ンバータの制御を従来のパルス発生装置で行う場合には
、自励式のスイッチング素子のオン検知信号をパルス発
生装置側で取り込んで、オン検知信号に応じて出力パル
ス信号を補正することになるが、この種のパルス発生装
置では変更されるプリセットデータはマイクロプロセッ
サから与えられるので、オン検知信号(この場合には自
励式のスイッチング素子がオフしたことを検知するため
に用いる)をマイクロプロセッサが取り込んで演算処理
し、プリセットデータの書替えを行わなけばならない。 しかし、この処理は数μsec〜数十μsecの時間を
要するため、自励式のスイッチング素子のオン期間の変
動に即答させることができず、スイッチング素子が同時
オンを起こして放電灯点灯装置を破壊させるという問題
が起こる。従って、従来のこの種のパルス発生装置では
上記自励他励式のハーフブリッジインバータの制御に用
いることはできなかった。
【0005】本発明は上記の点に鑑みて為されたもので
あり、その目的とするところは、自励他励式のハーフブ
リッジインバータを用いた放電灯点灯装置を制御できる
パルス発生装置を提供することにある。
あり、その目的とするところは、自励他励式のハーフブ
リッジインバータを用いた放電灯点灯装置を制御できる
パルス発生装置を提供することにある。
【0006】
【課題を解決するための手段】本発明では、上記目的を
達成するために、自励式のスイッチング素子のオン状態
を検知するオン検知信号に応じてトグルフリップフロッ
プ回路へのリップルキャリー信号の入力時点を調整する
リップルキャリー信号調整回路を設けてある。
達成するために、自励式のスイッチング素子のオン状態
を検知するオン検知信号に応じてトグルフリップフロッ
プ回路へのリップルキャリー信号の入力時点を調整する
リップルキャリー信号調整回路を設けてある。
【0007】
【作用】上述のように構成を備えることにより、従来は
ソフト的に処理するしかなかった処理をハード的に行う
ことができるようにして、自励他励式のハーフブリッジ
インバータ側の動作にあった高速処理を可能とし、自励
他励式のハーフブリッジインバータを用いた放電灯点灯
装置を制御できるようにしたものである。
ソフト的に処理するしかなかった処理をハード的に行う
ことができるようにして、自励他励式のハーフブリッジ
インバータ側の動作にあった高速処理を可能とし、自励
他励式のハーフブリッジインバータを用いた放電灯点灯
装置を制御できるようにしたものである。
【0008】
【実施例】図1乃至図12に本発明の一実施例を示す。
本実施例のパルス発生装置は、出力パルス信号の ”H
” 区間設定データおよび ”L” 区間設定データを
それぞれ独立に変化させるパルス幅制御手段から入力さ
れる出力パルス信号の ”H” 区間設定データおよび
”L”区間設定データをラッチするデータラッチ回路
1と、上記両区間設定データが交互にセットされ一定周
期のクロック信号CLKでカウントするプリセッタブル
なカウンタ回路2と、上記カウンタ回路2からのリップ
ルキャリー信号RCY1 をトリガクロックとするトグ
ルフリップフロップ回路3とで構成されている。
” 区間設定データおよび ”L” 区間設定データを
それぞれ独立に変化させるパルス幅制御手段から入力さ
れる出力パルス信号の ”H” 区間設定データおよび
”L”区間設定データをラッチするデータラッチ回路
1と、上記両区間設定データが交互にセットされ一定周
期のクロック信号CLKでカウントするプリセッタブル
なカウンタ回路2と、上記カウンタ回路2からのリップ
ルキャリー信号RCY1 をトリガクロックとするトグ
ルフリップフロップ回路3とで構成されている。
【0009】上記パルス幅制御手段はマイクロプロセッ
サで形成され、このマイクロプロセッサから出力される
”H” 区間設定データ及び ”L” 区間設定デー
タがデータラッチ回路1の入力端子IN1 〜IN12
に入力され、タイミング制御回路4から出力されるタイ
ミング信号によってラッチされる。データラッチ回路1
は1次バッファ1aと2次バッファ1bとで形成され、
両バッファ1a, 1bは、図5および図6に示すよう
にフリップフロップSFRとトライステートバッファT
BUFとで形成されている。
サで形成され、このマイクロプロセッサから出力される
”H” 区間設定データ及び ”L” 区間設定デー
タがデータラッチ回路1の入力端子IN1 〜IN12
に入力され、タイミング制御回路4から出力されるタイ
ミング信号によってラッチされる。データラッチ回路1
は1次バッファ1aと2次バッファ1bとで形成され、
両バッファ1a, 1bは、図5および図6に示すよう
にフリップフロップSFRとトライステートバッファT
BUFとで形成されている。
【0010】1次バッファ1aでは、区間データ設定信
号HLが入力されているときに、入力端子IN1 〜I
N12を介して入力されるDT1 〜DT12をラッチ
信号LATCHA ,LATCHB によって ”L”
区間設定データDA1 〜DA12、 ”H” 区間
設定データDB1 〜DB12としてラッチする。また
、2次バッファ1bでは、ラッチ信号LTCHによって
1次バッファ1aのラッチデータDA1 〜DA12、
DB1 〜DB12を取り込んで、イネーブル信号EN
A ,ENB によって選択された区間設定データDA
1 〜DA12あるいはDB1 〜DB12をカウンタ
回路2のプリセットデータとして出力する。また、ハー
フクロック制御信号HLFも一旦ラッチして信号HAL
Fとして出力している。なお、このハーフクロック制御
とは、マイクロプロセッサのマシンサイクルに関係なく
”H” 区間及び ”L” 区間を任意に設定できる
ようにした制御であり、その詳細な説明は後述する。
号HLが入力されているときに、入力端子IN1 〜I
N12を介して入力されるDT1 〜DT12をラッチ
信号LATCHA ,LATCHB によって ”L”
区間設定データDA1 〜DA12、 ”H” 区間
設定データDB1 〜DB12としてラッチする。また
、2次バッファ1bでは、ラッチ信号LTCHによって
1次バッファ1aのラッチデータDA1 〜DA12、
DB1 〜DB12を取り込んで、イネーブル信号EN
A ,ENB によって選択された区間設定データDA
1 〜DA12あるいはDB1 〜DB12をカウンタ
回路2のプリセットデータとして出力する。また、ハー
フクロック制御信号HLFも一旦ラッチして信号HAL
Fとして出力している。なお、このハーフクロック制御
とは、マイクロプロセッサのマシンサイクルに関係なく
”H” 区間及び ”L” 区間を任意に設定できる
ようにした制御であり、その詳細な説明は後述する。
【0011】カウンタ回路2およびトグルフリップフロ
ップ回路3はカウンタ/出力回路5として一体化されて
おり、図1に示すように、4ビットのプリセッタブルカ
ウンタCNTを3個用いて12ビットのカウンタ回路2
を構成してあり、カウンタ回路2のリップルキャリー信
号RCY1 が本発明にかかるリップルキャリー信号調
整回路11及びハーフクロック制御回路6を介してトグ
ルフリップフロップ回路3にトリガクロック信号RCY
’ として出力されている。
ップ回路3はカウンタ/出力回路5として一体化されて
おり、図1に示すように、4ビットのプリセッタブルカ
ウンタCNTを3個用いて12ビットのカウンタ回路2
を構成してあり、カウンタ回路2のリップルキャリー信
号RCY1 が本発明にかかるリップルキャリー信号調
整回路11及びハーフクロック制御回路6を介してトグ
ルフリップフロップ回路3にトリガクロック信号RCY
’ として出力されている。
【0012】トグルフリップフロップ回路3のフリップ
フロップ出力は2個のインバータを介して出力パルス信
号OUTとして出力され、同時に所定のプリセットデー
タをデータラッチ回路1から読み出すイネーブル信号E
NA ,ENB として出力される。ハーフクロック制
御回路6は、ハーフクロック制御信号HALFが ”H
” のときに、リップルキャリー信号RCYの立ち上が
り(トグルフリップフロップ回路の反転タイミング)
を半クロックだけ右にシフトさせ、クロック信号CLK
の半クロックの精度(倍精度) で ”H” 区間、
”L” 区間の設定を可能にしている。
フロップ出力は2個のインバータを介して出力パルス信
号OUTとして出力され、同時に所定のプリセットデー
タをデータラッチ回路1から読み出すイネーブル信号E
NA ,ENB として出力される。ハーフクロック制
御回路6は、ハーフクロック制御信号HALFが ”H
” のときに、リップルキャリー信号RCYの立ち上が
り(トグルフリップフロップ回路の反転タイミング)
を半クロックだけ右にシフトさせ、クロック信号CLK
の半クロックの精度(倍精度) で ”H” 区間、
”L” 区間の設定を可能にしている。
【0013】タイミング制御回路4は、ラッチ信号LA
TCH,LATCHA ,LATCHB ,LTCHを
発生する図7に示すラッチ制御回路4aと、クリア信号
CLEAR,ロード信号LOAD,ラッチ信号LTCH
1 を発生する図8に示すカウンタ制御回路4bとで形
成されており、マイクロプロセッサから出力されるクロ
ック信号CLK,スタート信号START,区間データ
設定信号HLに基づいて所定のタイミング信号を出力し
、各回路の動作タイミングを制御するようになっている
。
TCH,LATCHA ,LATCHB ,LTCHを
発生する図7に示すラッチ制御回路4aと、クリア信号
CLEAR,ロード信号LOAD,ラッチ信号LTCH
1 を発生する図8に示すカウンタ制御回路4bとで形
成されており、マイクロプロセッサから出力されるクロ
ック信号CLK,スタート信号START,区間データ
設定信号HLに基づいて所定のタイミング信号を出力し
、各回路の動作タイミングを制御するようになっている
。
【0014】ところで、この種のパルス発生装置では、
出力パルス信号OUTに基づいて2相クロック信号OU
T1 ,OUT2 を発生させる2相クロック発生回路
7と、放電灯点灯回路10のスイッチングを制御する出
力信号として出力パルス信号OUTを出力するか、2相
クロック信号OUT1,OUT2 を出力するかを切換
信号SE/HBにより切り換える出力切換回路8とが設
けられており、シングルエンド型(出力パルス信号OU
Tでスイッチングトランジスタが制御される1石インバ
ータ方式) あるいはハーフブリッジ型(2相クロック
信号OUT1 ,OUT2 によって直列接続された一
対のスイッチングトランジスタが制御される2石インバ
ータ方式) の放電灯点灯回路10のスイッチング制御
信号が得られるようになっている。なお、本発明の対象
とする自励他励式のハーフブリッジインバータを制御す
る場合には、上記シングルエンド型のスイッチング制御
信号が与えられることになる。
出力パルス信号OUTに基づいて2相クロック信号OU
T1 ,OUT2 を発生させる2相クロック発生回路
7と、放電灯点灯回路10のスイッチングを制御する出
力信号として出力パルス信号OUTを出力するか、2相
クロック信号OUT1,OUT2 を出力するかを切換
信号SE/HBにより切り換える出力切換回路8とが設
けられており、シングルエンド型(出力パルス信号OU
Tでスイッチングトランジスタが制御される1石インバ
ータ方式) あるいはハーフブリッジ型(2相クロック
信号OUT1 ,OUT2 によって直列接続された一
対のスイッチングトランジスタが制御される2石インバ
ータ方式) の放電灯点灯回路10のスイッチング制御
信号が得られるようになっている。なお、本発明の対象
とする自励他励式のハーフブリッジインバータを制御す
る場合には、上記シングルエンド型のスイッチング制御
信号が与えられることになる。
【0015】ここで、2相クロック発生回路7は、クロ
ック信号CLKをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路7aと、プリセッ
タブルカウンタ回路7aから出力されるリップルキャリ
ー信号RCY2 ’に基づいてゲート回路7cを制御す
るゲート制御回路7bとで形成され、8ビットの設定ス
イッチで設定されるノンオーバッラップ区間設定データ
HB1 〜HB8 に基づいてノンオーバラップ区間が
設定された2相クロック信号OUT1 ,OUT2 を
出力するようになっている。
ック信号CLKをカウントしてノンオーバラップ区間を
設定するプリセッタブルカウンタ回路7aと、プリセッ
タブルカウンタ回路7aから出力されるリップルキャリ
ー信号RCY2 ’に基づいてゲート回路7cを制御す
るゲート制御回路7bとで形成され、8ビットの設定ス
イッチで設定されるノンオーバッラップ区間設定データ
HB1 〜HB8 に基づいてノンオーバラップ区間が
設定された2相クロック信号OUT1 ,OUT2 を
出力するようになっている。
【0016】以下に、パルス発生装置の全体動作につい
て説明する。なお、この説明に関しては詳しくは後述す
るリップルキャリー信号調整回路11のアンドゲートA
NDでカウンタ回路2のリップルキャリー信号RCY1
がそのまま出力される(フリップフロップFF1 の
出力がハイレベルである)場合について説明する。図1
0は本実施例の基本動作を示す波形図であり、まず、マ
イクロプロセッサから出力されるスタート信号STAR
Tが立ち上がると、システムリセットが行われる。
て説明する。なお、この説明に関しては詳しくは後述す
るリップルキャリー信号調整回路11のアンドゲートA
NDでカウンタ回路2のリップルキャリー信号RCY1
がそのまま出力される(フリップフロップFF1 の
出力がハイレベルである)場合について説明する。図1
0は本実施例の基本動作を示す波形図であり、まず、マ
イクロプロセッサから出力されるスタート信号STAR
Tが立ち上がると、システムリセットが行われる。
【0017】そして、 ”L” 区間設定データDA1
〜DA12が確定すると、マイクロプロセッサから区
間データ設定信号HLが立ち上がり、ラッチ信号LAT
CHA が1パルス出力されてデータラッチ回路1の1
次バッファ1aに ”L” 区間設定データDA1 〜
DA12がラッチされる。次に、 ”H” 区間設定デ
ータDB1 〜DB12が確定すると、区間データ設定
信号HLの立ち下がりでラッチ信号LATCHB が1
パルス出力されて ”H” 区間設定データDB1 〜
DB12がデータラッチ回路1の1次バッファ1aにラ
ッチされる。
〜DA12が確定すると、マイクロプロセッサから区
間データ設定信号HLが立ち上がり、ラッチ信号LAT
CHA が1パルス出力されてデータラッチ回路1の1
次バッファ1aに ”L” 区間設定データDA1 〜
DA12がラッチされる。次に、 ”H” 区間設定デ
ータDB1 〜DB12が確定すると、区間データ設定
信号HLの立ち下がりでラッチ信号LATCHB が1
パルス出力されて ”H” 区間設定データDB1 〜
DB12がデータラッチ回路1の1次バッファ1aにラ
ッチされる。
【0018】そして、クリア信号CLEARが ”L”
になり、ラッチ信号LTCHが1パルス出力され、両
区間設定データDA1 〜DA12、DB1 〜DB1
2は2次バッファ1bにラッチされる。このとき、イネ
ーブル信号ENA が ”H” となっているので、2
次バッファ1bから ”L” 区間設定データDA1
〜DA12が読み出され、カウンタ回路2にプリセット
データをセットするロード信号LOADが出力されたと
き、カウンタ回路2に ”L” 区間設定データDA1
〜DA12がセットされる。この状態でカウンタ回路
2によるクロック信号CLKのカウントが開始され、カ
ウンタ回路2の出力Q1 〜Q12が総て ”H” に
なると、リップルキャリー信号RCY1 が出力される
。このリップルキャリー信号RCY1 によってイネー
ブル信号ENB が ”H” になり、同時に出力パル
ス信号OUTも ”H” になる。すると、 ”H”
区間設定データDB1 〜DB12がカウンタ回路2に
プリセットされ、クロック信号CLKのカウントが開始
され、リップルキャリー信号RCY1 が得られると、
出力パルス信号が ”L” になるとともにイネーブル
信号ENA が ”H” になり、上述の動作を繰り返
す。したがって、両区間設定データDA1 〜DA12
、DB1 〜DB12に基づいて出力パルス信号OUT
の ”L” 区間および ”H”区間が任意に(12ビ
ットの範囲で) 設定でき、オン, オフデューティを
設定できることになる。なお、オン, オフデューティ
を変更する場合には、 ”L” 区間設定データDA1
〜DA12をセットした後、区間データ設定信号HL
を ”H” にし、 ”H” 区間設定データDB1
〜DB12をセットした後、区間データ設定信号HLを
”L” にすれば良い。
になり、ラッチ信号LTCHが1パルス出力され、両
区間設定データDA1 〜DA12、DB1 〜DB1
2は2次バッファ1bにラッチされる。このとき、イネ
ーブル信号ENA が ”H” となっているので、2
次バッファ1bから ”L” 区間設定データDA1
〜DA12が読み出され、カウンタ回路2にプリセット
データをセットするロード信号LOADが出力されたと
き、カウンタ回路2に ”L” 区間設定データDA1
〜DA12がセットされる。この状態でカウンタ回路
2によるクロック信号CLKのカウントが開始され、カ
ウンタ回路2の出力Q1 〜Q12が総て ”H” に
なると、リップルキャリー信号RCY1 が出力される
。このリップルキャリー信号RCY1 によってイネー
ブル信号ENB が ”H” になり、同時に出力パル
ス信号OUTも ”H” になる。すると、 ”H”
区間設定データDB1 〜DB12がカウンタ回路2に
プリセットされ、クロック信号CLKのカウントが開始
され、リップルキャリー信号RCY1 が得られると、
出力パルス信号が ”L” になるとともにイネーブル
信号ENA が ”H” になり、上述の動作を繰り返
す。したがって、両区間設定データDA1 〜DA12
、DB1 〜DB12に基づいて出力パルス信号OUT
の ”L” 区間および ”H”区間が任意に(12ビ
ットの範囲で) 設定でき、オン, オフデューティを
設定できることになる。なお、オン, オフデューティ
を変更する場合には、 ”L” 区間設定データDA1
〜DA12をセットした後、区間データ設定信号HL
を ”H” にし、 ”H” 区間設定データDB1
〜DB12をセットした後、区間データ設定信号HLを
”L” にすれば良い。
【0019】例えば、図10に示すように、クロック信
号CLKの周波数を16MHz(周期62. 5nse
c) とし、 ”H” 区間を161パルス、 ”L”
区間を164パルスに設定する場合には、 ”H”
区間設定データDA1 〜DA12の8ビット目および
6ビット目を” 1” に設定し、 ”L” 区間設定
データDB1 〜DB12の8ビット目、6ビット目、
2ビット目、1ビット目を ”1” に設定すれば良い
ことになる。この場合、出力パルス信号OUTの周期は
、クロック信号CLKの325パルス分となって20.
2μsec であり、周波数49. 2kHzとなる
。また、 ”H” 区間あるいは ”L” 区間の幅を
1パルス分(62. 5nsec) だけ広くすると、
周期はクロック信号CLKの326パルス分となり、周
波数は49. 1kHzになる。したがって、出力パル
ス信号OUTの ”H” 区間あるいは ”L” 区間
を62. 5nsec刻みで設定できるとともに、0.
1kHz刻みで周波数を制御できることになり、パルス
発生装置のスイッチング制御信号として用いた場合にお
いて、きめ細かな点灯制御が行えることになる。なお、
カウンタ回路2にてカウントされるクロック信号CLK
の周波数を高くすれば、設定精度をより高くできること
は言うまでもない。
号CLKの周波数を16MHz(周期62. 5nse
c) とし、 ”H” 区間を161パルス、 ”L”
区間を164パルスに設定する場合には、 ”H”
区間設定データDA1 〜DA12の8ビット目および
6ビット目を” 1” に設定し、 ”L” 区間設定
データDB1 〜DB12の8ビット目、6ビット目、
2ビット目、1ビット目を ”1” に設定すれば良い
ことになる。この場合、出力パルス信号OUTの周期は
、クロック信号CLKの325パルス分となって20.
2μsec であり、周波数49. 2kHzとなる
。また、 ”H” 区間あるいは ”L” 区間の幅を
1パルス分(62. 5nsec) だけ広くすると、
周期はクロック信号CLKの326パルス分となり、周
波数は49. 1kHzになる。したがって、出力パル
ス信号OUTの ”H” 区間あるいは ”L” 区間
を62. 5nsec刻みで設定できるとともに、0.
1kHz刻みで周波数を制御できることになり、パルス
発生装置のスイッチング制御信号として用いた場合にお
いて、きめ細かな点灯制御が行えることになる。なお、
カウンタ回路2にてカウントされるクロック信号CLK
の周波数を高くすれば、設定精度をより高くできること
は言うまでもない。
【0020】次に、図11はハーフクロック制御の動作
説明図である。いま、ハーフクロック制御信号HALF
が ”L”の場合には、リップルキャリー信号RCY1
はそのままトグルフリップフロップ回路3のトリガク
ロックとなり、図11(b)に示すように、トリガクロ
ックとしてのリップルキャリー信号RCYの立ち上がり
に同期して出力パルス信号OUTの反転が行われる。
説明図である。いま、ハーフクロック制御信号HALF
が ”L”の場合には、リップルキャリー信号RCY1
はそのままトグルフリップフロップ回路3のトリガク
ロックとなり、図11(b)に示すように、トリガクロ
ックとしてのリップルキャリー信号RCYの立ち上がり
に同期して出力パルス信号OUTの反転が行われる。
【0021】一方、ハーフクロック制御信号HALFが
”H” になると、図11(a)に示すように、リッ
プルキャリー信号RCY1 の立ち上がりが半クロック
だけ右にシフトし、このシフトされたリップルキャリー
信号RCYがトグルフリップフロップ回路3のトリガク
ロックとなって出力パルス信号OUTの反転動作が行わ
れる。 したがって、ハーフクロック制御信号HLFが ”H”
の場合、 ”H” 区間あるいは ”L” 区間を、
区間設定データDA1 〜DA12,DB1 〜DB1
2にて設定される図11(b)の場合に比べてクロック
信号CLKの半クロック分だけ広くでき、クロック信号
CLKの周波数を高くすることなく、 ”H” 区間お
よび ”L”区間の設定精度を倍にすることができる。
”H” になると、図11(a)に示すように、リッ
プルキャリー信号RCY1 の立ち上がりが半クロック
だけ右にシフトし、このシフトされたリップルキャリー
信号RCYがトグルフリップフロップ回路3のトリガク
ロックとなって出力パルス信号OUTの反転動作が行わ
れる。 したがって、ハーフクロック制御信号HLFが ”H”
の場合、 ”H” 区間あるいは ”L” 区間を、
区間設定データDA1 〜DA12,DB1 〜DB1
2にて設定される図11(b)の場合に比べてクロック
信号CLKの半クロック分だけ広くでき、クロック信号
CLKの周波数を高くすることなく、 ”H” 区間お
よび ”L”区間の設定精度を倍にすることができる。
【0022】次に、2相クロック発生回路7では、ノン
オーバッラップ区間設定データHB1 〜HB8 がプ
リセットされたプリセッタブルカウンタ回路7aにてク
ロック信号CLKをカウントしてノンオーバラップ区間
を設定するようになっており、図12に示すように、プ
リセッタブルカウンタ回路7aから出力されるリップル
キャリー信号RCY2’に基づいてゲート回路7cを制
御するゲート制御信号が形成され、このゲート制御信号
にて制御されるゲート回路7cによって出力パルス信号
OUTにノンオーバラップ区間を付与した2相クロック
信号OUT1 ,OUT2が形成される。
オーバッラップ区間設定データHB1 〜HB8 がプ
リセットされたプリセッタブルカウンタ回路7aにてク
ロック信号CLKをカウントしてノンオーバラップ区間
を設定するようになっており、図12に示すように、プ
リセッタブルカウンタ回路7aから出力されるリップル
キャリー信号RCY2’に基づいてゲート回路7cを制
御するゲート制御信号が形成され、このゲート制御信号
にて制御されるゲート回路7cによって出力パルス信号
OUTにノンオーバラップ区間を付与した2相クロック
信号OUT1 ,OUT2が形成される。
【0023】上述のようにして発生された出力パルス信
号OUTおよび2相クロック信号OUT1 ,OUT2
は、出力切換回路8を介して出力され、切換信号SE
/HBが”H” のとき、出力パルス信号OUTが出力
され、切換信号SE/HBが ”L”のとき、2相クロ
ック信号OUT1 ,OUT2 が出力される。したが
って、切換信号SE/HBを適当に設定することにより
、シングルエンド型あるいはハーフブリッジ型の放電灯
点灯回路10に対応できるパルス発生装置が得られるこ
とになる。
号OUTおよび2相クロック信号OUT1 ,OUT2
は、出力切換回路8を介して出力され、切換信号SE
/HBが”H” のとき、出力パルス信号OUTが出力
され、切換信号SE/HBが ”L”のとき、2相クロ
ック信号OUT1 ,OUT2 が出力される。したが
って、切換信号SE/HBを適当に設定することにより
、シングルエンド型あるいはハーフブリッジ型の放電灯
点灯回路10に対応できるパルス発生装置が得られるこ
とになる。
【0024】ところで、本実施例では上記カウンタ回路
2とハーフクロック制御回路6との間に、自励式のスイ
ッチング素子のオン状態を検知するオン検知信号Vds
に応じてトグルフリップフロップ回路3へのリップルキ
ャリー信号RCY1 の入力時点を調整するリップルキ
ャリー信号調整回路11を設けてある。このリップルキ
ャリー信号調整回路11はオン検知信号Vdsを駆動電
源の電圧と比較するコンパレータCPと、このコンパレ
ータCPの出力を入力とするDフリップフロップFF1
と、DフリップフロップFF1 の出力とリップルキ
ャリー信号RCY1 とのアンドをとるアンドゲートA
NDとで構成されている。ここで、オン検知信号Vds
は他励式のスイッチング素子の両端電圧から作成されて
おり、自励式のスイッチング素子がオンのときに ”H
” となり、オフのときに ”L” になる信号である
。
2とハーフクロック制御回路6との間に、自励式のスイ
ッチング素子のオン状態を検知するオン検知信号Vds
に応じてトグルフリップフロップ回路3へのリップルキ
ャリー信号RCY1 の入力時点を調整するリップルキ
ャリー信号調整回路11を設けてある。このリップルキ
ャリー信号調整回路11はオン検知信号Vdsを駆動電
源の電圧と比較するコンパレータCPと、このコンパレ
ータCPの出力を入力とするDフリップフロップFF1
と、DフリップフロップFF1 の出力とリップルキ
ャリー信号RCY1 とのアンドをとるアンドゲートA
NDとで構成されている。ここで、オン検知信号Vds
は他励式のスイッチング素子の両端電圧から作成されて
おり、自励式のスイッチング素子がオンのときに ”H
” となり、オフのときに ”L” になる信号である
。
【0025】以下、上記リップルキャリー信号調整回路
11の動作を説明する。いま、図2に示すようにオン検
知信号Vdsが ”L” (自励式のスイッチング素子
がオフ)であるときにリップルキャリー信号RCY1
が出力されたとする。この場合には、反転出力型のコン
パレータCPの出力は”H” となり、クロック信号C
LKの立ち上がりによりDフリップフロップFF1 の
出力Qが ”H” となる。従って、リップルキャリー
信号RCY1 はアンドゲートANDからそのまま出力
され、上述したと同様にしてトグルフリップフロップ回
路3の出力OUTが反転する。つまり、この場合には従
来のパルス発生装置の場合と同様の動作となる。この動
作は上述のように自励式のスイッチング素子がオフのと
きに他励式のスイッチング素子をオンさせるスイッチン
グ制御信号が出力されるので、従来の場合にも何等問題
はない。
11の動作を説明する。いま、図2に示すようにオン検
知信号Vdsが ”L” (自励式のスイッチング素子
がオフ)であるときにリップルキャリー信号RCY1
が出力されたとする。この場合には、反転出力型のコン
パレータCPの出力は”H” となり、クロック信号C
LKの立ち上がりによりDフリップフロップFF1 の
出力Qが ”H” となる。従って、リップルキャリー
信号RCY1 はアンドゲートANDからそのまま出力
され、上述したと同様にしてトグルフリップフロップ回
路3の出力OUTが反転する。つまり、この場合には従
来のパルス発生装置の場合と同様の動作となる。この動
作は上述のように自励式のスイッチング素子がオフのと
きに他励式のスイッチング素子をオンさせるスイッチン
グ制御信号が出力されるので、従来の場合にも何等問題
はない。
【0026】ところが、図3に示すようにオン検知信号
が ”H” (自励式のスイッチング素子がオン)であ
るときにリップルキャリー信号RCY1 が出力される
と、従来のパルス発生装置の場合には両スイッチング素
子の同時オンが生じて、放電灯点灯装置を破壊するとい
う問題が起こる。そこで、本実施例ではこの場合に対応
してリップルキャリー信号調整回路11を設けてある。 つまり、上述のようにリップルキャリー信号RCY1
が立ち上がっても、この際にはコンパレータCPの出力
が ”L” で、DフリップフロップFF1 の出力が
”L” であるため、アンドゲートANDによりハー
フクロック制御回路6へのリップルキャリー信号RCY
1 の出力が阻止される。このようにリップルキャリー
信号RCY1 の出力が阻止されると、新たなカウント
データをロードさせるロード信号LOADがカウンタ回
路2に入力されないため、カウンタ回路2のリップルキ
ャリー信号RCY1 はハイレベルの状態に保たれる。 そして、自励式のスイッチング素子がオフしてオン検知
信号Vdsが ”L” となると、コンパレータCPの
出力が ”H” になり、DフリップフロップFF1
がクロック信号CLKの立ち上がりで ”H” になっ
た時点で、アンドゲートANDの出力が立ち上がり、こ
れによりトグルフリップフロップ回路3にトリガクロッ
クとしてのリップルキャリー信号RCYが出力される。 従って、両スイッチング素子の同時オンを防止できる。 このように本実施例では放電灯点灯装置側の動作状態に
応じてハード的にパルス発生装置の出力を調整すること
ができ、しかもハード的に行うために高速処理が可能と
なる。また、簡単な構成で上記リップルキャリー信号調
整回路11を構成でき、ディジタル回路内に組み込むこ
とができるために、IC化した場合にチップサイズの大
幅な変更を必要としない利点がある。 また、単に他励式のスイッチング素子のオン時点を自励
式のスイッチング素子のオフ時点に応じて遅らせるだけ
であると他励式のスイッチング素子のオン期間が短くな
り、ランプ電流が大幅に変動する恐れがあるが、本実施
例の場合には上記リップルキャリー信号調整回路11の
出力からカウンタ回路2のカウントデータをロードする
ロード信号LOADを作成する構成になっているので、
他励式のスイッチング素子のオン期間を一定にでき、ラ
ンプ電流の大幅な変動を防止できる利点もある。
が ”H” (自励式のスイッチング素子がオン)であ
るときにリップルキャリー信号RCY1 が出力される
と、従来のパルス発生装置の場合には両スイッチング素
子の同時オンが生じて、放電灯点灯装置を破壊するとい
う問題が起こる。そこで、本実施例ではこの場合に対応
してリップルキャリー信号調整回路11を設けてある。 つまり、上述のようにリップルキャリー信号RCY1
が立ち上がっても、この際にはコンパレータCPの出力
が ”L” で、DフリップフロップFF1 の出力が
”L” であるため、アンドゲートANDによりハー
フクロック制御回路6へのリップルキャリー信号RCY
1 の出力が阻止される。このようにリップルキャリー
信号RCY1 の出力が阻止されると、新たなカウント
データをロードさせるロード信号LOADがカウンタ回
路2に入力されないため、カウンタ回路2のリップルキ
ャリー信号RCY1 はハイレベルの状態に保たれる。 そして、自励式のスイッチング素子がオフしてオン検知
信号Vdsが ”L” となると、コンパレータCPの
出力が ”H” になり、DフリップフロップFF1
がクロック信号CLKの立ち上がりで ”H” になっ
た時点で、アンドゲートANDの出力が立ち上がり、こ
れによりトグルフリップフロップ回路3にトリガクロッ
クとしてのリップルキャリー信号RCYが出力される。 従って、両スイッチング素子の同時オンを防止できる。 このように本実施例では放電灯点灯装置側の動作状態に
応じてハード的にパルス発生装置の出力を調整すること
ができ、しかもハード的に行うために高速処理が可能と
なる。また、簡単な構成で上記リップルキャリー信号調
整回路11を構成でき、ディジタル回路内に組み込むこ
とができるために、IC化した場合にチップサイズの大
幅な変更を必要としない利点がある。 また、単に他励式のスイッチング素子のオン時点を自励
式のスイッチング素子のオフ時点に応じて遅らせるだけ
であると他励式のスイッチング素子のオン期間が短くな
り、ランプ電流が大幅に変動する恐れがあるが、本実施
例の場合には上記リップルキャリー信号調整回路11の
出力からカウンタ回路2のカウントデータをロードする
ロード信号LOADを作成する構成になっているので、
他励式のスイッチング素子のオン期間を一定にでき、ラ
ンプ電流の大幅な変動を防止できる利点もある。
【0027】
【発明の効果】本発明は上述のように、自励式のスイッ
チング素子のオン状態を検知するオン検知信号に応じて
カウンタ回路のカウント開始時点を調整するリップルキ
ャリー信号調整回路を設けてあるので、従来はソフト的
に処理するしかなかった処理をハード的に行うことがで
き、このため放電灯点灯装置側の動作にあった高速処理
が可能となり、自励他励式のハーフブリッジインバータ
を用いた放電灯点灯装置を制御できる利点がある。
チング素子のオン状態を検知するオン検知信号に応じて
カウンタ回路のカウント開始時点を調整するリップルキ
ャリー信号調整回路を設けてあるので、従来はソフト的
に処理するしかなかった処理をハード的に行うことがで
き、このため放電灯点灯装置側の動作にあった高速処理
が可能となり、自励他励式のハーフブリッジインバータ
を用いた放電灯点灯装置を制御できる利点がある。
【図1】(a)は本発明の一実施例のカウンタ/出力回
路の回路図である。 (b)は同上に用いるカウンタの端子配列を示す説明図
である。 (c)は同上に用いるフリップフロップの端子配列を示
す説明図である。
路の回路図である。 (b)は同上に用いるカウンタの端子配列を示す説明図
である。 (c)は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図2】同上の動作の説明図である。
【図3】同上の従来の問題点を解決した動作を示す説明
図である。
図である。
【図4】全体構成を示すブロック図である。
【図5】(a)はデータラッチ回路の1次バッファの回
路図である。 (b)は同上に用いるフリップフロップの端子配列を示
す説明図である。
路図である。 (b)は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図6】(a)はデータラッチ回路の2次バッファの回
路図である。 (b)は同上に用いるフリップフロップの端子配列を示
す説明図である。
路図である。 (b)は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図7】ラッチ制御回路の回路図である。
【図8】カウンタ制御回路の回路図である。
【図9】(a)は2相クロック発生回路の回路図である
。 (b)は同上に用いるカウンタの端子配列を示す説明図
である。 (c)は同上に用いるフリップフロップの端子配列を示
す説明図である。
。 (b)は同上に用いるカウンタの端子配列を示す説明図
である。 (c)は同上に用いるフリップフロップの端子配列を示
す説明図である。
【図10】同上の全体動作の説明図である。
【図11】ハーフクロック制御の動作説明図である。
【図12】2相クロック発生回路の動作説明図である。
1 データラッチ回路
2 カウンタ回路
3 トグルフリップフロップ回路
4 タイミング制御回路
Claims (1)
- 【請求項1】 直流電源の両端に直列的に接続された
2個のスイッチング素子の一方に並列に負荷回路が接続
され、負荷回路に流れる電流をスイッチング素子に帰還
して一方のスイッチング素子を自励式でオン,オフさせ
ると共に、このスイッチング素子がオフ状態となったこ
とを検知して他方のスイッチング素子を他励式でオン,
オフさせて、上記両スイッチング素子を交互にオン,オ
フさせ、負荷回路に含まれる放電灯に高周波電力を供給
する放電灯点灯装置における上記他励式のスイッチング
素子のオン,オフを制御するパルス発生装置であって、
出力パルス信号の ”H” 区間設定データおよび ”
L” 区間設定データをそれぞれ独立に変化させるパル
ス幅制御手段から与えられる上記両区間設定データをラ
ッチするデータラッチ回路と、上記両区間設定データが
交互にセットされ一定周期のクロック信号でカウントす
るプリセッタブルなカウンタ回路と、このカウンタ回路
のリップルキャリー信号をトリガクロックとしてパルス
幅変調された出力パルス信号を作成するトグルフリップ
フロップ回路と、上記自励式のスイッチング素子のオン
状態を検知するオン検知信号に応じてトグルフリップフ
ロップ回路へのリップルキャリー信号の入力時点を調整
するリップルキャリー信号調整回路とを備えて成ること
を特徴とするパルス発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3093787A JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3093787A JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04325878A true JPH04325878A (ja) | 1992-11-16 |
JP2978271B2 JP2978271B2 (ja) | 1999-11-15 |
Family
ID=14092130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3093787A Expired - Fee Related JP2978271B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2978271B2 (ja) |
-
1991
- 1991-04-24 JP JP3093787A patent/JP2978271B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2978271B2 (ja) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5319986B2 (ja) | パルス生成装置 | |
US20040217794A1 (en) | Propagation delay adjustment circuit | |
JP3347729B2 (ja) | 信号波生成装置および位相検出装置 | |
JPH0736708B2 (ja) | インバ−タ制御回路 | |
JPH04325878A (ja) | パルス発生装置 | |
JPH0585082B2 (ja) | ||
JP2840138B2 (ja) | パルス発生装置 | |
JP2998898B2 (ja) | パルス発生装置 | |
JP2998899B2 (ja) | パルス発生装置 | |
JP3657486B2 (ja) | スイッチ素子駆動回路 | |
US20230369955A1 (en) | Controller and method for controlling a voltage converter | |
JPH04325876A (ja) | パルス発生装置 | |
JPH0346795A (ja) | 放電灯点灯装置 | |
JP2831151B2 (ja) | パルス発生装置 | |
JPH0346794A (ja) | 放電灯点灯制御装置 | |
JPH0346796A (ja) | 放電灯点灯装置 | |
KR100919718B1 (ko) | 버스트 디밍 회로와 그 방법 | |
JP2688277B2 (ja) | パルス発生装置 | |
JP2955117B2 (ja) | パルス発生回路 | |
JPH11308870A (ja) | 電源制御装置 | |
JP2860657B2 (ja) | 放電加工機用電源装置および放電加工方法 | |
JPH0766868B2 (ja) | 放電灯点灯制御装置 | |
JP2001197755A (ja) | スイッチ制御回路 | |
JPS63265589A (ja) | ステツピングモ−タの駆動回路 | |
JPS5996871A (ja) | インバ−タ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
LAPS | Cancellation because of no payment of annual fees |