JP2831151B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2831151B2 JP2831151B2 JP3093780A JP9378091A JP2831151B2 JP 2831151 B2 JP2831151 B2 JP 2831151B2 JP 3093780 A JP3093780 A JP 3093780A JP 9378091 A JP9378091 A JP 9378091A JP 2831151 B2 JP2831151 B2 JP 2831151B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- data
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、放電灯点灯装置を制御
するパルス幅変調された出力パルス信号を得るためのパ
ルス発生装置に関するものである。
するパルス幅変調された出力パルス信号を得るためのパ
ルス発生装置に関するものである。
【０００２】
【従来の技術】従来、放電灯点灯回路を制御するパルス
幅変調された出力パルス信号を得るためのこの種のパル
ス発生装置は、マイクロプロセッサを用いて形成され、
プログラムによってソフト的に形成される内部カウンタ
により所定のオン、オフデューティ（所定の“Ｈ”区
間、“Ｌ”区間）の出力パルス信号を得るようにしてい
た。
幅変調された出力パルス信号を得るためのこの種のパル
ス発生装置は、マイクロプロセッサを用いて形成され、
プログラムによってソフト的に形成される内部カウンタ
により所定のオン、オフデューティ（所定の“Ｈ”区
間、“Ｌ”区間）の出力パルス信号を得るようにしてい
た。
【０００３】しかしながら、このようなパルス発生装置
では、マイクロプロセッサのマシンサイクルによってオ
ン、オフデューテイの設定精度が規制され、一般的にマ
シンサイクルは数μｓｅｃ程度であるので、数μｓｅｃ
以下の精度でオン、オフデューテイを設定することがで
きないという問題があり、放電灯を高周波点灯する放電
灯点灯装置の周波数発生回路として用いる場合に問題が
あった。
では、マイクロプロセッサのマシンサイクルによってオ
ン、オフデューテイの設定精度が規制され、一般的にマ
シンサイクルは数μｓｅｃ程度であるので、数μｓｅｃ
以下の精度でオン、オフデューテイを設定することがで
きないという問題があり、放電灯を高周波点灯する放電
灯点灯装置の周波数発生回路として用いる場合に問題が
あった。
【０００４】そこで、出力パルス信号の“Ｈ”区間設定
データ及び“Ｌ”区間設定データをデータラッチ回路に
ラッチし、一定周期のクロック信号をカウントし上記両
区間設定データが交互にセットされるプリセッタブルな
カウンタ回路からのリップルキャリー信号をトグルフリ
ップフロップ回路のトリガクロック信号とし、上記トグ
ルフリップフロップ回路からパルス変調された出力パル
ス信号を得るようにして、マイクロプロセッサの内部カ
ウンタを用いて、“Ｈ”区間及び“Ｌ”区間を設定して
いた場合のように、マイクロプロセッサのマシンサイク
ルにてオン、オフデューテイの設定精度が規制されるこ
とがないようにし、マシンサイクルに関係なく“Ｈ”区
間及び“Ｌ”区間を任意に設定することができ、オン、
オフデューテイの設定精度を高くすることができるよう
にしたパルス発生装置が提案されている。
データ及び“Ｌ”区間設定データをデータラッチ回路に
ラッチし、一定周期のクロック信号をカウントし上記両
区間設定データが交互にセットされるプリセッタブルな
カウンタ回路からのリップルキャリー信号をトグルフリ
ップフロップ回路のトリガクロック信号とし、上記トグ
ルフリップフロップ回路からパルス変調された出力パル
ス信号を得るようにして、マイクロプロセッサの内部カ
ウンタを用いて、“Ｈ”区間及び“Ｌ”区間を設定して
いた場合のように、マイクロプロセッサのマシンサイク
ルにてオン、オフデューテイの設定精度が規制されるこ
とがないようにし、マシンサイクルに関係なく“Ｈ”区
間及び“Ｌ”区間を任意に設定することができ、オン、
オフデューテイの設定精度を高くすることができるよう
にしたパルス発生装置が提案されている。
【０００５】
【発明が解決しようとする課題】図１４は従来のブロッ
ク図を示し、マイクロプロセッサＭからの“Ｈ”区間設
定データ及び“Ｌ”区間設定データをＰＷＭ回路Ａに入
力し、上述のオン、オフデューテイを設定しているもの
である。ところで、上述のパルス発生装置においては、
ＰＷＭ回路Ａの出力の１周期以内に新たなデータがマイ
クロプロセッサＭから出力されなければ、次の周期も前
の周期と同じパルス幅のデータが出力される。言い換え
ると、マイクロプロセッサＭのマシンサイクルより小さ
なパルス幅の信号は出力されないということである。
ク図を示し、マイクロプロセッサＭからの“Ｈ”区間設
定データ及び“Ｌ”区間設定データをＰＷＭ回路Ａに入
力し、上述のオン、オフデューテイを設定しているもの
である。ところで、上述のパルス発生装置においては、
ＰＷＭ回路Ａの出力の１周期以内に新たなデータがマイ
クロプロセッサＭから出力されなければ、次の周期も前
の周期と同じパルス幅のデータが出力される。言い換え
ると、マイクロプロセッサＭのマシンサイクルより小さ
なパルス幅の信号は出力されないということである。
【０００６】すなわち、図１５（ａ）はＡパターンを示
し、同図（ｂ）はＢパターンを示し、Ａパターンでは、
１マシンサイクルで、オンオフの時間の割合を４：６、
５：５、６：４というように変化させ、Ｂパターンで
は、４：２、４：３、４：４と変化させるパターンであ
る。図１５（ａ）では、ＰＷＭ回路の出力は１周期毎に
変化する。しかし、（ｂ）に示すＢパターンデータで
は、１マシンサイクルがＰＷＭ出力幅の時間より長いた
め、次のデータが読み飛ばされ、同じＰＷＭ出力幅とな
る。そして、次のパターンデータでパルス幅が変化す
る。
し、同図（ｂ）はＢパターンを示し、Ａパターンでは、
１マシンサイクルで、オンオフの時間の割合を４：６、
５：５、６：４というように変化させ、Ｂパターンで
は、４：２、４：３、４：４と変化させるパターンであ
る。図１５（ａ）では、ＰＷＭ回路の出力は１周期毎に
変化する。しかし、（ｂ）に示すＢパターンデータで
は、１マシンサイクルがＰＷＭ出力幅の時間より長いた
め、次のデータが読み飛ばされ、同じＰＷＭ出力幅とな
る。そして、次のパターンデータでパルス幅が変化す
る。
【０００７】しかし、これでは、１周期毎にパルス幅を
変化させ出力する信号を生成するための条件が、マイク
ロプロセッサの能力（速いマシンサイクルのマイクロプ
ロセッサ）に関わってくる。高速なマイクロプロセッサ
を用いれば上述の問題は解決するが、それでも限界（現
在の高速のマイクロプロセッサでも４０ＭＨｚクロック
前後）がある。また、そのようなマイクロプロセッサは
高価であるので実用的ではない。
変化させ出力する信号を生成するための条件が、マイク
ロプロセッサの能力（速いマシンサイクルのマイクロプ
ロセッサ）に関わってくる。高速なマイクロプロセッサ
を用いれば上述の問題は解決するが、それでも限界（現
在の高速のマイクロプロセッサでも４０ＭＨｚクロック
前後）がある。また、そのようなマイクロプロセッサは
高価であるので実用的ではない。
【０００８】本発明は上述の点に鑑みて提供したもので
あって、高速にパルス幅変化させることが可能なパルス
発生装置を提供することを目的とするものである。
あって、高速にパルス幅変化させることが可能なパルス
発生装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、データラッチ
回路の前に、“Ｈ”区間設定データ及び“Ｌ”区間設定
データをプリセットしてアップあるいはダウンカウント
するプリセッタブルなアップ／ダウンカウンタを設けた
ものである。
回路の前に、“Ｈ”区間設定データ及び“Ｌ”区間設定
データをプリセットしてアップあるいはダウンカウント
するプリセッタブルなアップ／ダウンカウンタを設けた
ものである。
【００１０】
【作 用】而して、アップ／ダウンカウンタをＰＷＭ回
路の入力クロックでアップあるいはダウンカウントする
ことで、該クロックを同じスピードで最高データを切り
換えることを可能とし、マイクロプロセッサのマシンサ
イクルに依存しないようにしている。
路の入力クロックでアップあるいはダウンカウントする
ことで、該クロックを同じスピードで最高データを切り
換えることを可能とし、マイクロプロセッサのマシンサ
イクルに依存しないようにしている。
【００１１】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明のＰＷＭ回路Ａの一実施例を示すも
ので、出力パルス信号の“Ｌ”区間設定データおよび
“Ｈ”区間設定データをプリセットして、クロック信号
ＣＬＫにてアップ或いはダウンカウントするアップ／ダ
ウンカウンタ１１と、アップ／ダウンカウンタ１１から
入力された”Ｌ”区間設定データおよび”Ｈ”区間設定
データをラッチするデータラッチ回路１と、一定周期の
クロックをカウントし上記両区間設定データが交互にセ
ットされるプリセッタブルなカウンタ回路２と、上記カ
ウンタ回路２からのリップルキャリー信号をトリガクロ
ックとするトグルフリップフロップ回路３とで構成さ
れ、両区間設定データをそれぞれ独立に変化させるパル
ス幅制御手段を設けることによりトグルフリップフロッ
プ回路３からパルス幅変調された出力パルス信号を得る
ようにしたものである。
する。図１は本発明のＰＷＭ回路Ａの一実施例を示すも
ので、出力パルス信号の“Ｌ”区間設定データおよび
“Ｈ”区間設定データをプリセットして、クロック信号
ＣＬＫにてアップ或いはダウンカウントするアップ／ダ
ウンカウンタ１１と、アップ／ダウンカウンタ１１から
入力された”Ｌ”区間設定データおよび”Ｈ”区間設定
データをラッチするデータラッチ回路１と、一定周期の
クロックをカウントし上記両区間設定データが交互にセ
ットされるプリセッタブルなカウンタ回路２と、上記カ
ウンタ回路２からのリップルキャリー信号をトリガクロ
ックとするトグルフリップフロップ回路３とで構成さ
れ、両区間設定データをそれぞれ独立に変化させるパル
ス幅制御手段を設けることによりトグルフリップフロッ
プ回路３からパルス幅変調された出力パルス信号を得る
ようにしたものである。
【００１２】実施例にあっては、パルス幅制御手段はマ
イクロプロセッサにて形成されており、マイクロプロセ
ッサから出力される“Ｌ”区間設定データ、“Ｈ”区間
設定データがアップ／ダウンカウンタ１１にプリセット
され、アップ／ダウンカウンタ１１の出力がデータラッ
チ回路１の入力端子ＩＮ1 〜ＩＮ1 2 に入力され、タイ
ミング制御回路４から出力されるタイミング信号によっ
てラッチされるようになっている。
イクロプロセッサにて形成されており、マイクロプロセ
ッサから出力される“Ｌ”区間設定データ、“Ｈ”区間
設定データがアップ／ダウンカウンタ１１にプリセット
され、アップ／ダウンカウンタ１１の出力がデータラッ
チ回路１の入力端子ＩＮ1 〜ＩＮ1 2 に入力され、タイ
ミング制御回路４から出力されるタイミング信号によっ
てラッチされるようになっている。
【００１３】ここに、データラッチ回路１は１次バッフ
ァ１ａと２次バッファ１ｂとで形成され、両バッファ１
ａ，１ｂは、図２および図３に示すようにフリップフロ
ップとＴバッファとで形成されている。１次バッファ１
ａでは、区間データ設定信号ＨＬが入力されているとき
に、入力端子ＩＮ1 〜ＩＮ1 2 を介して入力されるデー
タＤＴ1 〜ＤＴ1 2 をラッチ信号ＬＡＴＣＨA ，ＬＡＴ
ＣＨB によって“Ｌ”区間設定データＤＡ1 〜Ｄ
Ａ1 2 、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 として
ラッチするようになっている。
ァ１ａと２次バッファ１ｂとで形成され、両バッファ１
ａ，１ｂは、図２および図３に示すようにフリップフロ
ップとＴバッファとで形成されている。１次バッファ１
ａでは、区間データ設定信号ＨＬが入力されているとき
に、入力端子ＩＮ1 〜ＩＮ1 2 を介して入力されるデー
タＤＴ1 〜ＤＴ1 2 をラッチ信号ＬＡＴＣＨA ，ＬＡＴ
ＣＨB によって“Ｌ”区間設定データＤＡ1 〜Ｄ
Ａ1 2 、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 として
ラッチするようになっている。
【００１４】また、２次バッファ１ｂでは、ラッチ信号
ＬＴＣＨによって１次バッファ１ａのラッチデータとし
ての区間設定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ
1 2 を取り込んで、イネーブル信号ＥＮA ，ＥＮB によ
って選択された区間設定データＤＡ1 〜ＤＡ1 2 あるい
はＤＢ1 〜ＤＢ1 2 をカウンタ回路２のプリセットデー
タとして出力するようになっている。また、ハーフクロ
ック制御信号ＨＬＥも一旦ラッチして信号ＨＡＬＦとし
て出力するようになっている。
ＬＴＣＨによって１次バッファ１ａのラッチデータとし
ての区間設定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ
1 2 を取り込んで、イネーブル信号ＥＮA ，ＥＮB によ
って選択された区間設定データＤＡ1 〜ＤＡ1 2 あるい
はＤＢ1 〜ＤＢ1 2 をカウンタ回路２のプリセットデー
タとして出力するようになっている。また、ハーフクロ
ック制御信号ＨＬＥも一旦ラッチして信号ＨＡＬＦとし
て出力するようになっている。
【００１５】また、図４に示すように、カウンタ回路２
およびトグルフリップフロップ回路３はカウンタ／出力
回路５として一体化されており、４ビットのプリセッタ
ブルカウンタを３個用いて１２ビットのカウンタ回路２
が形成され、カウンタ回路２のリップルキャリー信号Ｒ
ＣＹ1 がハーフクロック制御回路６を介してトグルフリ
ップフロップ回路３に入力されている。
およびトグルフリップフロップ回路３はカウンタ／出力
回路５として一体化されており、４ビットのプリセッタ
ブルカウンタを３個用いて１２ビットのカウンタ回路２
が形成され、カウンタ回路２のリップルキャリー信号Ｒ
ＣＹ1 がハーフクロック制御回路６を介してトグルフリ
ップフロップ回路３に入力されている。
【００１６】このトグルフリップフロップ回路３出力は
２個のインバータを介して出力パルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮA ，ＥＮB
が出力されるようになっている。ここに、ハーフクロッ
ク制御回路６は、ハーフクロック制御信号ＨＡＬＦが
“Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち上
がりを半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度で“Ｈ”区間、“Ｌ”区間の制
御を可能にしている。
２個のインバータを介して出力パルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮA ，ＥＮB
が出力されるようになっている。ここに、ハーフクロッ
ク制御回路６は、ハーフクロック制御信号ＨＡＬＦが
“Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち上
がりを半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度で“Ｈ”区間、“Ｌ”区間の制
御を可能にしている。
【００１７】また、図５に示すように、タイミング制御
回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨA ，ＬＡ
ＴＣＨB ，ＬＴＣＨを発生するラッチ制御回路４ａと、
図６に示すようなクリア信号ＣＬＥＡＲ，ロード信号Ｌ
ＯＡＤ，ラッチ信号ＬＴＣＨ 1 を発生するカウンタ制御
回路４ｂとで形成されており、マイクロプロセッサから
出力されるクロック信号ＣＬＫ，スタート信号ＳＴＡＲ
Ｔ，区間データセット信号ＨＬに基づいて所定のタイミ
ング信号を出力し、各回路の動作タイミングを制御する
ようになっている。
回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨA ，ＬＡ
ＴＣＨB ，ＬＴＣＨを発生するラッチ制御回路４ａと、
図６に示すようなクリア信号ＣＬＥＡＲ，ロード信号Ｌ
ＯＡＤ，ラッチ信号ＬＴＣＨ 1 を発生するカウンタ制御
回路４ｂとで形成されており、マイクロプロセッサから
出力されるクロック信号ＣＬＫ，スタート信号ＳＴＡＲ
Ｔ，区間データセット信号ＨＬに基づいて所定のタイミ
ング信号を出力し、各回路の動作タイミングを制御する
ようになっている。
【００１８】ところで、実施例では、図１に示すよう
に、出力パルス信号ＯＵＴに基づいて２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 を発生させる２相クロック発生回路
７と、放電灯点灯装置１０のスイッチングを制御する出
力信号として、出力パルス信号ＯＵＴを出力するか、２
相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するかを切り
換え信号ＳＥ／ＨＢにより切り換える出力切換回路８と
が設けられており、シングルエンド型（出力パルス信号
ＯＵＴでスイッチングトランジスタが制御される１石イ
ンバータ方式）あるいはハーフブリッジ型（２相クロッ
ク信号ＯＵＴ1 ，ＯＵＴ2によって直列接続された一対
のスイッチングトランジスタが制御される２石インバー
タ方式）の放電灯点灯装置１０のスイッチング制御信号
が得られるようになっている。
に、出力パルス信号ＯＵＴに基づいて２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 を発生させる２相クロック発生回路
７と、放電灯点灯装置１０のスイッチングを制御する出
力信号として、出力パルス信号ＯＵＴを出力するか、２
相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するかを切り
換え信号ＳＥ／ＨＢにより切り換える出力切換回路８と
が設けられており、シングルエンド型（出力パルス信号
ＯＵＴでスイッチングトランジスタが制御される１石イ
ンバータ方式）あるいはハーフブリッジ型（２相クロッ
ク信号ＯＵＴ1 ，ＯＵＴ2によって直列接続された一対
のスイッチングトランジスタが制御される２石インバー
タ方式）の放電灯点灯装置１０のスイッチング制御信号
が得られるようになっている。
【００１９】ここに、２相クロック発生回路７は、図７
に示すように、クロック信号ＣＬＫをカウントしてノン
オーバラップ区間を設定するプリセッタブルカウンタ回
路７ａと、プリセッタブルカウンタ回路７ａから出力さ
れるリップルキャリー信号ＲＣＹ2 ’に基づいてゲート
回路７ｃを制御するゲート制御回路７ｂとで形成され、
８ビットの設定スイッチで設定されるノンオーバラップ
区間設定データＨＢ1 〜ＨＢ8 に基づいてノンオーバラ
ップ区間が設定された２相クロック信号ＯＵＴ 1 ，ＯＵ
Ｔ2 を出力するようになっている。
に示すように、クロック信号ＣＬＫをカウントしてノン
オーバラップ区間を設定するプリセッタブルカウンタ回
路７ａと、プリセッタブルカウンタ回路７ａから出力さ
れるリップルキャリー信号ＲＣＹ2 ’に基づいてゲート
回路７ｃを制御するゲート制御回路７ｂとで形成され、
８ビットの設定スイッチで設定されるノンオーバラップ
区間設定データＨＢ1 〜ＨＢ8 に基づいてノンオーバラ
ップ区間が設定された２相クロック信号ＯＵＴ 1 ，ＯＵ
Ｔ2 を出力するようになっている。
【００２０】尚、図１２はアップ／ダウンカウンタ１１
の回路図を示し、プリセッタブルな４ビットのカウンタ
を３つ用いて構成している。図１１はブロック図を示
し、アップ／ダウンカウンタ１１にはマイクロプロセッ
サＭから“Ｈ”区間設定データ及び“Ｌ”区間設定デー
タが入力されてプリセットを行う。ここで、マイクロプ
ロセッサＭからのデータは初期値だけでよく、その間は
アップ／ダウンカウンタ１１にて、１周期づつインクレ
メントまたはデイクレメントされた値がＰＷＭ回路Ａの
入力に与えられるようになっている。
の回路図を示し、プリセッタブルな４ビットのカウンタ
を３つ用いて構成している。図１１はブロック図を示
し、アップ／ダウンカウンタ１１にはマイクロプロセッ
サＭから“Ｈ”区間設定データ及び“Ｌ”区間設定デー
タが入力されてプリセットを行う。ここで、マイクロプ
ロセッサＭからのデータは初期値だけでよく、その間は
アップ／ダウンカウンタ１１にて、１周期づつインクレ
メントまたはデイクレメントされた値がＰＷＭ回路Ａの
入力に与えられるようになっている。
【００２１】図１３（ａ）は従来の出力例を示し、同図
（ｂ）は本発明の出力例を示している。従来では、マシ
ンサイクルの１周期毎にマイクロプロセッサＭから
“Ｈ”区間設定データ及び“Ｌ”区間設定データをＰＷ
Ｍ回路Ａに入力していたが、本発明では、（ｂ）に示す
ように、初期値（図示例ではオンオフの時間の割合が
３：３）のデータだけを与えておくことで、図示例では
１づつインクレメントしている。
（ｂ）は本発明の出力例を示している。従来では、マシ
ンサイクルの１周期毎にマイクロプロセッサＭから
“Ｈ”区間設定データ及び“Ｌ”区間設定データをＰＷ
Ｍ回路Ａに入力していたが、本発明では、（ｂ）に示す
ように、初期値（図示例ではオンオフの時間の割合が
３：３）のデータだけを与えておくことで、図示例では
１づつインクレメントしている。
【００２２】次に、パルス発生装置の全体の動作につい
て説明する。図８は本実施例の基本動作を示す波形図で
あり、まず、マイクロプロセッサから出力されるスター
ト信号ＳＴＡＲＴが立ち上がると、システムリセットが
行われる。次に、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 が確定すると、マイクロプロセッサから“Ｌ”区間
設定データがアップ／ダウンカウンタ１１にプリセット
され、マイクロプロセッサから区間データ設定信号ＨＬ
が立ち上がり、ラッチ信号ＬＡＴＣＨA が１パルス出力
されてデータラッチ回路１の１次バッファ１ａに“Ｌ”
区間設定データＤＡ1 〜ＤＡ1 2がラッチされる。
て説明する。図８は本実施例の基本動作を示す波形図で
あり、まず、マイクロプロセッサから出力されるスター
ト信号ＳＴＡＲＴが立ち上がると、システムリセットが
行われる。次に、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 が確定すると、マイクロプロセッサから“Ｌ”区間
設定データがアップ／ダウンカウンタ１１にプリセット
され、マイクロプロセッサから区間データ設定信号ＨＬ
が立ち上がり、ラッチ信号ＬＡＴＣＨA が１パルス出力
されてデータラッチ回路１の１次バッファ１ａに“Ｌ”
区間設定データＤＡ1 〜ＤＡ1 2がラッチされる。
【００２３】次に、“Ｈ”区間設定データＤＢ1 〜ＤＢ
1 2 が確定すると、“Ｈ”区間設定データがアップ／ダ
ウンカウンタ１１にプリセットされ、区間データ設定信
号ＨＬの立ち下がりでラッチ信号ＬＡＴＣＨB が１パル
ス出力されて“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 が
データラッチ回路１の１次バッファ１ａにラッチされ
る。
1 2 が確定すると、“Ｈ”区間設定データがアップ／ダ
ウンカウンタ１１にプリセットされ、区間データ設定信
号ＨＬの立ち下がりでラッチ信号ＬＡＴＣＨB が１パル
ス出力されて“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 が
データラッチ回路１の１次バッファ１ａにラッチされ
る。
【００２４】次に、クリア信号ＣＬＥＡＲが“Ｌ”にな
り、ラッチ信号ＬＴＣＨが１パルス出力され、両区間設
定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ1 2 は２次バ
ッファ１ｂにラッチされる。このとき、イネーブル信号
ＥＮA が“Ｈ”となっているので、２次バッファ１ｂか
ら“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 が読み出さ
れ、カウンタ回路２にプリセットデータをセットするロ
ード信号ＬＯＡＤが出力されたとき、カウンタ回路２に
“Ｌ”区間設定データＤＡ1〜ＤＡ1 2 がセットされ、
クロック信号ＣＬＫのカウントが開始される。
り、ラッチ信号ＬＴＣＨが１パルス出力され、両区間設
定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ1 2 は２次バ
ッファ１ｂにラッチされる。このとき、イネーブル信号
ＥＮA が“Ｈ”となっているので、２次バッファ１ｂか
ら“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 が読み出さ
れ、カウンタ回路２にプリセットデータをセットするロ
ード信号ＬＯＡＤが出力されたとき、カウンタ回路２に
“Ｌ”区間設定データＤＡ1〜ＤＡ1 2 がセットされ、
クロック信号ＣＬＫのカウントが開始される。
【００２５】次に、カウンタ回路２の出力Ｑ1 〜Ｑ1 2
が総て“Ｈ”になると、リップルキャリー信号ＲＣＹ1
が出力され、このリップルキャリー信号ＲＣＹ1 によっ
てイネーブル信号ＥＮB が“Ｈ”になり、同時に出力パ
ルス信号ＯＵＴも“Ｈ”になる。すると、“Ｈ”区間設
定データＤＢ1 〜ＤＢ1 2 がカウンタ回路２にプリセッ
トされ、クロック信号ＣＬＫのカウントを開始し、リッ
プルキャリー信号ＲＣＹ1 が得られると、出力パルス信
号ＯＵＴが“Ｌ”になるとともにイネーブル信号ＥＮA
が“Ｈ”になり、アップ／ダウンカウンタ１１からのク
ロック信号ＣＬＫにてアップ或いはダウンカウントされ
た区間データを受けて上述の動作を繰り返すようになっ
ている。
が総て“Ｈ”になると、リップルキャリー信号ＲＣＹ1
が出力され、このリップルキャリー信号ＲＣＹ1 によっ
てイネーブル信号ＥＮB が“Ｈ”になり、同時に出力パ
ルス信号ＯＵＴも“Ｈ”になる。すると、“Ｈ”区間設
定データＤＢ1 〜ＤＢ1 2 がカウンタ回路２にプリセッ
トされ、クロック信号ＣＬＫのカウントを開始し、リッ
プルキャリー信号ＲＣＹ1 が得られると、出力パルス信
号ＯＵＴが“Ｌ”になるとともにイネーブル信号ＥＮA
が“Ｈ”になり、アップ／ダウンカウンタ１１からのク
ロック信号ＣＬＫにてアップ或いはダウンカウントされ
た区間データを受けて上述の動作を繰り返すようになっ
ている。
【００２６】したがって、両区間設定データＤＡ1 〜Ｄ
Ａ1 2、ＤＢ1 〜ＤＢ1 2 に基づいて出力パルス信号Ｏ
ＵＴの“Ｌ”区間および“Ｈ”区間が任意に（１２ビッ
トの範囲で）設定でき、オン、オフデューティを設定で
きるようになっている。なお、オン、オフデューティを
変更する場合には、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 をセットした後、区間データ設定信号ＨＬを“Ｈ”
にし、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 をセット
した後、区間データ設定信号ＨＬを“Ｌ”にすれば良
い。
Ａ1 2、ＤＢ1 〜ＤＢ1 2 に基づいて出力パルス信号Ｏ
ＵＴの“Ｌ”区間および“Ｈ”区間が任意に（１２ビッ
トの範囲で）設定でき、オン、オフデューティを設定で
きるようになっている。なお、オン、オフデューティを
変更する場合には、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 をセットした後、区間データ設定信号ＨＬを“Ｈ”
にし、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 をセット
した後、区間データ設定信号ＨＬを“Ｌ”にすれば良
い。
【００２７】例えば、図８に示すように、クロック信号
ＣＬＫの周波数を１６ＭＨｚ（周期６２．５ｎｓｅｃ）
とし、“Ｈ”区間を１６１パルス、“Ｌ”区間を１６４
パルスに設定する場合には、“Ｈ”区間設定データＤＢ
1 〜ＤＢ1 2 の８ビット目および６ビット目を”１”に
設定し、“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 の８ビ
ット目、６ビット目、２ビット目、１ビット目を”１”
に設定すれば良いことになる。
ＣＬＫの周波数を１６ＭＨｚ（周期６２．５ｎｓｅｃ）
とし、“Ｈ”区間を１６１パルス、“Ｌ”区間を１６４
パルスに設定する場合には、“Ｈ”区間設定データＤＢ
1 〜ＤＢ1 2 の８ビット目および６ビット目を”１”に
設定し、“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 の８ビ
ット目、６ビット目、２ビット目、１ビット目を”１”
に設定すれば良いことになる。
【００２８】この場合、出力パルス信号ＯＵＴの周期
は、クロック信号ＣＬＫの３２５パルス分となって２
０．２μｓｅｃであり、周波数４９．２ｋＨｚとなる。
また、“Ｌ”区間あるいは“Ｈ”区間の幅を１パルス分
（６２．５ｎｓｅｃ）だけ広くすると、周期はクロック
信号ＣＬＫの３２６パルス分となり、周波数は４９．１
ｋＨｚになる。
は、クロック信号ＣＬＫの３２５パルス分となって２
０．２μｓｅｃであり、周波数４９．２ｋＨｚとなる。
また、“Ｌ”区間あるいは“Ｈ”区間の幅を１パルス分
（６２．５ｎｓｅｃ）だけ広くすると、周期はクロック
信号ＣＬＫの３２６パルス分となり、周波数は４９．１
ｋＨｚになる。
【００２９】したがって、実施例では、出力パルス信号
ＯＵＴの“Ｈ”区間あるいは“Ｌ”区間を６２．５ｎｓ
ｅｃ刻みで設定できるとともに、０．１ｋＨｚ刻みで周
波数を制御できることになり、この設定精度は、従来の
マイクロプロセッサによるソフト的な内部カウンタを用
いたパルス発生装置では到底達成できない設定精度であ
り、放電灯点灯装置のスイッチング制御信号として用い
た場合において、きめ細かな点灯制御が行えることにな
る。なお、カウンタ回路２にてカウントされるクロック
信号ＣＬＫの周波数を高くすれば、設定精度をより高く
できることは言うまでもない。
ＯＵＴの“Ｈ”区間あるいは“Ｌ”区間を６２．５ｎｓ
ｅｃ刻みで設定できるとともに、０．１ｋＨｚ刻みで周
波数を制御できることになり、この設定精度は、従来の
マイクロプロセッサによるソフト的な内部カウンタを用
いたパルス発生装置では到底達成できない設定精度であ
り、放電灯点灯装置のスイッチング制御信号として用い
た場合において、きめ細かな点灯制御が行えることにな
る。なお、カウンタ回路２にてカウントされるクロック
信号ＣＬＫの周波数を高くすれば、設定精度をより高く
できることは言うまでもない。
【００３０】次に、図９に示すハーフクロック制御につ
いて説明する。まず、図４に示すハーフクロック制御回
路６に用いているフリップフロップＦＦ１，ＦＦ３はリ
セットタイプのＤ−フリップフロップであり、Ｒ信号が
Ｈレベルのとき、Ｑ出力はＬレベルである。また、フリ
ップフロップＦＦ２はセットタイプのＤ−フリップフロ
ップであり、Ｓ信号がＨレベルのとき、Ｑ出力はＨレベ
ルである。そして、各々Ｒ信号、Ｓ信号がＬレベルの
時、クロック信号Ｔの立ち上がりでトリガがかかるよう
になっている。
いて説明する。まず、図４に示すハーフクロック制御回
路６に用いているフリップフロップＦＦ１，ＦＦ３はリ
セットタイプのＤ−フリップフロップであり、Ｒ信号が
Ｈレベルのとき、Ｑ出力はＬレベルである。また、フリ
ップフロップＦＦ２はセットタイプのＤ−フリップフロ
ップであり、Ｓ信号がＨレベルのとき、Ｑ出力はＨレベ
ルである。そして、各々Ｒ信号、Ｓ信号がＬレベルの
時、クロック信号Ｔの立ち上がりでトリガがかかるよう
になっている。
【００３１】今、図９に示すように、マイクロプロセッ
サから出力されるハーフクロック制御信号ＨＬＥ（すな
わち、データラッチ回路１から出力される信号ＨＡＬ
Ｆ）が“Ｌ”の場合には、リップルキャリー信号ＲＣＹ
1 はそのままＲＣＹとして、トグルフリップフロップ回
路３のトリガ信号となり、図９（ｂ）に示すように、リ
ップルキャリー信号ＲＣＹの立ち上がりに同期して出力
パルス信号ＯＵＴの反転が行われる。
サから出力されるハーフクロック制御信号ＨＬＥ（すな
わち、データラッチ回路１から出力される信号ＨＡＬ
Ｆ）が“Ｌ”の場合には、リップルキャリー信号ＲＣＹ
1 はそのままＲＣＹとして、トグルフリップフロップ回
路３のトリガ信号となり、図９（ｂ）に示すように、リ
ップルキャリー信号ＲＣＹの立ち上がりに同期して出力
パルス信号ＯＵＴの反転が行われる。
【００３２】一方、ハーフクロック制御信号ＨＬＥが
“Ｈ”になると、図９（ａ）に示すように、リップルキ
ャリー信号ＲＣＹの立ち上がりが半クロックだけ右にシ
フトし、このシフトされたリップルキャリー信号ＲＣＹ
がトグルフリップフロップ回路３のトリガ信号となって
出力パルス信号ＯＵＴの反転動作が行われる。このハー
フクロック制御の動作をもう少し詳述する。すなわち、
信号ＨＬＥがＨレベルになると、ナンドゲートＧ1 の出
力がＬレベルとなり、フリップフロップＦＦ２のＳ入力
をＬレベルとし、フリップフロップＦＦ２のＱ出力はＨ
レベルの状態を維持している。
“Ｈ”になると、図９（ａ）に示すように、リップルキ
ャリー信号ＲＣＹの立ち上がりが半クロックだけ右にシ
フトし、このシフトされたリップルキャリー信号ＲＣＹ
がトグルフリップフロップ回路３のトリガ信号となって
出力パルス信号ＯＵＴの反転動作が行われる。このハー
フクロック制御の動作をもう少し詳述する。すなわち、
信号ＨＬＥがＨレベルになると、ナンドゲートＧ1 の出
力がＬレベルとなり、フリップフロップＦＦ２のＳ入力
をＬレベルとし、フリップフロップＦＦ２のＱ出力はＨ
レベルの状態を維持している。
【００３３】そして、図１０に示すように、クロック信
号ＣＬＫの立ち上がりに同期して、リップルキャリー信
号ＲＣＹ1 が出力され、同時にフリップフロップＦＦ２
のＱ出力はＬレベルとなる。次のクロック信号ＣＬＫの
立ち上がりで、フリップフロップＦＦ１のＱ出力がＨレ
ベルとなり、そのクロックの立ち下がりでフリップフロ
ップＦＦ３のＱ出力がＨレベルとなり、そのため、ノア
ゲートＧ3 の出力はＬレベルとなる。そして、リップル
キャリー信号ＲＣＹが出力される。また、次のクロック
信号ＣＬＫの立ち下がりで、リップルキャリー信号ＲＣ
ＹはＬレベルとなる。
号ＣＬＫの立ち上がりに同期して、リップルキャリー信
号ＲＣＹ1 が出力され、同時にフリップフロップＦＦ２
のＱ出力はＬレベルとなる。次のクロック信号ＣＬＫの
立ち上がりで、フリップフロップＦＦ１のＱ出力がＨレ
ベルとなり、そのクロックの立ち下がりでフリップフロ
ップＦＦ３のＱ出力がＨレベルとなり、そのため、ノア
ゲートＧ3 の出力はＬレベルとなる。そして、リップル
キャリー信号ＲＣＹが出力される。また、次のクロック
信号ＣＬＫの立ち下がりで、リップルキャリー信号ＲＣ
ＹはＬレベルとなる。
【００３４】したがって、ハーフクロック制御信号ＨＬ
Ｅが“Ｈ”の場合、“Ｌ”区間あるいは“Ｈ”区間を、
区間設定データＤＡ1 〜ＤＡ1 2 ，ＤＢ1 〜ＤＢ1 2 に
て設定される図９（ｂ）の場合に比べてクロック信号Ｃ
ＬＫの半クロック分だけ広くでき、クロック信号ＣＬＫ
の周波数を高くすることなく“Ｌ”区間および“Ｈ”区
間の設定精度を倍にすることができる。
Ｅが“Ｈ”の場合、“Ｌ”区間あるいは“Ｈ”区間を、
区間設定データＤＡ1 〜ＤＡ1 2 ，ＤＢ1 〜ＤＢ1 2 に
て設定される図９（ｂ）の場合に比べてクロック信号Ｃ
ＬＫの半クロック分だけ広くでき、クロック信号ＣＬＫ
の周波数を高くすることなく“Ｌ”区間および“Ｈ”区
間の設定精度を倍にすることができる。
【００３５】次に、２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１１に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2 ’に基づいてゲート回路７ｃを制御す
るゲート制御信号が形成され、このゲート制御信号にて
制御されるゲート回路７ｃによって出力パルス信号ＯＵ
Ｔにノンオーバラップ区間を付与した２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 が形成されるようになっている。
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１１に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2 ’に基づいてゲート回路７ｃを制御す
るゲート制御信号が形成され、このゲート制御信号にて
制御されるゲート回路７ｃによって出力パルス信号ＯＵ
Ｔにノンオーバラップ区間を付与した２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 が形成されるようになっている。
【００３６】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力されるようになって
おり、出力切り換え信号ＳＥ／ＨＢが“Ｈ”のとき、出
力パルス信号ＯＵＴが出力され、出力切り換え信号ＳＥ
／ＨＢが“Ｌ”のとき、２相クロック信号ＯＵＴ1 ，Ｏ
ＵＴ2 が出力される。したがって、出力切り換え信号Ｓ
Ｅ／ＨＢを適当に設定することにより、シングルエンド
型あるいはハーフブリッジ型の放電灯点灯装置１０に対
応できるパルス発生装置が得られることになる。
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力されるようになって
おり、出力切り換え信号ＳＥ／ＨＢが“Ｈ”のとき、出
力パルス信号ＯＵＴが出力され、出力切り換え信号ＳＥ
／ＨＢが“Ｌ”のとき、２相クロック信号ＯＵＴ1 ，Ｏ
ＵＴ2 が出力される。したがって、出力切り換え信号Ｓ
Ｅ／ＨＢを適当に設定することにより、シングルエンド
型あるいはハーフブリッジ型の放電灯点灯装置１０に対
応できるパルス発生装置が得られることになる。
【００３７】
【発明の効果】本発明は上述のように、“Ｈ”区間設定
データ及び“Ｌ”区間設定データをプリセットしてアッ
プあるいはダウンカウントするプリセッタブルなアップ
／ダウンカウンタを設けたものであるから、マイクロプ
ロセッサのデータは初期値だけでよく、その間はアップ
／ダウンカウンタを用いることにより、１周期づつイン
クレメントまたはデイクレメントされた値がＰＷＭ回路
の入力に与えられるようになっているので、マイクロプ
ロセッサのマシンサイクルに依存することがなく出力さ
せることが可能となり、高速にパルス幅変化させること
が可能となり、また、マイクロプロセッサにおけるソフ
トウエア量をみても初期値を与えるだけで、あとはアッ
プ／ダウンカウンタで制御されるので、プログラム容量
を減少させることが可能となる効果を奏するものであ
る。
データ及び“Ｌ”区間設定データをプリセットしてアッ
プあるいはダウンカウントするプリセッタブルなアップ
／ダウンカウンタを設けたものであるから、マイクロプ
ロセッサのデータは初期値だけでよく、その間はアップ
／ダウンカウンタを用いることにより、１周期づつイン
クレメントまたはデイクレメントされた値がＰＷＭ回路
の入力に与えられるようになっているので、マイクロプ
ロセッサのマシンサイクルに依存することがなく出力さ
せることが可能となり、高速にパルス幅変化させること
が可能となり、また、マイクロプロセッサにおけるソフ
トウエア量をみても初期値を与えるだけで、あとはアッ
プ／ダウンカウンタで制御されるので、プログラム容量
を減少させることが可能となる効果を奏するものであ
る。
【図１】本発明の実施例の全体のブロック回路図であ
る。
る。
【図２】データラッチ回路の１次バッファの回路図であ
る。
る。
【図３】データラッチ回路の２次バッファの回路図であ
る。
る。
【図４】カウンタ／出力回路の回路図である。
【図５】ラッチ制御回路の回路図である。
【図６】カウンタ制御回路の回路図である。
【図７】２相クロック発生回路の回路図である。
【図８】タイムチャートである。
【図９】ハーフクロック制御を行う場合のタイムチャー
トである。
トである。
【図１０】ハーフクロック制御を行う場合のタイムチャ
ートである。
ートである。
【図１１】全体のブロック図である。
【図１２】アップ／ダウンカウンタの回路図である。
【図１３】動作説明図である。
【図１４】従来例のブロック図である。
【図１５】従来例の動作説明図である。
１ データラッチ回路 ２ カウンタ回路 ３ トグルフリップフロップ回路 １１ アップ／ダウンカウンタ
Claims (1)
- 【請求項１】 出力パルス信号の“Ｈ”区間設定データ
および“Ｌ”区間設定データをラッチするデータラッチ
回路と、一定周期のクロックをカウントし上記両区間設
定データが交互にセットされるプリセッタブルなカウン
タ回路と、上記カウンタ回路からのリップルキャリー信
号をトリガクロックとするトグルフリップフロップ回路
とで構成され、両区間設定データをそれぞれ独立に変化
させるパルス幅制御手段を設けることにより、上記トグ
ルフリップフロップ回路からパルス幅変調された出力パ
ルス信号を得るようにしたパルス発生装置において、上
記データラッチ回路の前に、“Ｈ”区間設定データ及び
“Ｌ”区間設定データをプリセットしてアップあるいは
ダウンカウントするプリセッタブルなアップ／ダウンカ
ウンタを設けたことを特徴とするパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093780A JP2831151B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093780A JP2831151B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04325874A JPH04325874A (ja) | 1992-11-16 |
| JP2831151B2 true JP2831151B2 (ja) | 1998-12-02 |
Family
ID=14091935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093780A Expired - Fee Related JP2831151B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2831151B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI716305B (zh) * | 2020-03-30 | 2021-01-11 | 盛群半導體股份有限公司 | 脈衝訊號產生器 |
-
1991
- 1991-04-24 JP JP3093780A patent/JP2831151B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04325874A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293628A (en) | Data processing system which generates a waveform with improved pulse width resolution | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| JP2831151B2 (ja) | パルス発生装置 | |
| JP2840138B2 (ja) | パルス発生装置 | |
| JP2678115B2 (ja) | タイマ回路 | |
| US6337588B1 (en) | Apparatus and method for doubling the frequency of a clock signal | |
| JP2978270B2 (ja) | パルス発生装置 | |
| JP2527880Y2 (ja) | 点弧制御回路 | |
| JP2978271B2 (ja) | パルス発生装置 | |
| JP2688277B2 (ja) | パルス発生装置 | |
| JP2955117B2 (ja) | パルス発生回路 | |
| JP2998898B2 (ja) | パルス発生装置 | |
| JP2998899B2 (ja) | パルス発生装置 | |
| KR100236083B1 (ko) | 펄스 발생회로 | |
| JP3284317B2 (ja) | パルス幅変調装置 | |
| JPH0130110B2 (ja) | ||
| JP2004252541A (ja) | クロックジッタ発生回路 | |
| JPH0766868B2 (ja) | 放電灯点灯制御装置 | |
| JP3327414B2 (ja) | パルス幅変調回路 | |
| JP2710702B2 (ja) | 放電灯点灯装置 | |
| JP2584277B2 (ja) | モータ制御回路 | |
| JP3325275B2 (ja) | 画像形成装置 | |
| JPH0522094A (ja) | パルス発生装置 | |
| JPH07118395B2 (ja) | 放電灯点灯制御装置 | |
| JPH02241220A (ja) | パルス列発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980908 |
|
| LAPS | Cancellation because of no payment of annual fees |