JP2840138B2 - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JP2840138B2 JP2840138B2 JP3093781A JP9378191A JP2840138B2 JP 2840138 B2 JP2840138 B2 JP 2840138B2 JP 3093781 A JP3093781 A JP 3093781A JP 9378191 A JP9378191 A JP 9378191A JP 2840138 B2 JP2840138 B2 JP 2840138B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- signal
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、放電灯点灯装置を制御
するパルス幅変調された出力パルス信号を得るためのパ
ルス発生装置に関するものである。
するパルス幅変調された出力パルス信号を得るためのパ
ルス発生装置に関するものである。
【０００２】
【従来の技術】従来、放電灯点灯回路を制御するパルス
幅変調された出力パルス信号を得るためのこの種のパル
ス発生装置は、マイクロプロセッサを用いて形成され、
プログラムによってソフト的に形成される内部カウンタ
により所定のオン、オフデューティ（所定の“Ｈ”区
間、“Ｌ”区間）の出力パルス信号を得るようにしてい
た。
幅変調された出力パルス信号を得るためのこの種のパル
ス発生装置は、マイクロプロセッサを用いて形成され、
プログラムによってソフト的に形成される内部カウンタ
により所定のオン、オフデューティ（所定の“Ｈ”区
間、“Ｌ”区間）の出力パルス信号を得るようにしてい
た。
【０００３】しかしながら、このようなパルス発生装置
では、マイクロプロセッサのマシンサイクルによってオ
ン、オフデューテイの設定精度が規制され、一般的にマ
シンサイクルは数μｓｅｃ程度であるので、数μｓｅｃ
以下の精度でオン、オフデューテイを設定することがで
きないという問題があり、放電灯を高周波点灯する放電
灯点灯装置の周波数発生回路として用いる場合に問題が
あった。
では、マイクロプロセッサのマシンサイクルによってオ
ン、オフデューテイの設定精度が規制され、一般的にマ
シンサイクルは数μｓｅｃ程度であるので、数μｓｅｃ
以下の精度でオン、オフデューテイを設定することがで
きないという問題があり、放電灯を高周波点灯する放電
灯点灯装置の周波数発生回路として用いる場合に問題が
あった。
【０００４】そこで、出力パルス信号の“Ｈ”区間設定
データ及び“Ｌ”区間設定データをデータラッチ回路に
ラッチし、一定周期のクロック信号をカウントし上記両
区間設定データが交互にセットされるプリセッタブルな
カウンタ回路からのリップルキャリー信号をトグルフリ
ップフロップ回路のトリガクロック信号とし、上記トグ
ルフリップフロップ回路からパルス変調された出力パル
ス信号を得るようにして、マイクロプロセッサの内部カ
ウンタを用いて、“Ｈ”区間及び“Ｌ”区間を設定して
いた場合のように、マイクロプロセッサのマシンサイク
ルにてオン、オフデューテイの設定精度が規制されるこ
とがないようにし、マシンサイクルに関係なく“Ｈ”区
間及び“Ｌ”区間を任意に設定することができ、オン、
オフデューテイの設定精度を高くすることができるよう
にしたパルス発生装置が提案されている。
データ及び“Ｌ”区間設定データをデータラッチ回路に
ラッチし、一定周期のクロック信号をカウントし上記両
区間設定データが交互にセットされるプリセッタブルな
カウンタ回路からのリップルキャリー信号をトグルフリ
ップフロップ回路のトリガクロック信号とし、上記トグ
ルフリップフロップ回路からパルス変調された出力パル
ス信号を得るようにして、マイクロプロセッサの内部カ
ウンタを用いて、“Ｈ”区間及び“Ｌ”区間を設定して
いた場合のように、マイクロプロセッサのマシンサイク
ルにてオン、オフデューテイの設定精度が規制されるこ
とがないようにし、マシンサイクルに関係なく“Ｈ”区
間及び“Ｌ”区間を任意に設定することができ、オン、
オフデューテイの設定精度を高くすることができるよう
にしたパルス発生装置が提案されている。
【０００５】
【発明が解決しようとする課題】図１３は従来のブロッ
ク図を示し、マイクロプロセッサＭからの“Ｈ”区間設
定データ及び“Ｌ”区間設定データをＰＷＭ回路Ａに入
力し、上述のオン、オフデューテイを設定しているもの
である。ところで、上述のパルス発生装置においては、
ＰＷＭ回路Ａの出力の１周期以内に新たなデータがマイ
クロプロセッサＭから出力されなければ、次の周期も前
の周期と同じパルス幅のデータが出力される。言い換え
ると、マイクロプロセッサＭのマシンサイクルより小さ
なパルス幅の信号は出力されないということである。
ク図を示し、マイクロプロセッサＭからの“Ｈ”区間設
定データ及び“Ｌ”区間設定データをＰＷＭ回路Ａに入
力し、上述のオン、オフデューテイを設定しているもの
である。ところで、上述のパルス発生装置においては、
ＰＷＭ回路Ａの出力の１周期以内に新たなデータがマイ
クロプロセッサＭから出力されなければ、次の周期も前
の周期と同じパルス幅のデータが出力される。言い換え
ると、マイクロプロセッサＭのマシンサイクルより小さ
なパルス幅の信号は出力されないということである。
【０００６】すなわち、図１４（ａ）はＡパターンを示
し、同図（ｂ）はＢパターンを示し、Ａパターンでは、
１マシンサイクルで、オンオフの時間の割合を４：６、
５：５、６：４というように変化させ、Ｂパターンで
は、４：２、４：３、４：４と変化させるパターンであ
る。図１４（ａ）では、ＰＷＭ回路の出力は１周期毎に
変化する。しかし、（ｂ）に示すＢパターンデータで
は、１マシンサイクルがＰＷＭ出力幅の時間より長いた
め、次のデータが読み飛ばされ、同じＰＷＭ出力幅とな
る。そして、次のパターンデータでパルス幅が変化す
る。
し、同図（ｂ）はＢパターンを示し、Ａパターンでは、
１マシンサイクルで、オンオフの時間の割合を４：６、
５：５、６：４というように変化させ、Ｂパターンで
は、４：２、４：３、４：４と変化させるパターンであ
る。図１４（ａ）では、ＰＷＭ回路の出力は１周期毎に
変化する。しかし、（ｂ）に示すＢパターンデータで
は、１マシンサイクルがＰＷＭ出力幅の時間より長いた
め、次のデータが読み飛ばされ、同じＰＷＭ出力幅とな
る。そして、次のパターンデータでパルス幅が変化す
る。
【０００７】しかし、これでは、１周期毎にパルス幅を
変化させ出力する信号を生成するための条件が、マイク
ロプロセッサの能力（速いマシンサイクルのマイクロプ
ロセッサ）に関わってくる。高速なマイクロプロセッサ
を用いれば上述の問題は解決するが、それでも限界（現
在の高速のマイクロプロセッサでも４０ＭＨｚクロック
前後）がある。また、そのようなマイクロプロセッサは
高価であるので実用的ではない。
変化させ出力する信号を生成するための条件が、マイク
ロプロセッサの能力（速いマシンサイクルのマイクロプ
ロセッサ）に関わってくる。高速なマイクロプロセッサ
を用いれば上述の問題は解決するが、それでも限界（現
在の高速のマイクロプロセッサでも４０ＭＨｚクロック
前後）がある。また、そのようなマイクロプロセッサは
高価であるので実用的ではない。
【０００８】本発明は上述の点に鑑みて提供したもので
あって、高速にパルス幅変化させることが可能なパルス
発生装置を提供することを目的とするものである。
あって、高速にパルス幅変化させることが可能なパルス
発生装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】請求項１の発明は、カウ
ンタ回路を、外部から入力されたパルスチェンジ信号の
ハイ／ローに応じて、ＩＮＣ／ＤＥＣ信号の立ち上がり
／立ち下がり時にそれぞれ“Ｈ”区間設定データのオン
パルス幅を１ビット分インクレメント／デイクレメント
するインクレメント／デイクレメント機能を有するアッ
プ／ダウンカウンタで構成し、カウンタ回路に一方の区
間設定データがプリセットされると、カウンタ回路はプ
リセット値からクロックのカウントを開始し、リップル
キャリー信号を出力するとカウンタ回路に他方の区間設
定データがプリセットされることを特徴とする。また、
請求項２の発明は、出力パルス信号の“Ｈ”区間設定デ
ータおよび“Ｌ”区間設定データを保持するデータ設定
回路を、“Ｈ”または“Ｌ”区間設定データがプリセッ
トされるアップ／ダウンカウンタよりなる１次データ設
定回路と、１次データ設定回路のデータをラッチする２
次データ設定回路とで構成したものである。
ンタ回路を、外部から入力されたパルスチェンジ信号の
ハイ／ローに応じて、ＩＮＣ／ＤＥＣ信号の立ち上がり
／立ち下がり時にそれぞれ“Ｈ”区間設定データのオン
パルス幅を１ビット分インクレメント／デイクレメント
するインクレメント／デイクレメント機能を有するアッ
プ／ダウンカウンタで構成し、カウンタ回路に一方の区
間設定データがプリセットされると、カウンタ回路はプ
リセット値からクロックのカウントを開始し、リップル
キャリー信号を出力するとカウンタ回路に他方の区間設
定データがプリセットされることを特徴とする。また、
請求項２の発明は、出力パルス信号の“Ｈ”区間設定デ
ータおよび“Ｌ”区間設定データを保持するデータ設定
回路を、“Ｈ”または“Ｌ”区間設定データがプリセッ
トされるアップ／ダウンカウンタよりなる１次データ設
定回路と、１次データ設定回路のデータをラッチする２
次データ設定回路とで構成したものである。
【００１０】
【作 用】而して、アップ／ダウンカウンタをＰＷＭ回
路の入力クロックでアップあるいはダウンカウントする
ことで、ＰＷＭ回路のパルス幅を、システムクロックの
スピードで±１パルス幅分増減させることを可能とし、
マイクロプロセッサのマシンサイクルに依存することな
く、高速にパルスを変化させるようにしている。
路の入力クロックでアップあるいはダウンカウントする
ことで、ＰＷＭ回路のパルス幅を、システムクロックの
スピードで±１パルス幅分増減させることを可能とし、
マイクロプロセッサのマシンサイクルに依存することな
く、高速にパルスを変化させるようにしている。
【００１１】また、パルス幅制御手段からの設定データ
を、１次データ設定回路を構成するアップ／ダウンカウ
ンタに取り込むことにより、設定データの信号は初期値
を設定して入力するだけで、あとは、プリセッタブルな
カウンタ回路の入力信号を自動的にインクレメント、或
いはデイクレメントして、最終的にＰＷＭ出力幅を可変
させることができるようにしている。
を、１次データ設定回路を構成するアップ／ダウンカウ
ンタに取り込むことにより、設定データの信号は初期値
を設定して入力するだけで、あとは、プリセッタブルな
カウンタ回路の入力信号を自動的にインクレメント、或
いはデイクレメントして、最終的にＰＷＭ出力幅を可変
させることができるようにしている。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明のＰＷＭ回路Ａの一実施例を示すも
ので、出力パルス信号の“Ｌ”区間設定データおよび
“Ｈ”区間設定データをラッチするデータラッチ回路１
と、一定周期のクロックをカウントし上記両区間設定デ
ータが交互にセットされるプリセッタブルなカウンタ回
路２と、上記カウンタ回路２からのリップルキャリー信
号をトリガクロックとするトグルフリップフロップ回路
３とで構成され、両区間設定データをそれぞれ独立に変
化させるパルス幅制御手段を設けることによりトグルフ
リップフロップ回路３からパルス幅変調された出力パル
ス信号を得るようにしたものである。
する。図１は本発明のＰＷＭ回路Ａの一実施例を示すも
ので、出力パルス信号の“Ｌ”区間設定データおよび
“Ｈ”区間設定データをラッチするデータラッチ回路１
と、一定周期のクロックをカウントし上記両区間設定デ
ータが交互にセットされるプリセッタブルなカウンタ回
路２と、上記カウンタ回路２からのリップルキャリー信
号をトリガクロックとするトグルフリップフロップ回路
３とで構成され、両区間設定データをそれぞれ独立に変
化させるパルス幅制御手段を設けることによりトグルフ
リップフロップ回路３からパルス幅変調された出力パル
ス信号を得るようにしたものである。
【００１３】実施例にあっては、パルス幅制御手段はマ
イクロプロセッサにて形成されており、マイクロプロセ
ッサから出力される“Ｌ”区間設定データ、“Ｈ”区間
設定データがデータラッチ回路１の入力端子ＩＮ1 〜Ｉ
Ｎ1 2 に入力され、タイミング制御回路４から出力され
るタイミング信号によってラッチされるようになってい
る。
イクロプロセッサにて形成されており、マイクロプロセ
ッサから出力される“Ｌ”区間設定データ、“Ｈ”区間
設定データがデータラッチ回路１の入力端子ＩＮ1 〜Ｉ
Ｎ1 2 に入力され、タイミング制御回路４から出力され
るタイミング信号によってラッチされるようになってい
る。
【００１４】ここに、データ設定回路たるデータラッチ
回路１は１次バッファ１ａと２次バッファ１ｂとで形成
され、両バッファ１ａ，１ｂは、図２および図３に示す
ようにフリップフロップとＴバッファ（スリーステート
バッファ）ＴＢＵＦとで形成されている。１次バッファ
１ａでは、区間データ設定信号ＨＬが入力されていると
きに、入力端子ＩＮ１〜ＩＮ１２を介して入力されるデ
ータＤＴ１〜ＤＴ１２をラッチ信号ＬＡＴＣＨＡ，ＬＡ
ＴＣＨＢによって“Ｌ”区間設定データＤＡ１〜ＤＡ
１２、“Ｈ”区間設定データＤＢ１〜ＤＢ１２としてラ
ッチするようになっている。
回路１は１次バッファ１ａと２次バッファ１ｂとで形成
され、両バッファ１ａ，１ｂは、図２および図３に示す
ようにフリップフロップとＴバッファ（スリーステート
バッファ）ＴＢＵＦとで形成されている。１次バッファ
１ａでは、区間データ設定信号ＨＬが入力されていると
きに、入力端子ＩＮ１〜ＩＮ１２を介して入力されるデ
ータＤＴ１〜ＤＴ１２をラッチ信号ＬＡＴＣＨＡ，ＬＡ
ＴＣＨＢによって“Ｌ”区間設定データＤＡ１〜ＤＡ
１２、“Ｈ”区間設定データＤＢ１〜ＤＢ１２としてラ
ッチするようになっている。
【００１５】また、２次バッファ１ｂでは、ラッチ信号
ＬＴＣＨによって１次バッファ１ａのラッチデータとし
ての区間設定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ
1 2 を取り込んで、イネーブル信号ＥＮA ，ＥＮB によ
って選択された区間設定データＤＡ1 〜ＤＡ1 2 あるい
はＤＢ1 〜ＤＢ1 2 をカウンタ回路２のプリセットデー
タとして出力するようになっている。また、ハーフクロ
ック制御信号ＨＬＥも一旦ラッチして信号ＨＡＬＦとし
て出力するようになっている。
ＬＴＣＨによって１次バッファ１ａのラッチデータとし
ての区間設定データＤＡ1 〜ＤＡ1 2 、ＤＢ1 〜ＤＢ
1 2 を取り込んで、イネーブル信号ＥＮA ，ＥＮB によ
って選択された区間設定データＤＡ1 〜ＤＡ1 2 あるい
はＤＢ1 〜ＤＢ1 2 をカウンタ回路２のプリセットデー
タとして出力するようになっている。また、ハーフクロ
ック制御信号ＨＬＥも一旦ラッチして信号ＨＡＬＦとし
て出力するようになっている。
【００１６】また、図４に示すように、カウンタ回路２
およびトグルフリップフロップ回路３はカウンタ／出力
回路５として一体化されており、１ビット、インクレメ
ント／デイクレメントの機能を有する４ビットのプリセ
ッタブルカウンタを３個用いて１２ビットのカウンタ回
路２が形成され、カウンタ回路２のリップルキャリー信
号ＲＣＹ1 がハーフクロック制御回路６を介してトグル
フリップフロップ回路３に入力されている。
およびトグルフリップフロップ回路３はカウンタ／出力
回路５として一体化されており、１ビット、インクレメ
ント／デイクレメントの機能を有する４ビットのプリセ
ッタブルカウンタを３個用いて１２ビットのカウンタ回
路２が形成され、カウンタ回路２のリップルキャリー信
号ＲＣＹ1 がハーフクロック制御回路６を介してトグル
フリップフロップ回路３に入力されている。
【００１７】このトグルフリップフロップ回路３出力は
２個のインバータを介して出力パルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮA ，ＥＮB
が出力されるようになっている。ここに、ハーフクロッ
ク制御回路６は、ハーフクロック制御信号ＨＡＬＦが
“Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち上
がりを半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度で“Ｈ”区間、“Ｌ”区間の制
御を可能にしている。
２個のインバータを介して出力パルス信号ＯＵＴとして
出力され、同時に、所定のプリセットデータをデータラ
ッチ回路１から読み出すイネーブル信号ＥＮA ，ＥＮB
が出力されるようになっている。ここに、ハーフクロッ
ク制御回路６は、ハーフクロック制御信号ＨＡＬＦが
“Ｈ”のときに、リップルキャリー信号ＲＣＹの立ち上
がりを半クロックだけ右にシフトさせ、クロック信号Ｃ
ＬＫの半クロックの精度で“Ｈ”区間、“Ｌ”区間の制
御を可能にしている。
【００１８】また、図５に示すように、タイミング制御
回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨA ，ＬＡ
ＴＣＨB ，ＬＴＣＨを発生するラッチ制御回路４ａと、
図６に示すようなクリア信号ＣＬＥＡＲ，ロード信号Ｌ
ＯＡＤ，ラッチ信号ＬＴＣＨ 1 を発生するカウンタ制御
回路４ｂとで形成されており、マイクロプロセッサから
出力されるクロック信号ＣＬＫ，スタート信号ＳＴＡＲ
Ｔ，区間データセット信号ＨＬに基づいて所定のタイミ
ング信号を出力し、各回路の動作タイミングを制御する
ようになっている。
回路４は、ラッチ信号ＬＡＴＣＨ，ＬＡＴＣＨA ，ＬＡ
ＴＣＨB ，ＬＴＣＨを発生するラッチ制御回路４ａと、
図６に示すようなクリア信号ＣＬＥＡＲ，ロード信号Ｌ
ＯＡＤ，ラッチ信号ＬＴＣＨ 1 を発生するカウンタ制御
回路４ｂとで形成されており、マイクロプロセッサから
出力されるクロック信号ＣＬＫ，スタート信号ＳＴＡＲ
Ｔ，区間データセット信号ＨＬに基づいて所定のタイミ
ング信号を出力し、各回路の動作タイミングを制御する
ようになっている。
【００１９】ところで、実施例では、図１に示すよう
に、出力パルス信号ＯＵＴに基づいて２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 を発生させる２相クロック発生回路
７と、放電灯点灯装置１０のスイッチングを制御する出
力信号として、出力パルス信号ＯＵＴを出力するか、２
相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するかを切り
換え信号ＳＥ／ＨＢにより切り換える出力切換回路８と
が設けられており、シングルエンド型（出力パルス信号
ＯＵＴでスイッチングトランジスタが制御される１石イ
ンバータ方式）あるいはハーフブリッジ型（２相クロッ
ク信号ＯＵＴ1 ，ＯＵＴ2によって直列接続された一対
のスイッチングトランジスタが制御される２石インバー
タ方式）の放電灯点灯装置１０のスイッチング制御信号
が得られるようになっている。
に、出力パルス信号ＯＵＴに基づいて２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 を発生させる２相クロック発生回路
７と、放電灯点灯装置１０のスイッチングを制御する出
力信号として、出力パルス信号ＯＵＴを出力するか、２
相クロック信号ＯＵＴ1 ，ＯＵＴ2 を出力するかを切り
換え信号ＳＥ／ＨＢにより切り換える出力切換回路８と
が設けられており、シングルエンド型（出力パルス信号
ＯＵＴでスイッチングトランジスタが制御される１石イ
ンバータ方式）あるいはハーフブリッジ型（２相クロッ
ク信号ＯＵＴ1 ，ＯＵＴ2によって直列接続された一対
のスイッチングトランジスタが制御される２石インバー
タ方式）の放電灯点灯装置１０のスイッチング制御信号
が得られるようになっている。
【００２０】ここに、２相クロック発生回路７は、図７
に示すように、クロック信号ＣＬＫをカウントしてノン
オーバラップ区間を設定するプリセッタブルカウンタ回
路７ａと、プリセッタブルカウンタ回路７ａから出力さ
れるリップルキャリー信号ＲＣＹ2 ’に基づいてゲート
回路７ｃを制御するゲート制御回路７ｂとで形成され、
８ビットの設定スイッチで設定されるノンオーバラップ
区間設定データＨＢ1 〜ＨＢ8 に基づいてノンオーバラ
ップ区間が設定された２相クロック信号ＯＵＴ 1 ，ＯＵ
Ｔ2 を出力するようになっている。
に示すように、クロック信号ＣＬＫをカウントしてノン
オーバラップ区間を設定するプリセッタブルカウンタ回
路７ａと、プリセッタブルカウンタ回路７ａから出力さ
れるリップルキャリー信号ＲＣＹ2 ’に基づいてゲート
回路７ｃを制御するゲート制御回路７ｂとで形成され、
８ビットの設定スイッチで設定されるノンオーバラップ
区間設定データＨＢ1 〜ＨＢ8 に基づいてノンオーバラ
ップ区間が設定された２相クロック信号ＯＵＴ 1 ，ＯＵ
Ｔ2 を出力するようになっている。
【００２１】次に、パルス発生装置の全体の動作につい
て説明する。図８は本実施例の基本動作を示す波形図で
あり、まず、マイクロプロセッサから出力されるスター
ト信号ＳＴＡＲＴが立ち上がると、システムリセットが
行われる。次に、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 が確定すると、マイクロプロセッサから区間データ
設定信号ＨＬが立ち上がり、ラッチ信号ＬＡＴＣＨA が
１パルス出力されてデータラッチ回路１の１次バッファ
１ａに“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 がラッチ
される。
て説明する。図８は本実施例の基本動作を示す波形図で
あり、まず、マイクロプロセッサから出力されるスター
ト信号ＳＴＡＲＴが立ち上がると、システムリセットが
行われる。次に、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 が確定すると、マイクロプロセッサから区間データ
設定信号ＨＬが立ち上がり、ラッチ信号ＬＡＴＣＨA が
１パルス出力されてデータラッチ回路１の１次バッファ
１ａに“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 がラッチ
される。
【００２２】次に、“Ｈ”区間設定データＤＢ1 〜ＤＢ
1 2 が確定すると、区間データ設定信号ＨＬの立ち下が
りでラッチ信号ＬＡＴＣＨB が１パルス出力されて
“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 がデータラッチ
回路１の１次バッファ１ａにラッチされる。次に、クリ
ア信号ＣＬＥＡＲが“Ｌ”になり、ラッチ信号ＬＴＣＨ
が１パルス出力され、両区間設定データＤＡ1 〜ＤＡ
1 2 、ＤＢ1 〜ＤＢ1 2 は２次バッファ１ｂにラッチさ
れる。このとき、イネーブル信号ＥＮA が“Ｈ”となっ
ているので、２次バッファ１ｂから“Ｌ”区間設定デー
タＤＡ1 〜ＤＡ1 2 が読み出され、カウンタ回路２にプ
リセットデータをセットするロード信号ＬＯＡＤが出力
されたとき、カウンタ回路２に“Ｌ”区間設定データＤ
Ａ1 〜ＤＡ1 2 がセットされ、クロック信号ＣＬＫのカ
ウントが開始される。
1 2 が確定すると、区間データ設定信号ＨＬの立ち下が
りでラッチ信号ＬＡＴＣＨB が１パルス出力されて
“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 がデータラッチ
回路１の１次バッファ１ａにラッチされる。次に、クリ
ア信号ＣＬＥＡＲが“Ｌ”になり、ラッチ信号ＬＴＣＨ
が１パルス出力され、両区間設定データＤＡ1 〜ＤＡ
1 2 、ＤＢ1 〜ＤＢ1 2 は２次バッファ１ｂにラッチさ
れる。このとき、イネーブル信号ＥＮA が“Ｈ”となっ
ているので、２次バッファ１ｂから“Ｌ”区間設定デー
タＤＡ1 〜ＤＡ1 2 が読み出され、カウンタ回路２にプ
リセットデータをセットするロード信号ＬＯＡＤが出力
されたとき、カウンタ回路２に“Ｌ”区間設定データＤ
Ａ1 〜ＤＡ1 2 がセットされ、クロック信号ＣＬＫのカ
ウントが開始される。
【００２３】ここで、カウンタ回路２にはアップ／ダウ
ンカウンタを用いており、本実施例では以下のように動
作する。すなわち、図１１において、図１１（ａ）に示
すように、パルスチェンジ信号（ロード信号ＬＯＡＤ）
がＬレベル（ローアクテイブ）になった時、同図（ｃ）
に示すように、ＩＮＣ／ＤＩＣ信号がＨレベルになれ
ば、同図（ｄ）に示すように、オンパルス幅を１ビット
分インクレメントし、それまで３パルスだったものが４
パルスになる。
ンカウンタを用いており、本実施例では以下のように動
作する。すなわち、図１１において、図１１（ａ）に示
すように、パルスチェンジ信号（ロード信号ＬＯＡＤ）
がＬレベル（ローアクテイブ）になった時、同図（ｃ）
に示すように、ＩＮＣ／ＤＩＣ信号がＨレベルになれ
ば、同図（ｄ）に示すように、オンパルス幅を１ビット
分インクレメントし、それまで３パルスだったものが４
パルスになる。
【００２４】また、図１１（ｅ）に示すように、ＩＮＣ
／ＤＩＣ信号がＬレベルになれば、パルス幅を１ビット
分デイクレメントし、それまで３パルスだったオン幅を
２パルスにデイクレメントする。通常はこのように、パ
ルスをオン幅、オフ幅各々のデータをカウントすること
により、出力されるが、外部入力信号として、パルス幅
を変化させたい時、図１１に示すような信号入力に対し
て、出力パルス幅を変化させることが可能となる。
／ＤＩＣ信号がＬレベルになれば、パルス幅を１ビット
分デイクレメントし、それまで３パルスだったオン幅を
２パルスにデイクレメントする。通常はこのように、パ
ルスをオン幅、オフ幅各々のデータをカウントすること
により、出力されるが、外部入力信号として、パルス幅
を変化させたい時、図１１に示すような信号入力に対し
て、出力パルス幅を変化させることが可能となる。
【００２５】次に、カウンタ回路２において、パルスチ
ェンジ信号（Ｈレベルの時）を与えない通常の動作につ
いて説明する。すなわち、カウンタ回路２の出力Ｑ1 〜
Ｑ1 2 が総て“Ｈ”になると、リップルキャリー信号Ｒ
ＣＹ1 が出力され、このリップルキャリー信号ＲＣＹ1
によってイネーブル信号ＥＮB が“Ｈ”になり、同時に
出力パルス信号ＯＵＴも“Ｈ”になる。すると、“Ｈ”
区間設定データＤＢ1 〜ＤＢ1 2 がカウンタ回路２にプ
リセットされ、クロック信号ＣＬＫのカウントを開始
し、リップルキャリー信号ＲＣＹ1 が得られると、出力
パルス信号ＯＵＴが“Ｌ”になるとともにイネーブル信
号ＥＮA が“Ｈ”になり、上述の動作を繰り返すように
なっている。
ェンジ信号（Ｈレベルの時）を与えない通常の動作につ
いて説明する。すなわち、カウンタ回路２の出力Ｑ1 〜
Ｑ1 2 が総て“Ｈ”になると、リップルキャリー信号Ｒ
ＣＹ1 が出力され、このリップルキャリー信号ＲＣＹ1
によってイネーブル信号ＥＮB が“Ｈ”になり、同時に
出力パルス信号ＯＵＴも“Ｈ”になる。すると、“Ｈ”
区間設定データＤＢ1 〜ＤＢ1 2 がカウンタ回路２にプ
リセットされ、クロック信号ＣＬＫのカウントを開始
し、リップルキャリー信号ＲＣＹ1 が得られると、出力
パルス信号ＯＵＴが“Ｌ”になるとともにイネーブル信
号ＥＮA が“Ｈ”になり、上述の動作を繰り返すように
なっている。
【００２６】したがって、両区間設定データＤＡ1 〜Ｄ
Ａ1 2、ＤＢ1 〜ＤＢ1 2 に基づいて出力パルス信号Ｏ
ＵＴの“Ｌ”区間および“Ｈ”区間が任意に（１２ビッ
トの範囲で）設定でき、オン、オフデューティを設定で
きるようになっている。なお、オン、オフデューティを
変更する場合には、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 をセットした後、区間データ設定信号ＨＬを“Ｈ”
にし、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 をセット
した後、区間データ設定信号ＨＬを“Ｌ”にすれば良
い。
Ａ1 2、ＤＢ1 〜ＤＢ1 2 に基づいて出力パルス信号Ｏ
ＵＴの“Ｌ”区間および“Ｈ”区間が任意に（１２ビッ
トの範囲で）設定でき、オン、オフデューティを設定で
きるようになっている。なお、オン、オフデューティを
変更する場合には、“Ｌ”区間設定データＤＡ1 〜ＤＡ
1 2 をセットした後、区間データ設定信号ＨＬを“Ｈ”
にし、“Ｈ”区間設定データＤＢ1 〜ＤＢ1 2 をセット
した後、区間データ設定信号ＨＬを“Ｌ”にすれば良
い。
【００２７】例えば、図８に示すように、クロック信号
ＣＬＫの周波数を１６ＭＨｚ（周期６２．５ｎｓｅｃ）
とし、“Ｈ”区間を１６１パルス、“Ｌ”区間を１６４
パルスに設定する場合には、“Ｈ”区間設定データＤＢ
1 〜ＤＢ1 2 の８ビット目および６ビット目を”１”に
設定し、“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 の８ビ
ット目、６ビット目、２ビット目、１ビット目を”１”
に設定すれば良いことになる。
ＣＬＫの周波数を１６ＭＨｚ（周期６２．５ｎｓｅｃ）
とし、“Ｈ”区間を１６１パルス、“Ｌ”区間を１６４
パルスに設定する場合には、“Ｈ”区間設定データＤＢ
1 〜ＤＢ1 2 の８ビット目および６ビット目を”１”に
設定し、“Ｌ”区間設定データＤＡ1 〜ＤＡ1 2 の８ビ
ット目、６ビット目、２ビット目、１ビット目を”１”
に設定すれば良いことになる。
【００２８】この場合、出力パルス信号ＯＵＴの周期
は、クロック信号ＣＬＫの３２５パルス分となって２
０．２μｓｅｃであり、周波数４９．２ｋＨｚとなる。
また、“Ｌ”区間あるいは“Ｈ”区間の幅を１パルス分
（６２．５ｎｓｅｃ）だけ広くすると、周期はクロック
信号ＣＬＫの３２６パルス分となり、周波数は４９．１
ｋＨｚになる。
は、クロック信号ＣＬＫの３２５パルス分となって２
０．２μｓｅｃであり、周波数４９．２ｋＨｚとなる。
また、“Ｌ”区間あるいは“Ｈ”区間の幅を１パルス分
（６２．５ｎｓｅｃ）だけ広くすると、周期はクロック
信号ＣＬＫの３２６パルス分となり、周波数は４９．１
ｋＨｚになる。
【００２９】したがって、実施例では、出力パルス信号
ＯＵＴの“Ｈ”区間あるいは“Ｌ”区間を６２．５ｎｓ
ｅｃ刻みで設定できるとともに、０．１ｋＨｚ刻みで周
波数を制御できることになり、この設定精度は、従来の
マイクロプロセッサによるソフト的な内部カウンタを用
いたパルス発生装置では到底達成できない設定精度であ
り、放電灯点灯装置のスイッチング制御信号として用い
た場合において、きめ細かな点灯制御が行えることにな
る。なお、カウンタ回路２にてカウントされるクロック
信号ＣＬＫの周波数を高くすれば、設定精度をより高く
できることは言うまでもない。
ＯＵＴの“Ｈ”区間あるいは“Ｌ”区間を６２．５ｎｓ
ｅｃ刻みで設定できるとともに、０．１ｋＨｚ刻みで周
波数を制御できることになり、この設定精度は、従来の
マイクロプロセッサによるソフト的な内部カウンタを用
いたパルス発生装置では到底達成できない設定精度であ
り、放電灯点灯装置のスイッチング制御信号として用い
た場合において、きめ細かな点灯制御が行えることにな
る。なお、カウンタ回路２にてカウントされるクロック
信号ＣＬＫの周波数を高くすれば、設定精度をより高く
できることは言うまでもない。
【００３０】次に、図９に示すハーフクロック制御につ
いて説明する。まず、図４に示すハーフクロック制御回
路６に用いているフリップフロップＦＦ１，ＦＦ３はリ
セットタイプのＤ−フリップフロップであり、Ｒ信号が
Ｈレベルのとき、Ｑ出力はＬレベルである。また、フリ
ップフロップＦＦ２はセットタイプのＤ−フリップフロ
ップであり、Ｓ信号がＨレベルのとき、Ｑ出力はＨレベ
ルである。そして、各々Ｒ信号、Ｓ信号がＬレベルの
時、クロック信号Ｔの立ち上がりでトリガがかかるよう
になっている。
いて説明する。まず、図４に示すハーフクロック制御回
路６に用いているフリップフロップＦＦ１，ＦＦ３はリ
セットタイプのＤ−フリップフロップであり、Ｒ信号が
Ｈレベルのとき、Ｑ出力はＬレベルである。また、フリ
ップフロップＦＦ２はセットタイプのＤ−フリップフロ
ップであり、Ｓ信号がＨレベルのとき、Ｑ出力はＨレベ
ルである。そして、各々Ｒ信号、Ｓ信号がＬレベルの
時、クロック信号Ｔの立ち上がりでトリガがかかるよう
になっている。
【００３１】今、図９に示すように、マイクロプロセッ
サから出力されるハーフクロック制御信号ＨＬＥ（すな
わち、データラッチ回路１から出力される信号ＨＡＬ
Ｆ）が“Ｌ”の場合には、リップルキャリー信号ＲＣＹ
1 はそのままＲＣＹとして、トグルフリップフロップ回
路３のトリガ信号となり、図９（ｂ）に示すように、リ
ップルキャリー信号ＲＣＹの立ち上がりに同期して出力
パルス信号ＯＵＴの反転が行われる。
サから出力されるハーフクロック制御信号ＨＬＥ（すな
わち、データラッチ回路１から出力される信号ＨＡＬ
Ｆ）が“Ｌ”の場合には、リップルキャリー信号ＲＣＹ
1 はそのままＲＣＹとして、トグルフリップフロップ回
路３のトリガ信号となり、図９（ｂ）に示すように、リ
ップルキャリー信号ＲＣＹの立ち上がりに同期して出力
パルス信号ＯＵＴの反転が行われる。
【００３２】一方、ハーフクロック制御信号ＨＬＥが
“Ｈ”になると、図９（ａ）に示すように、リップルキ
ャリー信号ＲＣＹの立ち上がりが半クロックだけ右にシ
フトし、このシフトされたリップルキャリー信号ＲＣＹ
がトグルフリップフロップ回路３のトリガ信号となって
出力パルス信号ＯＵＴの反転動作が行われる。このハー
フクロック制御の動作をもう少し詳述する。すなわち、
信号ＨＬＥがＨレベルになると、ナンドゲートＧ1 の出
力がＬレベルとなり、フリップフロップＦＦ２のＳ入力
をＬレベルとし、フリップフロップＦＦ２のＱ出力はＨ
レベルの状態を維持している。
“Ｈ”になると、図９（ａ）に示すように、リップルキ
ャリー信号ＲＣＹの立ち上がりが半クロックだけ右にシ
フトし、このシフトされたリップルキャリー信号ＲＣＹ
がトグルフリップフロップ回路３のトリガ信号となって
出力パルス信号ＯＵＴの反転動作が行われる。このハー
フクロック制御の動作をもう少し詳述する。すなわち、
信号ＨＬＥがＨレベルになると、ナンドゲートＧ1 の出
力がＬレベルとなり、フリップフロップＦＦ２のＳ入力
をＬレベルとし、フリップフロップＦＦ２のＱ出力はＨ
レベルの状態を維持している。
【００３３】そして、図１０に示すように、クロック信
号ＣＬＫの立ち上がりに同期して、リップルキャリー信
号ＲＣＹ1 が出力され、同時にフリップフロップＦＦ２
のＱ出力はＬレベルとなる。次のクロック信号ＣＬＫの
立ち上がりで、フリップフロップＦＦ１のＱ出力がＨレ
ベルとなり、そのクロックの立ち下がりでフリップフロ
ップＦＦ３のＱ出力がＨレベルとなり、そのため、ノア
ゲートＧ3 の出力はＬレベルとなる。そして、リップル
キャリー信号ＲＣＹが出力される。また、次のクロック
信号ＣＬＫの立ち下がりで、リップルキャリー信号ＲＣ
ＹはＬレベルとなる。
号ＣＬＫの立ち上がりに同期して、リップルキャリー信
号ＲＣＹ1 が出力され、同時にフリップフロップＦＦ２
のＱ出力はＬレベルとなる。次のクロック信号ＣＬＫの
立ち上がりで、フリップフロップＦＦ１のＱ出力がＨレ
ベルとなり、そのクロックの立ち下がりでフリップフロ
ップＦＦ３のＱ出力がＨレベルとなり、そのため、ノア
ゲートＧ3 の出力はＬレベルとなる。そして、リップル
キャリー信号ＲＣＹが出力される。また、次のクロック
信号ＣＬＫの立ち下がりで、リップルキャリー信号ＲＣ
ＹはＬレベルとなる。
【００３４】したがって、ハーフクロック制御信号ＨＬ
Ｅが“Ｈ”の場合、“Ｌ”区間あるいは“Ｈ”区間を、
区間設定データＤＡ1 〜ＤＡ1 2 ，ＤＢ1 〜ＤＢ1 2 に
て設定される図９（ｂ）の場合に比べてクロック信号Ｃ
ＬＫの半クロック分だけ広くでき、クロック信号ＣＬＫ
の周波数を高くすることなく“Ｌ”区間および“Ｈ”区
間の設定精度を倍にすることができる。
Ｅが“Ｈ”の場合、“Ｌ”区間あるいは“Ｈ”区間を、
区間設定データＤＡ1 〜ＤＡ1 2 ，ＤＢ1 〜ＤＢ1 2 に
て設定される図９（ｂ）の場合に比べてクロック信号Ｃ
ＬＫの半クロック分だけ広くでき、クロック信号ＣＬＫ
の周波数を高くすることなく“Ｌ”区間および“Ｈ”区
間の設定精度を倍にすることができる。
【００３５】次に、２相クロック発生回路７では、ノン
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１１に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2 ’に基づいてゲート回路７ｃを制御す
るゲート制御信号が形成され、このゲート制御信号にて
制御されるゲート回路７ｃによって出力パルス信号ＯＵ
Ｔにノンオーバラップ区間を付与した２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 が形成されるようになっている。
オーバッラップ区間設定データＨＢ 1 〜ＨＢ8 がプリセ
ットされたプリセッタブルカウンタ回路７ａにてクロッ
ク信号ＣＬＫをカウントしてノンオーバラップ区間を設
定するようになっており、図１１に示すように、プリセ
ッタブルカウンタ回路７ａから出力されるリップルキャ
リー信号ＲＣＹ2 ’に基づいてゲート回路７ｃを制御す
るゲート制御信号が形成され、このゲート制御信号にて
制御されるゲート回路７ｃによって出力パルス信号ＯＵ
Ｔにノンオーバラップ区間を付与した２相クロック信号
ＯＵＴ1 ，ＯＵＴ2 が形成されるようになっている。
【００３６】上述のようにして発生された出力パルス信
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力されるようになって
おり、出力切り換え信号ＳＥ／ＨＢが“Ｈ”のとき、出
力パルス信号ＯＵＴが出力され、出力切り換え信号ＳＥ
／ＨＢが“Ｌ”のとき、２相クロック信号ＯＵＴ1 ，Ｏ
ＵＴ2 が出力される。したがって、出力切り換え信号Ｓ
Ｅ／ＨＢを適当に設定することにより、シングルエンド
型あるいはハーフブリッジ型の放電灯点灯装置１０に対
応できるパルス発生装置が得られることになる。
号ＯＵＴおよび２相クロック信号ＯＵＴ1 ，ＯＵＴ
2 は、出力切換回路８を介して出力されるようになって
おり、出力切り換え信号ＳＥ／ＨＢが“Ｈ”のとき、出
力パルス信号ＯＵＴが出力され、出力切り換え信号ＳＥ
／ＨＢが“Ｌ”のとき、２相クロック信号ＯＵＴ1 ，Ｏ
ＵＴ2 が出力される。したがって、出力切り換え信号Ｓ
Ｅ／ＨＢを適当に設定することにより、シングルエンド
型あるいはハーフブリッジ型の放電灯点灯装置１０に対
応できるパルス発生装置が得られることになる。
【００３７】特に、本実施例では、カウンタ回路２にア
ップ／ダウンカウンタを用い、パルスチェンジ信号とＩ
ＮＣ／ＤＩＣ信号入力を設けてあるので、外部入力信号
が切り換わると即座にパルス幅を１ビット増減させるこ
とが可能となる。これは、例えば、放電灯制御点灯回路
に用いた場合、調光モード時では、微妙な電流値の変化
による明るさのちらつきなどがあるが、この回路を用い
ることにより、電流変化を外部入力信号としてＰＷＭ回
路に取り込むことで、変化に対応した出力波形を即座に
出力することができる。
ップ／ダウンカウンタを用い、パルスチェンジ信号とＩ
ＮＣ／ＤＩＣ信号入力を設けてあるので、外部入力信号
が切り換わると即座にパルス幅を１ビット増減させるこ
とが可能となる。これは、例えば、放電灯制御点灯回路
に用いた場合、調光モード時では、微妙な電流値の変化
による明るさのちらつきなどがあるが、この回路を用い
ることにより、電流変化を外部入力信号としてＰＷＭ回
路に取り込むことで、変化に対応した出力波形を即座に
出力することができる。
【００３８】それにより、明るさを補正することができ
る。これをマイクロプロセッサの命令によって行ってい
たのでは、時間が数十マイクロセコンドかかり、明るさ
のちらつきを吸収することができない。 （実施例２） 図１２は、“Ｈ”区間設定データ及び”Ｌ”区間設定デ
ータを保持するデータ設定回路の１次データ設定回路を
示し、“Ｌ”区間設定データ及び“Ｈ”区間設定データ
をラッチする１次データ設定回路をアップ／ダウンカウ
ンタで構成したものであり、このアップ／ダウンカウン
タと２次バッファ１ｂからなる２次データ設定回路とで
データ設定回路を構成している。すなわち、両区間設定
データをラッチする回路に４ビットのアップ／ダウンカ
ウンタを３つを用いて構成したものであり、アップ／ダ
ウンカウンタにてラッチした設定データをクロック信号
で増減することにより、２次バッファ１ｂに送るデータ
を変化させることができる。
る。これをマイクロプロセッサの命令によって行ってい
たのでは、時間が数十マイクロセコンドかかり、明るさ
のちらつきを吸収することができない。 （実施例２） 図１２は、“Ｈ”区間設定データ及び”Ｌ”区間設定デ
ータを保持するデータ設定回路の１次データ設定回路を
示し、“Ｌ”区間設定データ及び“Ｈ”区間設定データ
をラッチする１次データ設定回路をアップ／ダウンカウ
ンタで構成したものであり、このアップ／ダウンカウン
タと２次バッファ１ｂからなる２次データ設定回路とで
データ設定回路を構成している。すなわち、両区間設定
データをラッチする回路に４ビットのアップ／ダウンカ
ウンタを３つを用いて構成したものであり、アップ／ダ
ウンカウンタにてラッチした設定データをクロック信号
で増減することにより、２次バッファ１ｂに送るデータ
を変化させることができる。
【００３９】このようにして、ＰＷＭ回路の入力データ
は、初期値を与えるだけでよく、データの切り換えの時
には、アップ／ダウンカウンタのクロック信号にパルス
を１パルス送るごとに設定データを更新し、次のプリセ
ッタブルなカウンタ回路２に送るようになっている。
尚、本実施例におけるカウンタ回路２の構成として、先
の実施例のようにアップ／ダウンカウンタで構成しても
よく、また、通常のプリセッタブルなカウンタでも良
い。
は、初期値を与えるだけでよく、データの切り換えの時
には、アップ／ダウンカウンタのクロック信号にパルス
を１パルス送るごとに設定データを更新し、次のプリセ
ッタブルなカウンタ回路２に送るようになっている。
尚、本実施例におけるカウンタ回路２の構成として、先
の実施例のようにアップ／ダウンカウンタで構成しても
よく、また、通常のプリセッタブルなカウンタでも良
い。
【００４０】このように、本実施例では、マイクロプロ
セッサから入力されるＨレベル、Ｌレベルの２値をとる
外部入力信号を、１次データ設定回路を構成するアップ
／ダウンカウンタに取り込むことにより、パルス発生装
置外部の信号は初期値を入力するだけで、あとは、プリ
セッタブルカウンタの入力信号を自動的にインクレメン
ト、またはデイクレメントして、最終的にＰＷＭ出力幅
を可変させることができるものである。
セッサから入力されるＨレベル、Ｌレベルの２値をとる
外部入力信号を、１次データ設定回路を構成するアップ
／ダウンカウンタに取り込むことにより、パルス発生装
置外部の信号は初期値を入力するだけで、あとは、プリ
セッタブルカウンタの入力信号を自動的にインクレメン
ト、またはデイクレメントして、最終的にＰＷＭ出力幅
を可変させることができるものである。
【００４１】そうすることにより、従来、マイクロプロ
セッサの命令に依存していたパルス幅が、マイクロプロ
セッサからの命令とは別に出力させることが可能とな
る。すなわち、マイクロプロセッサのマシンサイクルよ
り高速のＰＷＭ出力を得ることができるようになる。ま
た、ＰＷＭ回路が動作している間、従来のマイクロプロ
セッサはデータを出力する命令を出し続けていたが、こ
の回路では、ＰＷＭ回路の動作中でも、マイクロプロセ
ッサは別の命令を実行できるので、システムとして、よ
り汎用性の高い動作が期待できるものである。
セッサの命令に依存していたパルス幅が、マイクロプロ
セッサからの命令とは別に出力させることが可能とな
る。すなわち、マイクロプロセッサのマシンサイクルよ
り高速のＰＷＭ出力を得ることができるようになる。ま
た、ＰＷＭ回路が動作している間、従来のマイクロプロ
セッサはデータを出力する命令を出し続けていたが、こ
の回路では、ＰＷＭ回路の動作中でも、マイクロプロセ
ッサは別の命令を実行できるので、システムとして、よ
り汎用性の高い動作が期待できるものである。
【００４２】また、プログラムを縮小することができる
ので、例えば、マスクＲＯＭの容量が少なくてすみ、チ
ップ全体のコストダウンを図ることができる。
ので、例えば、マスクＲＯＭの容量が少なくてすみ、チ
ップ全体のコストダウンを図ることができる。
【００４３】
【発明の効果】請求項１の発明は上述のように、出力パ
ルス信号の“Ｈ”区間設定データおよび“Ｌ”区間設定
データを保持するデータ設定回路と、一定周期のクロッ
クをカウントし上記両区間設定データが交互にセットさ
れるプリセッタブルなカウンタ回路と、上記カウンタ回
路からのリップルキャリー信号をトリガクロックとする
トグルフリップフロップ回路とで構成され、両区間設定
データをそれぞれ独立に変化させるパルス幅制御手段を
設けることにより、上記トグルフリップフロップ回路か
らパルス幅変調された出力パルス信号を得るようにした
パルス発生装置において、上記カウンタ回路を、外部か
ら入力されたパルスチェンジ信号のハイ／ローに応じ
て、ＩＮＣ／ＤＥＣ信号の立ち上がり／立ち下がり時に
それぞれ“Ｈ”区間設定データのオンパルス幅を１ビッ
ト分インクレメント／デイクレメントするインクレメン
ト／デイクレメント機能を有するアップ／ダウンカウン
タで構成し、カウンタ回路に一方の区間設定データがプ
リセットされると、カウンタ回路はプリセット値からク
ロックのカウントを開始し、リップルキャリー信号を出
力するとカウンタ回路に他方の区間設定データがプリセ
ットされることを特徴とし、アップ／ダウンカウンタを
ＰＷＭ回路の入力クロックでアップあるいはダウンカウ
ントすることで、ＰＷＭ回路のパルス幅を、システムク
ロックのスピードで±１パルス幅分増減させることを可
能とし、マイクロプロセッサのマシンサイクルに依存す
ることなく、高速にパルスを変化させることができる効
果を奏するものである。
ルス信号の“Ｈ”区間設定データおよび“Ｌ”区間設定
データを保持するデータ設定回路と、一定周期のクロッ
クをカウントし上記両区間設定データが交互にセットさ
れるプリセッタブルなカウンタ回路と、上記カウンタ回
路からのリップルキャリー信号をトリガクロックとする
トグルフリップフロップ回路とで構成され、両区間設定
データをそれぞれ独立に変化させるパルス幅制御手段を
設けることにより、上記トグルフリップフロップ回路か
らパルス幅変調された出力パルス信号を得るようにした
パルス発生装置において、上記カウンタ回路を、外部か
ら入力されたパルスチェンジ信号のハイ／ローに応じ
て、ＩＮＣ／ＤＥＣ信号の立ち上がり／立ち下がり時に
それぞれ“Ｈ”区間設定データのオンパルス幅を１ビッ
ト分インクレメント／デイクレメントするインクレメン
ト／デイクレメント機能を有するアップ／ダウンカウン
タで構成し、カウンタ回路に一方の区間設定データがプ
リセットされると、カウンタ回路はプリセット値からク
ロックのカウントを開始し、リップルキャリー信号を出
力するとカウンタ回路に他方の区間設定データがプリセ
ットされることを特徴とし、アップ／ダウンカウンタを
ＰＷＭ回路の入力クロックでアップあるいはダウンカウ
ントすることで、ＰＷＭ回路のパルス幅を、システムク
ロックのスピードで±１パルス幅分増減させることを可
能とし、マイクロプロセッサのマシンサイクルに依存す
ることなく、高速にパルスを変化させることができる効
果を奏するものである。
【００４４】また、請求項２の発明は、データ設定回路
を、“Ｈ”または“Ｌ”区間設定データがプリセットさ
れるアップ／ダウンカウンタよりなる１次データ設定回
路と、１次データ設定回路のデータをラッチする２次デ
ータ設定回路とで構成したものであるから、パルス幅制
御手段からの設定データを、１次データ設定回路を構成
するアップ／ダウンカウンタに取り込むことにより、設
定データの信号は初期値を設定して入力するだけで、あ
とは、プリセッタブルなカウンタ回路の入力信号を自動
的にインクレメント、或いはデイクレメントして、最終
的にＰＷＭ出力幅を可変させることができるものであ
る。そうすることにより、従来、マイクロプロセッサの
命令に依存していたパルス幅が、マイクロプロセッサか
らの命令とは別に出力させることが可能となる。すなわ
ち、マイクロプロセッサのマシンサイクルより高速のＰ
ＷＭ出力を得ることができるようになり、また、ＰＷＭ
回路が動作している間、従来のマイクロプロセッサはデ
ータを出力する命令を出し続けていたが、この回路で
は、ＰＷＭ回路の動作中でも、マイクロプロセッサは別
の命令を実行できるので、システムとして、より汎用性
の高い動作が期待できるものである。また、プログラム
を縮小することができるので、例えば、マスクＲＯＭの
容量が少なくてすみ、チップ全体のコストダウンを図る
ことができるものである。
を、“Ｈ”または“Ｌ”区間設定データがプリセットさ
れるアップ／ダウンカウンタよりなる１次データ設定回
路と、１次データ設定回路のデータをラッチする２次デ
ータ設定回路とで構成したものであるから、パルス幅制
御手段からの設定データを、１次データ設定回路を構成
するアップ／ダウンカウンタに取り込むことにより、設
定データの信号は初期値を設定して入力するだけで、あ
とは、プリセッタブルなカウンタ回路の入力信号を自動
的にインクレメント、或いはデイクレメントして、最終
的にＰＷＭ出力幅を可変させることができるものであ
る。そうすることにより、従来、マイクロプロセッサの
命令に依存していたパルス幅が、マイクロプロセッサか
らの命令とは別に出力させることが可能となる。すなわ
ち、マイクロプロセッサのマシンサイクルより高速のＰ
ＷＭ出力を得ることができるようになり、また、ＰＷＭ
回路が動作している間、従来のマイクロプロセッサはデ
ータを出力する命令を出し続けていたが、この回路で
は、ＰＷＭ回路の動作中でも、マイクロプロセッサは別
の命令を実行できるので、システムとして、より汎用性
の高い動作が期待できるものである。また、プログラム
を縮小することができるので、例えば、マスクＲＯＭの
容量が少なくてすみ、チップ全体のコストダウンを図る
ことができるものである。
【図１】本発明の実施例の全体のブロック回路図であ
る。
る。
【図２】データラッチ回路の１次バッファの回路図であ
る。
る。
【図３】データラッチ回路の２次バッファの回路図であ
る。
る。
【図４】カウンタ／出力回路の回路図である。
【図５】ラッチ制御回路の回路図である。
【図６】カウンタ制御回路の回路図である。
【図７】２相クロック発生回路の回路図である。
【図８】タイムチャートである。
【図９】ハーフクロック制御を行う場合のタイムチャー
トである。
トである。
【図１０】ハーフクロック制御を行う場合のタイムチャ
ートである。
ートである。
【図１１】動作説明図である。
【図１２】他の実施例の１次バッファの具体回路図であ
る。
る。
【図１３】従来例のブロック図である。
【図１４】従来例の動作説明図である。
１ データラッチ回路 ２ カウンタ回路 ３ トグルフリップフロップ回路
Claims (2)
- 【請求項１】 出力パルス信号の“Ｈ”区間設定データ
および“Ｌ”区間設定データを保持するデータ設定回路
と、一定周期のクロックをカウントし上記両区間設定デ
ータが交互にセットされるプリセッタブルなカウンタ回
路と、上記カウンタ回路からのリップルキャリー信号を
トリガクロックとするトグルフリップフロップ回路とで
構成され、両区間設定データをそれぞれ独立に変化させ
るパルス幅制御手段を設けることにより、上記トグルフ
リップフロップ回路からパルス幅変調された出力パルス
信号を得るようにしたパルス発生装置において、上記カ
ウンタ回路を、外部から入力されたパルスチェンジ信号
のハイ／ローに応じて、ＩＮＣ／ＤＥＣ信号の立ち上が
り／立ち下がり時にそれぞれ“Ｈ”区間設定データのオ
ンパルス幅を１ビット分インクレメント／デイクレメン
トするインクレメント／デイクレメント機能を有するア
ップ／ダウンカウンタで構成し、カウンタ回路に一方の
区間設定データがプリセットされると、カウンタ回路は
プリセット値からクロックのカウントを開始し、リップ
ルキャリー信号を出力するとカウンタ回路に他方の区間
設定データがプリセットされることを特徴とするパルス
発生装置。 - 【請求項２】 出力パルス信号の“Ｈ”区間設定データ
および“Ｌ”区間設定データを保持するデータ設定回路
と、一定周期のクロックをカウントし上記両区間設定デ
ータが交互にセットされるプリセッタブルなカウンタ回
路と、上記カウンタ回路からのリップルキャリー信号を
トリガクロックとするトグルフリップフロップ回路とで
構成され、両区間設定データをそれぞれ独立に変化させ
るパルス幅制御手段を設けることにより、上記トグルフ
リップフロップ回路からパルス幅変調された出力パルス
信号を得るようにしたパルス発生装置において、上記デ
ータ設定回路を、“Ｈ”または“Ｌ”区間設定データが
プリセットされるアップ／ダウンカウンタよりなる１次
データ設定回路と、１次データ設定回路のデータをラッ
チする２次データ設定回路とで構成したことを特徴とす
るパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093781A JP2840138B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093781A JP2840138B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04325875A JPH04325875A (ja) | 1992-11-16 |
| JP2840138B2 true JP2840138B2 (ja) | 1998-12-24 |
Family
ID=14091960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093781A Expired - Fee Related JP2840138B2 (ja) | 1991-04-24 | 1991-04-24 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2840138B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4724909B2 (ja) * | 2000-09-26 | 2011-07-13 | 岩崎電気株式会社 | Ｈｉｄランプの点灯回路 |
| US6865425B2 (en) * | 2002-01-07 | 2005-03-08 | Siemens Energy & Automation, Inc. | State machine for a pulse output function |
-
1991
- 1991-04-24 JP JP3093781A patent/JP2840138B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04325875A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2885256B2 (ja) | マイクロコンピュータ | |
| US7449854B2 (en) | PWM signal generation apparatus and method thereof and motor control apparatus and method thereof | |
| US7030676B2 (en) | Timing circuit for separate positive and negative edge placement in a switching DC-DC converter | |
| JP2840138B2 (ja) | パルス発生装置 | |
| KR940006510Y1 (ko) | 펄스 폭 변조 회로 | |
| JP2831151B2 (ja) | パルス発生装置 | |
| US6337588B1 (en) | Apparatus and method for doubling the frequency of a clock signal | |
| US7359475B2 (en) | Counter circuit and semiconductor device containing the same | |
| JP2978271B2 (ja) | パルス発生装置 | |
| JP2978270B2 (ja) | パルス発生装置 | |
| JP2955117B2 (ja) | パルス発生回路 | |
| JP2998898B2 (ja) | パルス発生装置 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JP2688277B2 (ja) | パルス発生装置 | |
| JP2998899B2 (ja) | パルス発生装置 | |
| JP2710702B2 (ja) | 放電灯点灯装置 | |
| KR100236083B1 (ko) | 펄스 발생회로 | |
| JP3487437B2 (ja) | パルス幅変調回路 | |
| JPH0766868B2 (ja) | 放電灯点灯制御装置 | |
| JP2584277B2 (ja) | モータ制御回路 | |
| JP2004252541A (ja) | クロックジッタ発生回路 | |
| JPH0522094A (ja) | パルス発生装置 | |
| JPH0746094A (ja) | パルス幅変調回路 | |
| JP3327413B2 (ja) | パルス幅変調回路 | |
| JP2001156597A (ja) | デューティ補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |