JPS61294923A - 波形整形回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は波形整形回路に関し、特にスイッチングレギュ
レータのような電源装置において出力電圧を安定に制御
する際に適用して好適なものである。

〔背景技術〕

「電子技術」（昭和６０年２月１日発行、第２７巻第２
号、発行所日刊工業新聞社、ｐ３０）にスイッチング電
源装置の一例が示されている。

この種電源装置では、鋸歯状波信号と出力電圧とを比較
して制御信号としてのパルス信号を得て、このパルス信
号により電源トランスの１次側電流な制御し、出力電圧
の安定化を図っている。

ここで問題になるのは、鋸歯状波信号の滑らかな傾斜部
と出力電圧とがクロスする際にダブルパルスが発生し、
これを放置すると誤差入力であるダブルパルスによって
不要な１次側電流が流れ、出力電圧の安定化が困難にな
ることである。

また、パルス幅変調回路においても、ダブルパルスは誤
差入力となり、正確な変調出力が得られない。　　。

本発明者等は、上記問題点を解決すべく種々の技術的検
討をおこなった。

そして、ラッチ回路と論理回路との組合せにより、上記
不要なダブルパルスを除去し、波形整形された出力信号
を得ることに気づき、本発明を提案するに至った。

〔発明の目的〕

本発明の目的は、誤差入力となる不要なダブルパルスを
除去し得る波形整形回路を提供することにある。

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔発明の概要〕

本願において開示される発明の概要を簡単に述べれば、
下記の通りである。

すなわち、ラッチ回路を設けてセット信号として供給さ
れる入力信号の立ち下がり時のレベルを保持するととも
に、このランチ回路の出力信号と上記セット信号とを論
理回路に供給し、この論理回路から上記セント信号の立
ち上がりと上記出力信号の立ち下がりとに同期した出力
信号を得ることにより、上記入力信号として供給される
セット信号に含まれるダブルパルスを除去した波形整形
出力信号を得る、という本発明の目的、を達成するもの
である。

以下に本発明の詳細な説明するが、第１実施例として本
発明の基本的動作を説明し、次いで第２実施例として電
源装置への応用例を説明する。

〔実施例−１〕 以下、第１図及び第２図を参照して本発明を適用した波
形整形回路の第１実施例を説明する。なお、第１図は回
路図であり、第２図は回路動作を説明する波形図である
。

本実施例の特徴は、Ｒ−Ｓナンドラッチ回路圧被波形整
形信号と所定パルス幅のリセット信号とを供給し、所定
パルス幅のラッチ出力と上記被波形整形信号との論理出
力から波形整形された出力信号を得るように構成したこ
とにある。

１は電圧比較器であって、第２図囚に示す電圧Ｖ、、Ｖ
、を比較するものである。上記電圧■。

は、例えば電源安定化回路の出力電圧を分圧したもので
あってよく、出力電圧のレベル変化に対応して微小にレ
ベル変化する。電圧■２は鋸歯状波信号であって、その
時間幅及び電圧レベルは所定の値に設定されている。

そして電圧比較器１によって両者の比較が行われるので
あるが、上記のように電圧■１　と電圧Ｖ２のなだらか
な傾斜位置とが交叉するＢ点において不要なダブルパル
スＤｐが発生する。そしてＡ点においては殆ど発生しな
い。

上記ダブルパルスＤｐを含む出力信号Ｖ、は、ナンド回
路によって構成されたＲ−Ｓフリップフロップ回路２の
セット端子Ｓに供給される。このフリップフロップ回路
２はラッチ回路として動作するものであり、以下におい
てはラッチ回路と称する。なお、ランチ回路２について
は、「ディジタル回路の考え方」　（昭和５６年１２月
１０日第１版第１刷発行、発行所株式会社オーム社、ｐ
ｐ５５〜５６）に詳細に記載されている、ラッチ回路２
のリセット端子ＲＫは、第２図（Ｃ１に示すようなりロ
ンクパルスＶｐが供給されるが、その幅（立ち上がり部
分の時間幅）は極めて重要である。

すなわち、パルス幅ｔは上記ダブルパルスＤｐのパルス
幅よりも大で、かつ鋸歯状波信号Ｖ２の時間幅よりも小
に設定されている。そして、第２図０に示すラッチ回路
２の出力信号■４、換言すればＱ出力はＢ点に同期して
ローレベルになり、クロックパルスＤｐの立ち下がり位
置に同期してハイレベルに変化−ｊ−ル。

ここで注目すべきは、クロックパルスＶｐがハイレベル
の間に、出力信号■３のダブルパルスＤｐがセット端子
Ｓに供給されるが、ラッチ回路２はこのレベル変化に感
応することなく、それ以前のレベルをラッチする。従っ
て、出力信号ｖ４の電圧レベルは上記ダブルパルスＤｐ
に影響されない。

上記出力信号ＶＳ、Ｖ４はアンド回路３にそれぞれ供給
され、両者がハイレベルの間において出力信号Ｖ、−を
得る。出力信号Ｖ、のノ・イレベルの間の時間幅は、出
力信号■、の立ち上がりと出力信号■４の立ち下がりと
に同期する。出力信号■３の立ち上がりにダブルパルス
が発生せず、出力信号■４の立ち下がりにもダブルパル
スが発生していないので、出力信号Ｖ、にもダブルパル
スが表れず、上記Ａ−Ｂ間の時間幅に対応したものにな
る。

以上のように、本発明を適用した波形整形回路によれば
、不要なダブルパルスがなく、しかも電圧Ｖｌに対し電
圧■２がノ・イレベルの間の時間幅に対応した出力信号
■、を得ることができる。

〔実施例−２〕 次に、本発明の第２実施例を第３図〜第５図について説
明する。

なお、第３図は波形整形回路を適用したスイ・ノチング
レギーレータの要部の回路図を示し、第４図は波形整形
回路の回路図、第５図は回路動作を説明するための波形
図を示すものである。

本実施例の特徴は、ダブルパルスの除去を行い得る波形
整形回路をもちいてスイッチングレギュレータの出力電
圧を安定に制御することにある。

演算増幅器１）の非反転入力端子に供給される電圧Ｖａ
は、電源安定化回路の出力電圧を分圧したものであり、
Ｖｒｅｆは基準電圧である。演算増幅器１）の出力信号
は上記電圧■１に相当する。

そして、電圧■、は波形整形回路１２の端子Ｔ１に供給
される。なお、端子Ｔ、、Ｔ、、ＴＳ　、Ｔ。

は、第４図に示す端子Ｔ、〜Ｔ４に相当する。

１２は発振器であり、所定時間幅のパルス信号Ｐを発生
し、鋸歯状波信号発振器１３は上記ノ（ルス信号Ｐにも
とづき第５図囚に示すような鋸歯状波信号ｖｌ、を発生
する。また、端子Ｔ３に供給されるパルス信号ｖＩ３は
、上記パルス信号ｖｐに相当するものであるが、これは
上記パルス信号Ｐを援用してもよく、別に発振器を設け
てもよい。

次に、波形整形回路２１の回路動作を説明する。

電圧比較器２２は、上記電圧比較器１と同様の回路動作
を行うものであり、上記同様にダブルノくルスＤｐを含
む出力信号ｖ、４が第５図（Ｂ）に示すように表れる。

２３．２４はインバータであって、前者は出力信号■１
４を第５図０に示すように位相反転し、後者はパルス信
号■１．を第５図口）に示すように位相反転する。

２５はラッチ回路であって、その回路構成は上記のよう
にＲ−Ｓフリップフロップ回路になされ、Ｑ出力信号の
電圧レベルは常にノ・イレベルに保持されている。

従って、ナンド回路２６の一方の入力端子は常にハイレ
ベルになり、他方の入力端子の電圧レベルが電圧■１．
に対応してレベル変化することになる。そしてラッチ回
路２７のセット端子Ｓには、上記電圧ｖ１４と同様の波
形の出力信号（図示せず）が供給されることになる。

これに対し、ラッチ回路２７のクセ。ノド端子Ｒには、
上記パルス信号ｖ１．かりセット信号として供給される
。ナンド回路２６の出力信号は電圧ｖ１４と同様に表れ
、この出力信号とリセット信号■、３とは第２図で述べ
たような関係にあり、両者の関係は第５図［Ｆ］）（０
からも明らかである。すなわち、ラッチ回路２７は上記
ラッチ回路２と同様の回路動作を行うものである。従っ
て、第５図（Ｆ′）に示すラッチ回路２７の出力信号■
１□は、上記出力信号■４と同様の波形になる。そして
出力信号■１．は、アンド回路２８の入力端子すに供給
される。

ところで、ナンド回路２９には、上記出力信号Ｖ、、、
Ｖ、、が供給されるので、その出力信号■１６は、両者
の論理積を位相反転したものになり、第５図（Ｇに示す
ようにレベル変化する。そして、上記出力信号ｖＩ８と
出力信号■１４とは、アンド回路２８の入力端子３．　
　Ｃに供給される。

ここで第５図［Ｆ］１（Ｐｉ（Ｇを比較参照すると、Ａ
−Ｂ間において入力端子ａｔ　　ｂ、　　ｃが何れも〕
・イレベルになり、Ｂにおいて出力信号■、フがローレ
ベルになっていることが理解し得る。従って、アンド回
路２８の出力信号■、ｏは、第５図１）に示すように、
Ａにおいて出力信号Ｖ、、、　Ｖ、、の立ち上がりに対
応してハイレベルになり、Ｂにおいて出力信号Ｖ１７の
立ち下がりに対応してローレベルになる。

出力信号ｖ１．は、ダブルパルスＤｐが除去すれたもの
になり、端子ＴＩ４から電源トランスの１次側コイルの
電流経路に設けられた駆動回路（何れも図示せず）に供
給される。上記出力信号■１．がハイレベルの間、１次
側コイルに通電されることになり、その通電期間は電圧
ＶＩＩよりも電圧■Ｉ２が高レベルの間である。電圧■
、１は安定化回路の電圧レベルに対応してレベル変化す
るので、低レベルに移行すると通電期間が犬になり、上
記安定化回路の出力電圧を高レベルに制御する。

一方、安定化回路の出力電圧が高レベルになると、これ
に対応して電圧■。の電圧レベルも上昇してＡ−８間が
狭くなり、出力信号■Ｉ９のパルス幅も上記回路動作に
より狭くなる。したがって、電源トランスの通電時間も
小になり、安定化回路の出力電圧の電圧レベルが低レベ
ルに制御される。

上記のように、電圧レベルの制御が行われるのであるが
、出力信号■１．にダブルパルスＤｐかないので、スイ
ッチングレギュレータの電圧制御が極めて正確に行われ
る。

〔効果〕

＋１）　　ランチ回路のセット端子に不要なダブルパス
を含むセット信号を供給し、リセット端子に上記ダブル
パルスが表れている間ラッチ回路をリセットとなすリセ
ット信号を供給して上記セット信号の立ち下がりに同期
した出力信号を得て、この出力信号の立ち下がりと上記
リセット信号の立ち上がりに同期した論理出力を得るこ
とにより、上記ダブルバスを除去した波形整形出力を得
る、という効果が得られる。

（２）　　スイッチングレギュレータの制御回路に上記
（１）の効果を有する波形整形回路を設け、上記セント
信号として電源安定化回路出力電圧を供給することによ
り、電源トランスの１次側電流をダブルパルスの無い波
形整形出力で制御することができ、電源電圧の電圧制御
を正確に行い得る、という効果が得られる。

（３）上記（１）の効果を得る波形整形回路は、コンデ
ンサを必要とせず、半導体集積回路化が容易である、と
いう効果が得られる。

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。例えば、リセット
信号として供給される電圧ｖ１．は発振器１３の出力信
号に限定されず、他の信号を用いてもよい。また、鋸歯
状波信号の傾斜、換言すれば時間幅も使用目的に合わせ
て自由に選択し得る。

〔利用分野〕

以上の説明では、主として本発明者によってなされた発
明をその背景となった利用分野であるスイッチングレギ
ュレータに適用した場合について説明したが、それに限
定されるものではなく、例えばモータの制御回路にも利
用することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す波形整形回路の基本
的回路回路図、 第２図囚〜（Ｅｌは上記波形整形回路の回路動作を説明
する波形図、 第３図は本発明の第２実施例を示すスイッチングレギュ
レータの要部の回路図、 第４図は上記波形整形回路の具体例を示す回路図、 第５図（Ａｔ−（Ｅ（）、は上記波形整形回路の回路動
作な説明する波形図を示す。 １．２２・・・電圧比較器、２．２５．２７・・・ラッ
チ回路、３．２８・・・アンド回路、２３．２４・・・
インバータ、２６．２９・・・ナンド回路、Ｄｐ・・・
ダブルパルス、■１．〜ｖ３．・・・出力信号、■２．
・・・電圧信号、ｖｌ、・・・鋸歯状波信号、■３．・
・・リセット信号。 代理人　弁理士　　　　小　川　勝　男ｒ’、、”　、
ｃ　）第　　１　　図 第　　２　　図 （Ａ） 第　　３　　図 第　　４　　図 第　　５ ＡＢ　　（Ａ） □□−ぐ １き ］ニ （Ｄ） 」「〜 」− 一ト２１ 一ニー どＶ／１ −Ｖｔｔ’ −Ｖｔφ ｔＪ −ηδ 市ｌ

Claims (1)

1. 【特許請求の範囲】 １、（１）セット信号の立ち下がりに同期してレベル変
   化し、リセット信号供給間において上記レベル変化した
   出力レベルを保持するラッチ回路と、（２）上記セット
   信号と上記ラッチ回路の出力信号とが供給され、上記セ
   ット信号の立ち上がりと上記出力信号の立ち下がりとに
   同期してレベル変化する出力信号を得る論理回路と、 をそれぞれ具備し、上記セット信号に含まれる不要なダ
   ブルパルスを上記リセット信号供給期間において除去す
   ることを特徴とする波形整形回路。