JPH10209829A - パルス信号発生器 - Google Patents
パルス信号発生器Info
- Publication number
- JPH10209829A JPH10209829A JP9368226A JP36822697A JPH10209829A JP H10209829 A JPH10209829 A JP H10209829A JP 9368226 A JP9368226 A JP 9368226A JP 36822697 A JP36822697 A JP 36822697A JP H10209829 A JPH10209829 A JP H10209829A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pwm
- frequency
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 一様なクロックシステムを備えたオープンル
ープで形成されるパルス幅変調（ＰＷＭ）信号を生成す
る簡単な構成のパルス信号発生器を実現する。 【解決手段】 ＰＷＭ電圧発生器はＰＷＭ出力信号の所
望の分解能周波数の２倍の周波数でクロック方形波信号
を発生するＰＬＬを含む。ＰＷＭコントローラ１４はク
ロック方形波信号およびデータ信号を受けかつクロック
方形波信号の周波数でデータ信号によって決定されるデ
ューティサイクルを有するＰＷＭ出力を提供する。ＰＷ
Ｍコントローラ１４に結合されたスイッチング回路はＰ
ＬＬの一部を形成する周波数分周器１６から信号を受
け、かつ前記発生器の出力がＰＷＭフレームサイクルの
最初のハーフの間フローティングとなるよう切り替え、
それによってクロック方形波信号が一様でない周波数を
有する場合にＰＷＭ出力信号がＰＷＭコントローラから
のＰＷＭ出力を含まないようにする。
ープで形成されるパルス幅変調（ＰＷＭ）信号を生成す
る簡単な構成のパルス信号発生器を実現する。 【解決手段】 ＰＷＭ電圧発生器はＰＷＭ出力信号の所
望の分解能周波数の２倍の周波数でクロック方形波信号
を発生するＰＬＬを含む。ＰＷＭコントローラ１４はク
ロック方形波信号およびデータ信号を受けかつクロック
方形波信号の周波数でデータ信号によって決定されるデ
ューティサイクルを有するＰＷＭ出力を提供する。ＰＷ
Ｍコントローラ１４に結合されたスイッチング回路はＰ
ＬＬの一部を形成する周波数分周器１６から信号を受
け、かつ前記発生器の出力がＰＷＭフレームサイクルの
最初のハーフの間フローティングとなるよう切り替え、
それによってクロック方形波信号が一様でない周波数を
有する場合にＰＷＭ出力信号がＰＷＭコントローラから
のＰＷＭ出力を含まないようにする。
Description
【０００１】
【発明の属する技術分野】この発明はパルス信号発生器
に関し、かつより特定的には一様なクロックシステムま
たはクロック系を備えたオープンループにおいて形成さ
れるパルス幅変調（ＰＷＭ）またはパルス密度変調（Ｐ
ＤＭ）信号を生成するための発生器などに関する。
に関し、かつより特定的には一様なクロックシステムま
たはクロック系を備えたオープンループにおいて形成さ
れるパルス幅変調（ＰＷＭ）またはパルス密度変調（Ｐ
ＤＭ）信号を生成するための発生器などに関する。
【０００２】
【従来の技術】モニタスクリーン上の画像の制御のよう
な、数多くの用途にとって、正確に制御されたｄ．ｃ．
電圧レベルを持つことが望ましい。そのような電圧はし
ばしばＰＷＭ電圧発生器によって提供され、その出力は
ｄ．ｃ．電圧レベルを提供するために前記ＰＷＭ出力を
平均するローパスフィルタに提供される。ＰＷＭ電圧発
生器の出力は前記ｄ．ｃ．電圧レベルを決定する、制御
されたデューティサイクルを有する、パルス波形であ
る。該パルス波形のデューティサイクルはＰＷＭコント
ローラによって制御され、該ＰＷＭコントローラは、１
つの入力として、用途によって要求される分解能に従っ
て決定される周波数を有するクロック方形波信号を受
け、かつ、第２の入力として、データ信号を受け、該デ
ータ信号はＰＷＭコントローラに、例えばマイクロコン
トローラ（ＭＣＵ）からの、ＰＷＭコントローラに対し
ＰＷＭ出力のパルスがどれだけ広くあるべきかを示すデ
ューティサイクル情報を提供する。
な、数多くの用途にとって、正確に制御されたｄ．ｃ．
電圧レベルを持つことが望ましい。そのような電圧はし
ばしばＰＷＭ電圧発生器によって提供され、その出力は
ｄ．ｃ．電圧レベルを提供するために前記ＰＷＭ出力を
平均するローパスフィルタに提供される。ＰＷＭ電圧発
生器の出力は前記ｄ．ｃ．電圧レベルを決定する、制御
されたデューティサイクルを有する、パルス波形であ
る。該パルス波形のデューティサイクルはＰＷＭコント
ローラによって制御され、該ＰＷＭコントローラは、１
つの入力として、用途によって要求される分解能に従っ
て決定される周波数を有するクロック方形波信号を受
け、かつ、第２の入力として、データ信号を受け、該デ
ータ信号はＰＷＭコントローラに、例えばマイクロコン
トローラ（ＭＣＵ）からの、ＰＷＭコントローラに対し
ＰＷＭ出力のパルスがどれだけ広くあるべきかを示すデ
ューティサイクル情報を提供する。
【０００３】前記クロック方形波信号は位相同期ループ
（ＰＬＬ）によって好適に発生され、該ＰＬＬは該ＰＬ
Ｌへのシステムクロック信号入力を受ける位相検出器、
ローパスフィルタ、該ＰＬＬから出力されるクロック方
形波信号を発生する電圧制御発振器（ＶＣＯ）、および
該ＶＣＯの出力と前記位相検出器の間のフィードバック
経路における周波数分周器によって形成される。前記周
波数分周器は前記ＶＣＯ出力周波数を所定の分解能に対
して要求される分解能周波数値によって分周する。位相
検出器は、よく知られているように、前記システムクロ
ック信号入力の位相を前記周波数分周されたクロック方
形波信号出力の位相と比較し、かつ位相エラー信号また
は位相誤差信号をローパスフィルタに提供し、該ローパ
スフィルタはエラー電圧をＶＣＯに提供して発生される
クロック方形波信号の周波数を調整する。
（ＰＬＬ）によって好適に発生され、該ＰＬＬは該ＰＬ
Ｌへのシステムクロック信号入力を受ける位相検出器、
ローパスフィルタ、該ＰＬＬから出力されるクロック方
形波信号を発生する電圧制御発振器（ＶＣＯ）、および
該ＶＣＯの出力と前記位相検出器の間のフィードバック
経路における周波数分周器によって形成される。前記周
波数分周器は前記ＶＣＯ出力周波数を所定の分解能に対
して要求される分解能周波数値によって分周する。位相
検出器は、よく知られているように、前記システムクロ
ック信号入力の位相を前記周波数分周されたクロック方
形波信号出力の位相と比較し、かつ位相エラー信号また
は位相誤差信号をローパスフィルタに提供し、該ローパ
スフィルタはエラー電圧をＶＣＯに提供して発生される
クロック方形波信号の周波数を調整する。
【０００４】
【発明が解決しようとする課題】しかしながら、前記フ
ィードバック機構は位相検出器からの位相エラー信号が
ＶＣＯ出力に周波数ジッタを引き起こすようにさせ、そ
れが各サイクルの始めにおいてシステムクロックに先行
しまたは遅れるようにする。ＶＣＯ出力におけるこの周
波数ジッタはＰＷＭコントローラからのＰＷＭ出力のデ
ューティサイクルがＭＣＵからのデータ信号に対して非
線形になるようにし、従ってシステムクロックサイクル
の始めにおいて、ＰＷＭ出力のデューティサイクルはデ
ータ信号による所望のデータサイクルよりも大きくな
る。これは前記ｄ．ｃ．電圧レベルが必要なものより高
くなるようにする。
ィードバック機構は位相検出器からの位相エラー信号が
ＶＣＯ出力に周波数ジッタを引き起こすようにさせ、そ
れが各サイクルの始めにおいてシステムクロックに先行
しまたは遅れるようにする。ＶＣＯ出力におけるこの周
波数ジッタはＰＷＭコントローラからのＰＷＭ出力のデ
ューティサイクルがＭＣＵからのデータ信号に対して非
線形になるようにし、従ってシステムクロックサイクル
の始めにおいて、ＰＷＭ出力のデューティサイクルはデ
ータ信号による所望のデータサイクルよりも大きくな
る。これは前記ｄ．ｃ．電圧レベルが必要なものより高
くなるようにする。
【０００５】従って、本発明は上に述べた従来技術の問
題を克服し、または少なくとも軽減する、パルス幅変調
（ＰＷＭ）電圧発生器を提供することを目的とする。
題を克服し、または少なくとも軽減する、パルス幅変調
（ＰＷＭ）電圧発生器を提供することを目的とする。
【０００６】
【課題を解決するための手段】したがって、１つの態様
で、本発明はパルス信号発生器を提供し、該パルス信号
発生器は、所定のクロック周波数で基準クロック信号を
受けるための入力端子、所定のクロック周波数でフレー
ムを有する出力信号を提供するための出力端子であっ
て、各々のフレームはある分解能周波数における所定の
数のタイムスロットからなるもの、位相同期ループ（Ｐ
ＬＬ）であって、前記入力端子に結合され基準クロック
信号を受けるための第１の入力、フィードバック信号を
受けるための第２の入力および出力を有する位相検出器
であって、該位相検出器は前記基準クロック信号の位相
を前記フィードバック信号の位相と比較しかつ前記基準
クロック信号の位相と前記フィードバック信号の位相と
の間の差を表す位相誤差信号を生成するよう構成されて
いるもの、前記位相検出器の出力に結合され前記位相誤
差信号を受けかつそこから誤差電圧を発生するためのロ
ーパスフィルタ、前記ローパスフィルタに結合され前記
誤差電圧を受けかつ前記誤差電圧により調整された所定
の周波数でクロック方形波信号を発生するための電圧制
御発振器（ＶＣＯ）であって、前記クロック方形波信号
の所定の周波数は前記分解能周波数より高いもの、そし
て前記ＶＣＯに結合され前記ＶＣＯからのクロック方形
波信号を受けかつその周波数を所定の値で除算して前記
フィードバック信号を生成する周波数分周器、を具備す
る前記位相同期ループ（ＰＬＬ）、前記ＰＬＬに結合さ
れかつ前記ＶＣＯからのクロック方形波信号を受けるた
めの第１の入力、データ信号を受けるための第２の入力
および前記所定のクロック周波数でフレームを有する信
号を提供するための出力を有するパルスコントローラで
あって、各々のフレームは前記分解能周波数より高い周
波数でタイムスロットを有しタイムスロット内に前記デ
ータ信号により決定されるパルスを備えるもの、そして
前記コントローラの出力に結合された第１の入力および
前記出力端子に結合された出力を有し前記コントローラ
からの信号を前記出力端子にスイッチングするスイッチ
ング回路であって、この場合前記出力信号は各々のフレ
ームの少なくとも始めの部分の間に前記コントローラか
らの信号を含まず、各々のフレームにわたり平均された
前記出力信号の周波数は前記分解能周波数でありかつ各
フレーム内の前記出力信号のパルスのハイ−ロー比率は
前記データ信号によって決定されるもの、を具備するこ
とを特徴とする。
で、本発明はパルス信号発生器を提供し、該パルス信号
発生器は、所定のクロック周波数で基準クロック信号を
受けるための入力端子、所定のクロック周波数でフレー
ムを有する出力信号を提供するための出力端子であっ
て、各々のフレームはある分解能周波数における所定の
数のタイムスロットからなるもの、位相同期ループ（Ｐ
ＬＬ）であって、前記入力端子に結合され基準クロック
信号を受けるための第１の入力、フィードバック信号を
受けるための第２の入力および出力を有する位相検出器
であって、該位相検出器は前記基準クロック信号の位相
を前記フィードバック信号の位相と比較しかつ前記基準
クロック信号の位相と前記フィードバック信号の位相と
の間の差を表す位相誤差信号を生成するよう構成されて
いるもの、前記位相検出器の出力に結合され前記位相誤
差信号を受けかつそこから誤差電圧を発生するためのロ
ーパスフィルタ、前記ローパスフィルタに結合され前記
誤差電圧を受けかつ前記誤差電圧により調整された所定
の周波数でクロック方形波信号を発生するための電圧制
御発振器（ＶＣＯ）であって、前記クロック方形波信号
の所定の周波数は前記分解能周波数より高いもの、そし
て前記ＶＣＯに結合され前記ＶＣＯからのクロック方形
波信号を受けかつその周波数を所定の値で除算して前記
フィードバック信号を生成する周波数分周器、を具備す
る前記位相同期ループ（ＰＬＬ）、前記ＰＬＬに結合さ
れかつ前記ＶＣＯからのクロック方形波信号を受けるた
めの第１の入力、データ信号を受けるための第２の入力
および前記所定のクロック周波数でフレームを有する信
号を提供するための出力を有するパルスコントローラで
あって、各々のフレームは前記分解能周波数より高い周
波数でタイムスロットを有しタイムスロット内に前記デ
ータ信号により決定されるパルスを備えるもの、そして
前記コントローラの出力に結合された第１の入力および
前記出力端子に結合された出力を有し前記コントローラ
からの信号を前記出力端子にスイッチングするスイッチ
ング回路であって、この場合前記出力信号は各々のフレ
ームの少なくとも始めの部分の間に前記コントローラか
らの信号を含まず、各々のフレームにわたり平均された
前記出力信号の周波数は前記分解能周波数でありかつ各
フレーム内の前記出力信号のパルスのハイ−ロー比率は
前記データ信号によって決定されるもの、を具備するこ
とを特徴とする。
【０００７】好ましい実施形態では、前記スイッチング
回路はそれが前記コントローラからの信号を受けるよう
結合されている間の部分を除き各々のフレームの残りの
間前記出力端子がフローティングになるようにスイッチ
ングを行う。
回路はそれが前記コントローラからの信号を受けるよう
結合されている間の部分を除き各々のフレームの残りの
間前記出力端子がフローティングになるようにスイッチ
ングを行う。
【０００８】好ましくは、前記クロック方形波信号の所
定の周波数は前記分解能周波数の整数値倍であり、前記
整数値は少なくとも２である。
定の周波数は前記分解能周波数の整数値倍であり、前記
整数値は少なくとも２である。
【０００９】一実施形態では、前記スイッチング回路は
前記基準クロック信号の整数値倍を受けるための第２の
入力を備え、前記整数値は少なくとも１とされる。
前記基準クロック信号の整数値倍を受けるための第２の
入力を備え、前記整数値は少なくとも１とされる。
【００１０】前記クロック方形波信号の所定の周波数は
好ましくは前記分解能周波数の２倍でありかつ前記スイ
ッチング回路の第２の入力は前記基準クロック信号を受
ける。
好ましくは前記分解能周波数の２倍でありかつ前記スイ
ッチング回路の第２の入力は前記基準クロック信号を受
ける。
【００１１】前記スイッチング回路は好ましくは各フレ
ームの第２のハーフの間にのみ前記信号を前記コントロ
ーラから前記出力端子にスイッチングする。
ームの第２のハーフの間にのみ前記信号を前記コントロ
ーラから前記出力端子にスイッチングする。
【００１２】好ましくは、前記コントローラはパルス幅
変調（ＰＷＭ）コントローラでありかつ前記出力信号は
ＰＷＭ信号である。あるいは、前記コントローラはパル
ス密度変調（ＰＤＭ）コントローラでありかつ前記出力
信号はＰＤＭ信号である。
変調（ＰＷＭ）コントローラでありかつ前記出力信号は
ＰＷＭ信号である。あるいは、前記コントローラはパル
ス密度変調（ＰＤＭ）コントローラでありかつ前記出力
信号はＰＤＭ信号である。
【００１３】第２の態様では、本発明は、パルス幅変調
（ＰＷＭ）電圧発生器を提供し、該ＰＷＭ発生器は、基
準クロック信号を受けるための入力端子、所望の分解能
周波数でＰＷＭ出力信号を提供するための出力端子、位
相同期ループ（ＰＬＬ）であって、前記入力端子に結合
されシステムクロック信号を受けるための第１の入力、
フィードバック信号を受けるための第２の入力および出
力を有する位相検出器であって、該位相検出器は前記シ
ステムクロック信号の位相を前記フィードバック信号の
位相と比較しかつ前記システムクロック信号の位相と前
記フィードバック信号の位相との間の差を表す位相誤差
信号を生成するよう構成されているもの、前記位相検出
器の出力に結合され前記位相誤差信号を受けかつそこか
ら誤差電圧を発生するためのローパスフィルタ、前記ロ
ーパスフィルタに結合され前記誤差電圧を受けかつ前記
誤差電圧により調整された所定の周波数でクロック方形
波信号を発生するための電圧制御発振器（ＶＣＯ）であ
って、前記クロック方形波信号の所定の周波数は前記Ｐ
ＷＭ出力信号の所望の分解能周波数より高いもの、そし
て前記ＶＣＯに結合され前記ＶＣＯからのクロック方形
波信号を受けかつその周波数を所定の値で除算して前記
フィードバック信号を生成する周波数分周器、を具備す
る前記位相同期ループ（ＰＬＬ）、前記ＰＬＬに結合さ
れかつ前記ＶＣＯからクロック方形波信号を受けるため
の第１の入力、データ信号を受けるための第２の入力、
および前記データ信号によって決定されるデューティサ
イクルおよび前記ＰＷＭ出力信号の所望の分解能周波数
より高い周波数を有するＰＷＭ出力を提供するための出
力を有するパルス幅変調（ＰＷＭ）コントローラ、そし
て前記ＰＷＭコントローラの出力に結合された第１の入
力および前記出力端子に結合された出力を有し、前記Ｐ
ＷＭ出力を前記ＰＷＭコントローラから前記出力端子に
スイッチングするためのスイッチング回路であって、こ
の場合前記ＰＷＭ出力信号が前記基準クロック信号の各
サイクルの少なくとも始めの部分の間に前記ＰＷＭコン
トローラからのＰＷＭ出力を含まず、前記ＰＷＭ出力信
号の平均周波数は前記所望の分解能周波数でありかつ前
記ＰＷＭ出力信号のデューティサイクルは前記データ信
号によって決定されるもの、を具備することを特徴とす
る。
（ＰＷＭ）電圧発生器を提供し、該ＰＷＭ発生器は、基
準クロック信号を受けるための入力端子、所望の分解能
周波数でＰＷＭ出力信号を提供するための出力端子、位
相同期ループ（ＰＬＬ）であって、前記入力端子に結合
されシステムクロック信号を受けるための第１の入力、
フィードバック信号を受けるための第２の入力および出
力を有する位相検出器であって、該位相検出器は前記シ
ステムクロック信号の位相を前記フィードバック信号の
位相と比較しかつ前記システムクロック信号の位相と前
記フィードバック信号の位相との間の差を表す位相誤差
信号を生成するよう構成されているもの、前記位相検出
器の出力に結合され前記位相誤差信号を受けかつそこか
ら誤差電圧を発生するためのローパスフィルタ、前記ロ
ーパスフィルタに結合され前記誤差電圧を受けかつ前記
誤差電圧により調整された所定の周波数でクロック方形
波信号を発生するための電圧制御発振器（ＶＣＯ）であ
って、前記クロック方形波信号の所定の周波数は前記Ｐ
ＷＭ出力信号の所望の分解能周波数より高いもの、そし
て前記ＶＣＯに結合され前記ＶＣＯからのクロック方形
波信号を受けかつその周波数を所定の値で除算して前記
フィードバック信号を生成する周波数分周器、を具備す
る前記位相同期ループ（ＰＬＬ）、前記ＰＬＬに結合さ
れかつ前記ＶＣＯからクロック方形波信号を受けるため
の第１の入力、データ信号を受けるための第２の入力、
および前記データ信号によって決定されるデューティサ
イクルおよび前記ＰＷＭ出力信号の所望の分解能周波数
より高い周波数を有するＰＷＭ出力を提供するための出
力を有するパルス幅変調（ＰＷＭ）コントローラ、そし
て前記ＰＷＭコントローラの出力に結合された第１の入
力および前記出力端子に結合された出力を有し、前記Ｐ
ＷＭ出力を前記ＰＷＭコントローラから前記出力端子に
スイッチングするためのスイッチング回路であって、こ
の場合前記ＰＷＭ出力信号が前記基準クロック信号の各
サイクルの少なくとも始めの部分の間に前記ＰＷＭコン
トローラからのＰＷＭ出力を含まず、前記ＰＷＭ出力信
号の平均周波数は前記所望の分解能周波数でありかつ前
記ＰＷＭ出力信号のデューティサイクルは前記データ信
号によって決定されるもの、を具備することを特徴とす
る。
【００１４】好ましい実施形態では、前記スイッチング
回路はそれが前記ＰＷＭコントローラからのＰＷＭ出力
を受けるよう結合されている間の部分を除き各々の基準
クロックサイクルの残りの間前記出力端子をフローティ
ングとなるようスイッチングする。
回路はそれが前記ＰＷＭコントローラからのＰＷＭ出力
を受けるよう結合されている間の部分を除き各々の基準
クロックサイクルの残りの間前記出力端子をフローティ
ングとなるようスイッチングする。
【００１５】
【発明の実施の形態】以下、図面を参照して、実例によ
り、本発明の一実施形態をより詳細に説明する。上に述
べたように、モニタスクリーン上の画像の制御のために
正確に制御されたｄ．ｃ．電圧レベルをもつことが望ま
しい。そのような電圧はＰＷＭ電圧発生器によって提供
され、該ＰＷＭ電圧発生器の出力はローパスフィルタに
提供され、該ローパスフィルタは前記ＰＷＭ出力を平均
して前記ｄ．ｃ．電圧レベルを提供する。前記ＰＷＭ電
圧発生器の出力は、図２における波形５０で示されるよ
うに、パルス波形であり、そのデューティサイクルは、
図１に示される、ＰＷＭコントローラ１４によって制御
され、該ＰＷＭコントローラ１４は、１つの入力とし
て、用途によって必要とされる分解能に従って決定され
る周波数を有するクロック方形波信号をノード７上に受
信し、かつ、第２の入力として、ノード１７上にデータ
信号を受け、該データ信号はＰＷＭコントローラ１４に
対し、例えばマイクロコントローラ（ＭＣＵ）（図示せ
ず）、からのＰＷＭコントローラ１４に対し前記ＰＷＭ
出力のパルスがどれだけ広くあるべきかを示すデューテ
ィサイクル情報を提供する。
り、本発明の一実施形態をより詳細に説明する。上に述
べたように、モニタスクリーン上の画像の制御のために
正確に制御されたｄ．ｃ．電圧レベルをもつことが望ま
しい。そのような電圧はＰＷＭ電圧発生器によって提供
され、該ＰＷＭ電圧発生器の出力はローパスフィルタに
提供され、該ローパスフィルタは前記ＰＷＭ出力を平均
して前記ｄ．ｃ．電圧レベルを提供する。前記ＰＷＭ電
圧発生器の出力は、図２における波形５０で示されるよ
うに、パルス波形であり、そのデューティサイクルは、
図１に示される、ＰＷＭコントローラ１４によって制御
され、該ＰＷＭコントローラ１４は、１つの入力とし
て、用途によって必要とされる分解能に従って決定され
る周波数を有するクロック方形波信号をノード７上に受
信し、かつ、第２の入力として、ノード１７上にデータ
信号を受け、該データ信号はＰＷＭコントローラ１４に
対し、例えばマイクロコントローラ（ＭＣＵ）（図示せ
ず）、からのＰＷＭコントローラ１４に対し前記ＰＷＭ
出力のパルスがどれだけ広くあるべきかを示すデューテ
ィサイクル情報を提供する。
【００１６】クロック方形波信号は位相同期ループ（Ｐ
ＬＬ）によって好適に発生される。図１に示されるよう
に、ＰＬＬは該ＰＬＬへの入力としてノード１上にシス
テムクロック信号入力を受ける位相検出器２、抵抗６お
よび容量１０で形成されるローパスフィルタ（ＬＰＦ）
４、ノード７上にクロック方形波出力を発生する電圧制
御発振器（ＶＣＯ）１２、およびノード７、すなわちＶ
ＣＯ１２の出力、およびノード１３、すなわち位相検出
器２への入力、の間のフィードバック経路における周波
数分周器１６によって形成される。周波数分周器１６は
ノード７上のＶＣＯ１２からのクロック方形波出力の周
波数をノード７上に所望の周波数を生成するのに必要な
値Ｎによって分周する。ノード７上の信号の周波数（ｆ
７）はｆ１・２Ｎであり、この場合ｆ１はノード１上の
信号の周波数である。位相検出器２は、よく知られてい
るように、ノード１上のクロック信号の位相をノード７
上の方形波信号の位相と比較し、かつ、図２の波形５１
で示されるように、位相誤差信号をローパスフィルタ４
への入力におけるノード３上に提供し、該ローパスフィ
ルタ４は誤差電圧をＶＣＯ１２に提供してノード７上に
発生されるクロック方形波信号の周波数を調整する。
ＬＬ）によって好適に発生される。図１に示されるよう
に、ＰＬＬは該ＰＬＬへの入力としてノード１上にシス
テムクロック信号入力を受ける位相検出器２、抵抗６お
よび容量１０で形成されるローパスフィルタ（ＬＰＦ）
４、ノード７上にクロック方形波出力を発生する電圧制
御発振器（ＶＣＯ）１２、およびノード７、すなわちＶ
ＣＯ１２の出力、およびノード１３、すなわち位相検出
器２への入力、の間のフィードバック経路における周波
数分周器１６によって形成される。周波数分周器１６は
ノード７上のＶＣＯ１２からのクロック方形波出力の周
波数をノード７上に所望の周波数を生成するのに必要な
値Ｎによって分周する。ノード７上の信号の周波数（ｆ
７）はｆ１・２Ｎであり、この場合ｆ１はノード１上の
信号の周波数である。位相検出器２は、よく知られてい
るように、ノード１上のクロック信号の位相をノード７
上の方形波信号の位相と比較し、かつ、図２の波形５１
で示されるように、位相誤差信号をローパスフィルタ４
への入力におけるノード３上に提供し、該ローパスフィ
ルタ４は誤差電圧をＶＣＯ１２に提供してノード７上に
発生されるクロック方形波信号の周波数を調整する。
【００１７】しかしながら、このフィードバックメカニ
ズムは位相検出器２からの位相誤差信号がノード７上の
ＶＣＯ出力において周波数ジッタを導入させ、該出力を
各クロックサイクルの始めにおいてノード１上のシステ
ムクロック信号に対して進ませあるいは遅らせることに
なる。
ズムは位相検出器２からの位相誤差信号がノード７上の
ＶＣＯ出力において周波数ジッタを導入させ、該出力を
各クロックサイクルの始めにおいてノード１上のシステ
ムクロック信号に対して進ませあるいは遅らせることに
なる。
【００１８】通常、位相検出器の出力はプッシュプル型
のものである。しかしながら、ノード７上の信号が常に
ノード１上の信号より遅れることを保証するため、オー
プンドレイン出力を備えた位相検出器２がノード５に電
流を注入する抵抗８と共に使用される。この構成は図２
における波形５２で示されるような電圧をノード５上に
生成する。ノード５上のこの電圧は、図２の波形５３で
示されるように、ノード７、ＶＣＯ１２の出力、上に一
様でない周波数の信号を生成することになる。ＶＣＯ出
力におけるこの周波数の非一様性はＰＷＭコントローラ
１４のタイムスロットが図２における波形５４で示され
るように一様でない周期のものとなるようにし、この場
合タイムスロット０１は６２で参照されかつタイムスロ
ット２Ｍ、この場合ＭはＰＷＭコントローラ１４に対す
るデータビットの数である、は６３で参照される。これ
は結果としてＰＷＭコントローラ１４からのノード９上
のＰＷＭ出力のデューティサイクルがＰＷＭコントロー
ラ１４へのノード１７上のＭＣＵ入力からのデータ信号
に関して非線形となるようにし、従って、システムクロ
ックサイクルの始めにおいて、ノード９上のＰＷＭ出力
のデューティサイクルがデータ信号による所望のデュー
ティサイクルより大きくなる。これはｄ．ｃ．電圧レベ
ルが必要なものより高くなるようにし、従って出力に非
線形性を導入する。
のものである。しかしながら、ノード７上の信号が常に
ノード１上の信号より遅れることを保証するため、オー
プンドレイン出力を備えた位相検出器２がノード５に電
流を注入する抵抗８と共に使用される。この構成は図２
における波形５２で示されるような電圧をノード５上に
生成する。ノード５上のこの電圧は、図２の波形５３で
示されるように、ノード７、ＶＣＯ１２の出力、上に一
様でない周波数の信号を生成することになる。ＶＣＯ出
力におけるこの周波数の非一様性はＰＷＭコントローラ
１４のタイムスロットが図２における波形５４で示され
るように一様でない周期のものとなるようにし、この場
合タイムスロット０１は６２で参照されかつタイムスロ
ット２Ｍ、この場合ＭはＰＷＭコントローラ１４に対す
るデータビットの数である、は６３で参照される。これ
は結果としてＰＷＭコントローラ１４からのノード９上
のＰＷＭ出力のデューティサイクルがＰＷＭコントロー
ラ１４へのノード１７上のＭＣＵ入力からのデータ信号
に関して非線形となるようにし、従って、システムクロ
ックサイクルの始めにおいて、ノード９上のＰＷＭ出力
のデューティサイクルがデータ信号による所望のデュー
ティサイクルより大きくなる。これはｄ．ｃ．電圧レベ
ルが必要なものより高くなるようにし、従って出力に非
線形性を導入する。
【００１９】一例として、図２の波形５５は＄０１のデ
ータ値に対するノード９上の電圧を示し、かつ波形５６
は＄０２のデータ値に対するものを示す。波形５６上の
パルスの幅は波形５５上のパルスの幅の２倍ではないこ
とが分かる。
ータ値に対するノード９上の電圧を示し、かつ波形５６
は＄０２のデータ値に対するものを示す。波形５６上の
パルスの幅は波形５５上のパルスの幅の２倍ではないこ
とが分かる。
【００２０】この問題を克服するため、周波数分周器１
６はノード７上の周波数を２Ｎで分周し、それによって
ＶＣＯ１２が、波形５７で示されるように、ノード７上
に出力を生成し、これはＰＷＭコントローラ１４によっ
て必要とされる周波数の２倍の周波数を有する。波形５
９で示される、ノード１１上の信号はゲート１８，２０
および２２によって形成される出力イネーブル論理を制
御するために使用される。ノード１９および２１上の信
号はノード１１上の信号のハイ部分の間にトランジスタ
２４および２６をスイッチオフし、従ってノード１５が
フローティングとなるようにする。ノード１１の信号の
サイクルの第２のハーフ（ｓｅｃｏｎｄｈａｌｆ）の間
に、ＰＷＭコントローラ１４の出力はノード１５へと受
け渡される。図２の波形５７〜６１はＰＷＭサイクルの
１つのフレームを示すために伸長されていることが理解
されるであろう。
６はノード７上の周波数を２Ｎで分周し、それによって
ＶＣＯ１２が、波形５７で示されるように、ノード７上
に出力を生成し、これはＰＷＭコントローラ１４によっ
て必要とされる周波数の２倍の周波数を有する。波形５
９で示される、ノード１１上の信号はゲート１８，２０
および２２によって形成される出力イネーブル論理を制
御するために使用される。ノード１９および２１上の信
号はノード１１上の信号のハイ部分の間にトランジスタ
２４および２６をスイッチオフし、従ってノード１５が
フローティングとなるようにする。ノード１１の信号の
サイクルの第２のハーフ（ｓｅｃｏｎｄｈａｌｆ）の間
に、ＰＷＭコントローラ１４の出力はノード１５へと受
け渡される。図２の波形５７〜６１はＰＷＭサイクルの
１つのフレームを示すために伸長されていることが理解
されるであろう。
【００２１】波形６０および６１はそれぞれ＄０１およ
び＄０２のＰＷＭデータに対するノード１５上の信号を
示す。ノード１５は、波形６０上に示される、期間６４
の間はフローティングのままとなっているから、ノード
２３上の出力ｄ．ｃ．電圧は波形６０において矢印６５
および６６で示されるようなマーク／スペース比率を有
する。このマーク／スペース比率は波形５３がＰＷＭサ
イクルにわたり一様な周波数を有していれば波形５５お
よび５６が有していたものと同じである。非一様性の期
間または周期が除去されたから、これは結果として抵抗
２８および容量３０で形成されるローパスフィルタの出
力であるノード２３上にリニアな電圧を生じる。
び＄０２のＰＷＭデータに対するノード１５上の信号を
示す。ノード１５は、波形６０上に示される、期間６４
の間はフローティングのままとなっているから、ノード
２３上の出力ｄ．ｃ．電圧は波形６０において矢印６５
および６６で示されるようなマーク／スペース比率を有
する。このマーク／スペース比率は波形５３がＰＷＭサ
イクルにわたり一様な周波数を有していれば波形５５お
よび５６が有していたものと同じである。非一様性の期
間または周期が除去されたから、これは結果として抵抗
２８および容量３０で形成されるローパスフィルタの出
力であるノード２３上にリニアな電圧を生じる。
【００２２】上に述べたように、説明した特定の実施形
態はＰＷＭ出力信号を提供するためにパルス幅コントロ
ーラを使用するが、本発明はまたパルス密度変調器（Ｐ
ＤＭ）を使用するシステムにも適用可能であり、この場
合は出力信号は等しい幅を有するパルスの密度が最終的
な電圧を決定する数多くのタイムスロットを有する。さ
らに、上で説明した特定の実施形態はＰＬＬ出力周波数
を２倍にしかつ次にＰＷＭコントローラ出力の各サイク
ルの半分（ｈａｌｆ）をマスク除去するが、ＰＬＬ周波
数は４倍にし、または事実上任意の他の整数によって乗
算することができ、これは発生器の出力に渡されるＰＷ
Ｍコントローラ出力がサイクルを前記整数で除算しかつ
各ＰＬＬサイクルの始めにおいて一様でない周波数領域
内に入らないサイクルの部分（ｆｒａｃｔｉｏｎ）を使
用することにより取られたＰＷＭコントローラ出力の各
サイクルの一部である限り可能である。
態はＰＷＭ出力信号を提供するためにパルス幅コントロ
ーラを使用するが、本発明はまたパルス密度変調器（Ｐ
ＤＭ）を使用するシステムにも適用可能であり、この場
合は出力信号は等しい幅を有するパルスの密度が最終的
な電圧を決定する数多くのタイムスロットを有する。さ
らに、上で説明した特定の実施形態はＰＬＬ出力周波数
を２倍にしかつ次にＰＷＭコントローラ出力の各サイク
ルの半分（ｈａｌｆ）をマスク除去するが、ＰＬＬ周波
数は４倍にし、または事実上任意の他の整数によって乗
算することができ、これは発生器の出力に渡されるＰＷ
Ｍコントローラ出力がサイクルを前記整数で除算しかつ
各ＰＬＬサイクルの始めにおいて一様でない周波数領域
内に入らないサイクルの部分（ｆｒａｃｔｉｏｎ）を使
用することにより取られたＰＷＭコントローラ出力の各
サイクルの一部である限り可能である。
【００２３】本発明の特定の１つの実施形態のみが詳細
に説明されたが、当業者により本発明の範囲から離れる
ことなく種々の他の変更および改善をなすことができる
ことは理解されるであろう。
に説明されたが、当業者により本発明の範囲から離れる
ことなく種々の他の変更および改善をなすことができる
ことは理解されるであろう。
【００２４】
【発明の効果】以上のように、本発明によれば、比較的
簡単な構成で一様なクロックシステムを備えたオープン
ループにおいて形成されるパルス幅変調（ＰＷＭ）また
はパルス密度変調（ＰＤＭ）信号を生成できるパルス信
号発生器が実現できる。
簡単な構成で一様なクロックシステムを備えたオープン
ループにおいて形成されるパルス幅変調（ＰＷＭ）また
はパルス密度変調（ＰＤＭ）信号を生成できるパルス信
号発生器が実現できる。
【図１】本発明の１実施形態に係わるパルス幅変調（Ｐ
ＷＭ）電圧発生器を示すブロック回路図である。
ＷＭ）電圧発生器を示すブロック回路図である。
【図２】図１の実施形態における種々のポイントの信号
を示す信号波形図である。
を示す信号波形図である。
２ 位相検出器 ４ ローパスフィルタ（ＬＰＦ） ６，８，２８ 抵抗 １０，３０ 容量 １２ 電圧制御発振器（ＶＣＯ） １４ ＰＷＭコントローラ １６ 周波数分周器 １８ インバータ ２０ ＮＡＮＤゲート ２２ ＮＯＲゲート ２４，２６ トランジスタ
Claims (14)
- 【請求項１】 パルス信号発生器であって、 所定のクロック周波数で基準クロック信号を受けるため
の入力端子、 所定のクロック周波数でフレームを有する出力信号を提
供するための出力端子であって、各々のフレームはある
分解能周波数における所定の数のタイムスロットからな
るもの、 位相同期ループ（ＰＬＬ）であって、 前記入力端子に結合され基準クロック信号を受けるため
の第１の入力、フィードバック信号を受けるための第２
の入力および出力を有する位相検出器であって、該位相
検出器は前記基準クロック信号の位相を前記フィードバ
ック信号の位相と比較しかつ前記基準クロック信号の位
相と前記フィードバック信号の位相との間の差を表す位
相誤差信号を生成するよう構成されているもの、 前記位相検出器の出力に結合され前記位相誤差信号を受
けかつそこから誤差電圧を発生するためのローパスフィ
ルタ、 前記ローパスフィルタに結合され前記誤差電圧を受けか
つ前記誤差電圧により調整された所定の周波数でクロッ
ク方形波信号を発生するための電圧制御発振器（ＶＣ
Ｏ）であって、前記クロック方形波信号の所定の周波数
は前記分解能周波数より高いもの、そして前記ＶＣＯに
結合され前記ＶＣＯからのクロック方形波信号を受けか
つその周波数を所定の値で除算して前記フィードバック
信号を生成する周波数分周器、を具備する前記位相同期
ループ（ＰＬＬ）、 前記ＰＬＬに結合されかつ前記ＶＣＯからクロック方形
波信号を受けるための第１の入力、データ信号を受ける
ための第２の入力および前記所定のクロック周波数でフ
レームを有する信号を提供するための出力を有するパル
スコントローラであって、各々のフレームは前記分解能
周波数より高い周波数でタイムスロットを有しタイムス
ロット内に前記データ信号により決定されるパルスを備
えるもの、そして前記コントローラの出力に結合された
第１の入力および前記出力端子に結合された出力を有し
前記コントローラからの信号を前記出力端子にスイッチ
ングするスイッチング回路であって、この場合前記出力
信号は各々のフレームの少なくとも始めの部分の間に前
記コントローラからの信号を含まず、各々のフレームに
わたり平均された前記出力信号の周波数は前記分解能周
波数でありかつ各フレーム内の前記出力信号のパルスの
ハイ−ロー比率は前記データ信号によって決定されるも
の、 を具備することを特徴とするパルス信号発生器。 - 【請求項２】 前記スイッチング回路はそれが前記コン
トローラからの信号を受けるよう結合されている間の部
分を除き各々のフレームの残りの間前記出力端子がフロ
ーティングになるようにスイッチングを行うことを特徴
とする、請求項１に記載のパルス信号発生器。 - 【請求項３】 前記クロック方形波信号の所定の周波数
は前記分解能周波数の整数値倍であり、前記整数値は少
なくとも２であることを特徴とする、請求項１または２
に記載のパルス信号発生器。 - 【請求項４】 前記スイッチング回路は前記基準クロッ
ク信号の整数値倍を受けるための第２の入力を備え、前
記整数値は少なくとも１であることを特徴とする、請求
項３に記載のパルス信号発生器。 - 【請求項５】 前記クロック方形波信号の所定の周波数
は前記分解能周波数の２倍でありかつ前記スイッチング
回路の第２の入力は前記基準クロック信号を受けること
を特徴とする、請求項４に記載のパルス信号発生器。 - 【請求項６】 前記スイッチング回路は各フレームの第
２のハーフの間にのみ前記信号を前記コントローラから
前記出力端子にスイッチングすることを特徴とする、請
求項５に記載のパルス信号発生器。 - 【請求項７】 前記コントローラはパルス幅変調（ＰＷ
Ｍ）コントローラでありかつ前記出力信号はＰＷＭ信号
であることを特徴とする、請求項１〜６の内のいずれか
１項に記載のパルス信号発生器。 - 【請求項８】 前記コントローラはパルス密度変調（Ｐ
ＤＭ）コントローラでありかつ前記出力信号はＰＤＭ信
号であることを特徴とする、請求項１〜６の内のいずれ
か１項に記載のパルス信号発生器。 - 【請求項９】 パルス幅変調（ＰＷＭ）電圧発生器であ
って、 基準クロック信号を受けるための入力端子、 所望の分解能周波数でＰＷＭ出力信号を提供するための
出力端子、 位相同期ループ（ＰＬＬ）であって、 前記入力端子に結合されシステムクロック信号を受ける
ための第１の入力、フィードバック信号を受けるための
第２の入力および出力を有する位相検出器であって、該
位相検出器は前記システムクロック信号の位相を前記フ
ィードバック信号の位相と比較しかつ前記システムクロ
ック信号の位相と前記フィードバック信号の位相との間
の差を表す位相誤差信号を生成するよう構成されている
もの、 前記位相検出器の出力に結合され前記位相誤差信号を受
けかつそこから誤差電圧を発生するためのローパスフィ
ルタ、 前記ローパスフィルタに結合され前記誤差電圧を受けか
つ前記誤差電圧により調整された所定の周波数でクロッ
ク方形波信号を発生するための電圧制御発振器（ＶＣ
Ｏ）であって、前記クロック方形波信号の所定の周波数
は前記ＰＷＭ出力信号の所望の分解能周波数より高いも
の、そして前記ＶＣＯに結合され前記ＶＣＯからのクロ
ック方形波信号を受けかつその周波数を所定の値で除算
して前記フィードバック信号を生成する周波数分周器、
を具備する前記位相同期ループ（ＰＬＬ）、 前記ＰＬＬに結合されかつ前記ＶＣＯからクロック方形
波信号を受けるための第１の入力、データ信号を受ける
ための第２の入力、および前記データ信号によって決定
されるデューティサイクルおよび前記ＰＷＭ出力信号の
所望の分解能周波数より高い周波数を有するＰＷＭ出力
を提供するための出力を有するパルス幅変調（ＰＷＭ）
コントローラ、そして前記ＰＷＭコントローラの出力に
結合された第１の入力および前記出力端子に結合された
出力を有し、前記ＰＷＭ出力を前記ＰＷＭコントローラ
から前記出力端子にスイッチングするためのスイッチン
グ回路であって、この場合前記ＰＷＭ出力信号が前記基
準クロック信号の各サイクルの少なくとも始めの部分の
間に前記ＰＷＭコントローラからのＰＷＭ出力を含ま
ず、前記ＰＷＭ出力信号の平均周波数は前記所望の分解
能周波数でありかつ前記ＰＷＭ出力信号のデューティサ
イクルは前記データ信号によって決定されるもの、 を具備することを特徴とするパルス幅変調（ＰＷＭ）電
圧発生器。 - 【請求項１０】 前記スイッチング回路はそれが前記Ｐ
ＷＭコントローラからのＰＷＭ出力を受けるよう結合さ
れている間の部分を除き各々の基準クロックサイクルの
残りの間前記出力端子をフローティングとなるようスイ
ッチングすることを特徴とする、請求項９に記載のＰＷ
Ｍ電圧発生器。 - 【請求項１１】 前記クロック方形波信号の所定の周波
数は前記ＰＷＭ出力信号の所望の分解能周波数の整数値
倍であり、前記整数値は少なくとも２であることを特徴
とする、請求項９または１０に記載のＰＷＭ電圧発生
器。 - 【請求項１２】 前記スイッチング回路は前記基準クロ
ック信号の整数値倍を受けるための第２の入力を備え、
前記整数値は少なくとも１であることを特徴とする、請
求項１１に記載のＰＷＭ電圧発生器。 - 【請求項１３】 前記クロック方形波信号の所定の周波
数は前記ＰＷＭ出力信号の所望の分解能周波数の２倍で
あり、かつ前記スイッチング回路の前記第２の入力は基
準クロック信号を受けることを特徴とする、請求項１２
に記載のＰＷＭ電圧発生器。 - 【請求項１４】 前記スイッチング回路は各々の基準ク
ロックサイクルの第２のハーフの間にのみ前記ＰＷＭ出
力を出力端子にスイッチングすることを特徴とする、請
求項１３に記載のＰＷＭ電圧発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SG1996011948A SG60031A1 (en) | 1996-12-30 | 1996-12-30 | Pulsed signal generator |
| SG9611948-2 | 1996-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209829A true JPH10209829A (ja) | 1998-08-07 |
Family
ID=20429552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9368226A Pending JPH10209829A (ja) | 1996-12-30 | 1997-12-26 | パルス信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH10209829A (ja) |
| SG (1) | SG60031A1 (ja) |
| TW (1) | TW347613B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421382B1 (en) | 1999-06-29 | 2002-07-16 | Nec Corporation | Pulse width modulation signal generator |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3647364B2 (ja) | 2000-07-21 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | クロック制御方法及び回路 |
| CN109088633B (zh) * | 2018-09-20 | 2021-12-03 | 郑州云海信息技术有限公司 | 一种脉冲产生器、脉冲产生方法及电子设备 |
-
1996
- 1996-12-30 SG SG1996011948A patent/SG60031A1/en unknown
-
1997
- 1997-01-20 TW TW086100562A patent/TW347613B/zh active
- 1997-12-26 JP JP9368226A patent/JPH10209829A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421382B1 (en) | 1999-06-29 | 2002-07-16 | Nec Corporation | Pulse width modulation signal generator |
| DE10031642C2 (de) * | 1999-06-29 | 2003-03-27 | Nec Corp Tokio Tokyo | Pulsdauermodulationssignalgenerator |
Also Published As
| Publication number | Publication date |
|---|---|
| TW347613B (en) | 1998-12-11 |
| SG60031A1 (en) | 1999-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8667038B1 (en) | Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation | |
| JP5022445B2 (ja) | スペクトラム拡散クロック発生装置 | |
| US7148757B2 (en) | Charge pump-based PLL having dynamic loop gain | |
| US6781425B2 (en) | Current-steering charge pump circuit and method of switching | |
| JP4298688B2 (ja) | クロック発生回路及びクロック発生方法 | |
| US7043202B2 (en) | Frequency modulator apparatus of phase selection type, and frequency synthesizer of phase selection type | |
| KR950026124A (ko) | 단축된 로크 시간을 갖는 피엘엘(pll) 회로 | |
| JPS63146613A (ja) | 遅延回路 | |
| JPH04223614A (ja) | パルス幅変調器 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| KR100351692B1 (ko) | Ｐｌｌ회로 및 이를 이용한 주파수변조방법 | |
| JPH09321617A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2859082B2 (ja) | ビットクロック再生装置 | |
| JPH10209829A (ja) | パルス信号発生器 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
| KR19980064786A (ko) | 펄스 신호 발생기 | |
| KR100207494B1 (ko) | 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법 | |
| JP3513753B2 (ja) | 電圧制御オシレータ及びそれを用いたマルチビットレート・タイミング抽出回路 | |
| JPH0749870Y2 (ja) | Ｐｌｌ回路 | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| JP2009081557A (ja) | 位相ロックループ回路 | |
| JP2639315B2 (ja) | Ｐｌｌ回路 | |
| JPH09116432A (ja) | 可変周波数発生装置およびその出力周波数制御方法 |