CN109088633B - 一种脉冲产生器、脉冲产生方法及电子设备 - Google Patents

一种脉冲产生器、脉冲产生方法及电子设备 Download PDF

Info

Publication number
CN109088633B
CN109088633B CN201811101472.0A CN201811101472A CN109088633B CN 109088633 B CN109088633 B CN 109088633B CN 201811101472 A CN201811101472 A CN 201811101472A CN 109088633 B CN109088633 B CN 109088633B
Authority
CN
China
Prior art keywords
pulse width
width modulator
pulse
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811101472.0A
Other languages
English (en)
Other versions
CN109088633A (zh
Inventor
林冠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201811101472.0A priority Critical patent/CN109088633B/zh
Publication of CN109088633A publication Critical patent/CN109088633A/zh
Application granted granted Critical
Publication of CN109088633B publication Critical patent/CN109088633B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Pulse Circuits (AREA)

Abstract

本申请公开了一种脉冲产生器,包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器,其中,锁相环分别与第一脉宽调制器和第二脉宽调制器连接,以使第一脉宽调制器和第二脉宽调制器分别对锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;积分器与第二脉宽调制器连接,用于对第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,然后再通过双回路延迟锁相环将脉宽调制器的输出信号反馈给锁相环形成闭回路,以便和输入信号同步,再输出脉冲信号。该脉冲信号的占空比具有较大的输出范围以及较高的分辨率。本申请还公开了一种脉冲产生方法及电子设备。

Description

一种脉冲产生器、脉冲产生方法及电子设备
技术领域
本申请涉及计算机通信领域,尤其涉及一种脉冲产生器、脉冲产生方法及电子设备。
背景技术
脉冲宽度调制(Pulse Width Modulation,PWM)是一种将信号转换为脉冲的技术,其转换得到的脉冲的周期是固定的,但占空比(Duty Cycle)往往会随信号的大小而改变。
在高频电路的应用中,常常需要对占空比进行校准,尤其是使用双倍速率同步动态随机存储器(DDR,double data rate)的系统中,需要将信号的占空比校准为50%。在一些应用中,如调整风扇转速的电路应用中,还需要提供各种不同占空比的脉冲信号。
现有技术提供了一种可程序化电荷帮浦电路,以对占空比进行校准,并提供更多占空比输出。然而电荷帮浦电路输出脉冲的占空比一般在45%~60%左右,可控制的范围不大,而且可操作的分辨率也不高。因此,亟需提供一种脉冲产生器以及脉冲产生方法,使得能够获得更大的输出范围,以及更高的分辨率。
发明内容
有鉴于此,本申请提供了一种脉冲产生器,通过两个脉宽调制器分别对信号正缘和负缘进行数位调制,实现脉冲宽度的粗调整,然后通过积分器对脉冲宽度进行细调整,基于此产生的脉冲具有更大的输出范围以及更高的分辨率。对应地,本申请还提供了一种脉冲产生方法及电子设备。
本申请第一方面提供了一种脉冲产生器,所述脉冲产生器包括包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环和积分器,其中:
所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;
所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整;
所述第一脉宽调制器和所述第二脉宽调制器分别与所述双回路延迟锁相环连接,所述双回路延迟锁相环用于将所述第一脉宽调制器和所述第二脉宽调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号。
可选的,所述积分器为三角积分调变电路。
可选的,所述三角积分调变电路具体用于:
通过8比特的第一数字控制信号对所述第二脉宽调制器的输入信号的负缘进行调制。
可选的,所述第一脉宽调制器具体用于:
通过3比特的第二数字控制信号对所述锁相环的输出信号的正缘进行调制;
所述第二脉宽调制器具体用于:
通过3比特的第三数字控制信号对所述锁相环的输出信号的正缘进行调制。
可选的,所述锁相环的初始输入信号为占空比为10%至90%的失真信号。
本申请第二方面提供了一种脉冲产生方法,所述方法包括:
获取初始输入信号;
将所述初始输入信号输入所述脉冲产生器;所述脉冲产生器用于通过锁相环对所述输入信号进行相位同步处理,将处理后的信号分别输入给第一脉宽调制器和第二脉宽调制器,以使所述第一脉宽调制器对所述处理后的信号的正缘进行数位调制,所述第二脉宽调制器对所述处理后的信号的负缘进行数位调制,以实现对脉冲宽度的粗调整,所述脉冲产生器的积分器对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,所述脉冲产生器的双回路延迟锁相环将所述第一脉冲调制器的输出信号和所述第二脉冲调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号;
获取所述脉冲产生器输出的所述脉冲信号。
可选的,所述脉冲产生器的积分器为三角积分调变电路。
本申请第三方面提供了一种电子设备,,所述电子设备包括如本申请第一方面所述的脉冲产生器和信号源,其中:
所述信号源用于提供信号;
所述脉冲产生器用于根据所述信号产生脉冲。
从以上技术方案可以看出,本申请实施例具有以下优点:
本申请实施例中提供了一种脉冲产生器,该脉冲产生器包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器,其中,所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,然后再通过双回路延迟锁相环将脉宽调制器的输出信号反馈给锁相环形成闭回路,以便和输入信号同步,再输出脉冲信号。由于通过两个脉宽调制器分别对信号的正缘和负缘进行数位调制,如此生成的脉冲的占空比具有较大的输出范围,并且在通过脉宽调制器粗调整的基础上,还增加了积分器对负缘进行细调整,如此,该脉冲产生器具有更高的分辨率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请实施例中一种脉冲产生器的结构示意图;
图2为本申请实施例中一种脉冲产生器的结构示意图;
图3为本申请实施例中一种脉冲产生方法的流程图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
针对现有技术中采用可程序化电荷帮浦电路在对占空比进行校准时,可控制的范围不大,并且可操作的分辨率不高的技术问题,本申请提供了一种脉冲产生器,该脉冲产生器包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器,所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整;所述第一脉宽调制器和所述第二脉宽调制器分别与所述双回路延迟锁相环连接,所述双回路延迟锁相环用于将所述第一脉宽调制器和所述第二脉宽调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号。
由于通过两个脉宽调制器分别对信号的正缘和负缘进行数位调制,如此生成的脉冲的占空比具有较大的输出范围,并且在通过脉宽调制器粗调整的基础上,还增加了积分器对负缘进行细调整,如此,该脉冲产生器具有更高的分辨率。
为了使得本申请的技术方案更加清楚、易于理解,下面将结合附图对本申请实施例提供的脉冲产生器进行介绍。
参见图1所示的脉冲产生器的结构示意图,所述脉冲产生器包括锁相环10、第一脉宽调制器20、第二脉宽调制器30、双回路延迟锁相环40和积分器50,其中:
所述锁相环10分别与所述第一脉宽调制器20和所述第二脉宽调制器30连接,用于将所述锁相环10的输出信号分别传输给所述第一脉宽调制器20和所述第二脉宽调制器30,以使所述第一脉宽调制器20和所述第二脉宽调制器30分别对所述锁相环10的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;
所述积分器50与所述第二脉宽调制器30连接,用于对所述第二脉宽调制器30的输入信号的负缘进行调制,以实现脉冲宽度的细调整;
所述第一脉宽调制器20和所述第二脉宽调制器30分别与所述双回路延迟锁相环40连接,所述双回路延迟锁相环40用于将所述第一脉宽调制器20和所述第二脉宽调制器30的输出信号反馈给所述锁相环10形成闭回路,以实现所述第一脉宽调制器20和所述第二脉宽调制器30的输出信号与所述锁相环10的初始输入信号的相位同步,并输出脉冲信号。
其中,锁相环(Phase-Locked Loop,PLL)10是一种反馈电路,其作用在于使得电路上的时钟和某一外部时钟的相位同步。因锁相环10可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,如此,在采集数据时,能够保证采样时钟是同步的。
锁相环10由三部分组成,包括鉴相器(phase dettector,PD)、环路滤波器(,loopfilter,LPF)和压控振荡器(Voltage Controlled Oscillator,VCO)。其中,鉴相器用于鉴别锁相环10的输入信号和输出信号的相位差,并输出误差电压Ud,Ud中的噪声和干扰成分被低通性质的环路滤波器滤除,形成压控振荡器的控制电压Uc,Uc作用与压控振荡器,使得压控振荡器的输出信号的振荡频率fo拉向锁相环输入信号频率fi,当fo等于fi时,锁相环的环路被锁定,该状态称为入锁。
在本实施例中,将原始输入信号CK_IN输入锁相环10,可以使得信号的频率和相位稳定,然后将锁相环10输出的信号分别输入第一脉宽调制器20和第二脉宽调制器30,使得第一脉宽调制器20对锁相环10输出信号的正缘进行数位调制,第二脉宽调制器30对锁相环10输出信号的负缘进行数位调制。
其中,第一脉宽调制器20和第二脉宽调制器30是基于脉冲宽度调制(Pulse WidthModulation,PWM)原理实现对锁相环10输出信号的调制。其原理具体对逆变电路开关器件的通断进行控制,使输出端得到一系列赋值相等的脉冲。以锁相环10输出信号为正弦波作为示例,将正弦波的半波波形分成N等份,其中,N为正整数,然后将正弦波的半波视为有N个彼此相连的脉冲所组成的波形,这N个脉冲的宽度相等,均为半波周期的1/N,但其幅值不等,并且这N个脉冲顶部不是水平直线而是曲线,各个脉冲的幅值按正弦规律变化。接着,将上述脉冲序列用相同数量的等幅而不等宽的矩形脉冲序列代替,使矩形脉冲的中点和相应正弦等分的中点重合,且使矩形脉冲和相应正弦部分面积(即冲量)相等,就得到一组脉冲序列,该脉冲序列即构成PWM波形。基于冲量相等效果相同的原理,该PWM波形与正弦波的波形是等效的。对于正弦波的负半周,可以采用与上述方式相同的方式得到脉冲序列。
针对第一脉宽调制器20和第二脉宽调制器30,可以通过外加数字控制信号对第一脉宽调制器20的输入信号以及第二脉宽调制器30的输入信号进行调制。具体地,参见图2,第一脉宽调制器20具体用于通过3比特的第二数字控制信号对所述锁相环10的输出信号的正缘进行调制,第二脉宽调制器30具体用于通过3比特的第三数字控制信号对所述锁相环10的输出信号的正缘进行调制,从而实现脉冲宽度的粗调整。仍以锁相环10的输出信号为正弦波作为示例,第一脉宽调制器20对正弦波的正半周对应的半波进行调制,得到正半周的半波对应的PWM波形,第二脉宽调制器30对正弦波的负半周对应的半波进行调制,得到负半周对应的PWM波形,第一脉宽调制器20通过3比特的第二数字控制信号对正半周对应的PWM波形进行数位调制,第二脉宽调制器30通过3比特的第三数字控制信号对负半周对应的PWM波形进行数位调制,由于第二数字控制信号以及第三数字控制信号均为3比特,如此,脉宽可以在该正弦波的1/4~3/4之间进行调整,因此,本申请实施例提供的脉冲产生器可以实现占空比25%~75%的调制范围。
针对第二脉宽调制器30,其与积分器50连接,积分器50能够对所述第二脉宽调制器30的输入信号的负缘进行调制,以实现脉冲宽度的细调整。其中,积分器可以是三角积分调变电路,该三角积分电路可以对第二脉宽调制器产生的PWM波形再次进行调制,去除波形抖动,得到更为精准的脉冲信号。在具体实现时,三角积分电路通过8比特的第一数字控制信号对所述第二脉宽调制器的输入信号的负缘进行调制。参见图2,针对锁相环10输出信号的负缘,可以通过3比特的第三数字控制信号以及8比特的第一数字控制信号分别实现粗调整和细调整。在细调整时,由于采用了8比特的第一数字控制信号,因而理论上可以获得7比特的分辨率。
在本实施例中,锁相环10的初始输入信号可以是占空比为10%至90%的失真信号。该失真信号具体可以是接收不完整导致失真的信号等等。将占空比为10%至90%的失真信号输入锁相环10,经过第一脉宽调制器20和第二脉宽调制器30可以校准为50%。在有些情况下,还可以通过第一脉宽调制器20、第二脉宽调制器进行粗调整,积分器50进行细调整,输出占空比为25%~75%的信号。将第一脉宽调制器20和第二脉宽调制器30输出的信号输入至双回路延迟锁相环50,该双回路延迟锁相环50可以将第一脉宽调制器20和所述第二脉宽调制器30的输出信号反馈给所述锁相环10形成闭回路,如此,双回路延迟锁相环50的输出信号CK_OUT与锁相环10的输入信号也即初始输入信号CK_IN同步,该双回路延迟锁相环50的输出信号CK_OUT即为本申请实施例中的脉冲产生器产生的脉冲信号。
由上可知,本申请实施例提供了一种脉冲产生器,该脉冲产生器包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器,其中,所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,然后再通过双回路延迟锁相环将脉宽调制器的输出信号反馈给锁相环形成闭回路,以便和输入信号同步,再输出脉冲信号。由于通过两个脉宽调制器分别对信号的正缘和负缘进行数位调制,如此生成的脉冲的占空比具有较大的输出范围,并且在通过脉宽调制器粗调整的基础上,还增加了积分器对负缘进行细调整,如此,该脉冲产生器具有更高的分辨率。
基于本申请实施例提供的脉冲产生器,本申请实施例还提供了一种脉冲产生方法,下面将结合附图对本申请实施例提供的脉冲产生方法进行介绍。
参见图3所示的脉冲产生方法的流程图,该方法包括:
S301:获取初始输入信号。
初始输入信号是指其占空比需要被校准的输入信号。该初始输入信号可以是因接收异常等原因导致占空比异常的失真信号,也可以是需要产生其他占空比的输入信号。例如,在电风扇这一应用场景中,用户在夜间睡眠时,电风扇可以根据用户睡眠时间自动调节档位,为此,电风扇需要输出不同占空比的时钟信号,以实现档位调节。基于此,电风扇当前的输入信号即为初始输入信号,该初始输入信号的占空比需要进行调整,以适应不同档位需求。
S302:将所述初始输入信号输入所述脉冲产生器。
其中,所述脉冲产生器用于通过锁相环对所述输入信号进行相位同步处理,将处理后的信号分别输入给第一脉宽调制器和第二脉宽调制器,以使所述第一脉宽调制器对所述处理后的信号的正缘进行数位调制,所述第二脉宽调制器对所述处理后的信号的负缘进行数位调制,以实现对脉冲宽度的粗调整,所述脉冲产生器的积分器对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,所述脉冲产生器的双回路延迟锁相环将所述第一脉冲调制器的输出信号和所述第二脉冲调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号。
在具体实现时,第一脉冲调制器通过第二数字控制信号对所述锁相环的输出信号的正缘进行调制;第二脉冲调制器通过第三数字控制信号对所述锁相环的输出信号的负缘进行调制;如此,可以实现对脉冲宽度的粗调整。其中,第二数字控制信号可以为3比特,第三数字控制信号可以为3比特。积分器可以通过外加的第一数字控制信号实现对所述锁相环的输出信号的负缘进行调制,其中,积分器可以是三角积分调变电路,通过积分调变电路可以实现对脉冲宽度的细调整。其中,第一数字控制信号可以为8比特。
S303:获取所述脉冲产生器输出的所述脉冲信号。
在脉冲产生器产生脉冲信号后,可以直接获取脉冲产生器输出的脉冲信号,用于根据该脉冲信号执行相应的操作。例如,在电风扇的应用场景中,根据获取的脉冲信号,改变电风扇的档位,从而改变风速大小。
由上可知,本申请实施例提供了一种脉冲产生方法,该脉冲产生方法是利用脉冲产生器实现的,脉冲产生器包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环、积分器,其中,所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,然后再通过双回路延迟锁相环将脉宽调制器的输出信号反馈给锁相环形成闭回路,以便和输入信号同步,再输出脉冲信号。
由于通过两个脉宽调制器分别对信号的正缘和负缘进行数位调制,如此通过该方法生成的脉冲的占空比具有较大的输出范围,并且在通过脉宽调制器粗调整的基础上,还增加了积分器对负缘进行细调整,如此,通过该方法产生的脉冲具有更高的分辨率。
基于本申请实施例提供的脉冲产生器,本申请实施例还提供了一种电子设备,所述电子设备包括本申请实施例所述的脉冲产生器和信号源,其中:
所述信号源用于提供信号;
所述脉冲产生器用于根据所述信号产生脉冲。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(英文全称:Read-OnlyMemory,英文缩写:ROM)、随机存取存储器(英文全称:Random Access Memory,英文缩写:RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
应当理解,在本申请中,“至少一个(项)”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,用于描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:只存在A,只存在B以及同时存在A和B三种情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,a,b或c中的至少一项(个),可以表示:a,b,c,“a和b”,“a和c”,“b和c”,或“a和b和c”,其中a,b,c可以是单个,也可以是多个。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (8)

1.一种脉冲产生器,其特征在于,所述脉冲产生器包括锁相环、第一脉宽调制器、第二脉宽调制器、双回路延迟锁相环和积分器,其中:
所述锁相环分别与所述第一脉宽调制器和所述第二脉宽调制器连接,用于将所述锁相环的输出信号分别传输给所述第一脉宽调制器和所述第二脉宽调制器,以使所述第一脉宽调制器和所述第二脉宽调制器分别对所述锁相环的输出信号的正缘和负缘进行数位调制,以实现脉冲宽度的粗调整;
所述积分器与所述第二脉宽调制器连接,用于对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整;
所述第一脉宽调制器和所述第二脉宽调制器分别与所述双回路延迟锁相环连接,所述双回路延迟锁相环用于将所述第一脉宽调制器和所述第二脉宽调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号。
2.根据权利要求1所述的脉冲产生器,其特征在于,所述积分器为三角积分调变电路。
3.根据权利要求2所述的脉冲产生器,其特征在于,所述三角积分调变电路具体用于:
通过8比特的第一数字控制信号对所述第二脉宽调制器的输入信号的负缘进行调制。
4.根据权利要求1所述的脉冲产生器,其特征在于,所述第一脉宽调制器具体用于:
通过3比特的第二数字控制信号对所述锁相环的输出信号的正缘进行调制;
所述第二脉宽调制器具体用于:
通过3比特的第三数字控制信号对所述锁相环的输出信号的负缘进行调制。
5.根据权利要求1所述的脉冲产生器,其特征在于,所述锁相环的初始输入信号为占空比为10%至90%的失真信号。
6.一种脉冲产生方法,其特征在于,应用于权利要求1至5任意一项所述的脉冲产生器,所述方法包括:
获取初始输入信号;
将所述初始输入信号输入所述脉冲产生器;所述脉冲产生器用于通过锁相环对所述初始输入信号进行相位同步处理,将处理后的信号分别输入给第一脉宽调制器和第二脉宽调制器,以使所述第一脉宽调制器对所述处理后的信号的正缘进行数位调制,所述第二脉宽调制器对所述处理后的信号的负缘进行数位调制,以实现对脉冲宽度的粗调整,所述脉冲产生器的积分器对所述第二脉宽调制器的输入信号的负缘进行调制,以实现脉冲宽度的细调整,所述脉冲产生器的双回路延迟锁相环将所述第一脉宽 调制器的输出信号和所述第二脉宽 调制器的输出信号反馈给所述锁相环形成闭回路,以实现所述第一脉宽调制器和所述第二脉宽调制器的输出信号与所述锁相环的初始输入信号的相位同步,并输出脉冲信号;
获取所述脉冲产生器输出的所述脉冲信号。
7.根据权利要求6所述的方法,其特征在于,所述脉冲产生器的积分器为三角积分调变电路。
8.一种电子设备,其特征在于,所述电子设备包括如权利要求1至5任意一项所述的脉冲产生器和信号源,其中:
所述信号源用于提供信号;
所述脉冲产生器用于根据所述信号产生脉冲。
CN201811101472.0A 2018-09-20 2018-09-20 一种脉冲产生器、脉冲产生方法及电子设备 Active CN109088633B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811101472.0A CN109088633B (zh) 2018-09-20 2018-09-20 一种脉冲产生器、脉冲产生方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811101472.0A CN109088633B (zh) 2018-09-20 2018-09-20 一种脉冲产生器、脉冲产生方法及电子设备

Publications (2)

Publication Number Publication Date
CN109088633A CN109088633A (zh) 2018-12-25
CN109088633B true CN109088633B (zh) 2021-12-03

Family

ID=64842042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811101472.0A Active CN109088633B (zh) 2018-09-20 2018-09-20 一种脉冲产生器、脉冲产生方法及电子设备

Country Status (1)

Country Link
CN (1) CN109088633B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112362928A (zh) * 2020-09-16 2021-02-12 天津大学 一种可同步测量的高精度可编程脉冲产生系统及方法
CN113364434B (zh) * 2021-06-23 2024-03-01 中国科学院微电子研究所 一种占空比校准电路及方法
CN114285559B (zh) * 2021-12-24 2023-07-14 苏州浪潮智能科技有限公司 一种固件保护系统和服务器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347613B (en) * 1996-12-30 1998-12-11 Motorola Inc Pulsed signal generator
CN101411068A (zh) * 2006-03-31 2009-04-15 日本电波工业株式会社 Pll装置
CN102006035A (zh) * 2010-10-26 2011-04-06 深圳和而泰智能控制股份有限公司 超声波控制电路及其装置
CN102832914A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种数字脉冲宽度调制器电路
CN103603820A (zh) * 2013-11-25 2014-02-26 浪潮电子信息产业股份有限公司 一种基于numa计算机体系结构的风扇控制方法
CN107670894A (zh) * 2017-09-12 2018-02-09 芯海科技(深圳)股份有限公司 一种雾化器精细调制脉宽与死区时间的电路及方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347613B (en) * 1996-12-30 1998-12-11 Motorola Inc Pulsed signal generator
CN101411068A (zh) * 2006-03-31 2009-04-15 日本电波工业株式会社 Pll装置
CN102006035A (zh) * 2010-10-26 2011-04-06 深圳和而泰智能控制股份有限公司 超声波控制电路及其装置
CN102832914A (zh) * 2012-09-17 2012-12-19 电子科技大学 一种数字脉冲宽度调制器电路
CN103603820A (zh) * 2013-11-25 2014-02-26 浪潮电子信息产业股份有限公司 一种基于numa计算机体系结构的风扇控制方法
CN107670894A (zh) * 2017-09-12 2018-02-09 芯海科技(深圳)股份有限公司 一种雾化器精细调制脉宽与死区时间的电路及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
New type of compact control system for frequency and power in megasonic transducer drive at 1 MHz;J.-I. Ishikawa等;《 Conference Record of 1998 IEEE Industry Applications Conference. Thirty-Third IAS Annual Meeting》;20020806;1638-1643 *
输出电压占空比可调的锁相电路研究;罗杰 杜贵平 张波;《第七届中国高校电力电子与电力传动学术年会论文集》;20130419;320-323 *

Also Published As

Publication number Publication date
CN109088633A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
US8373472B2 (en) Digital PLL with automatic clock alignment
CN109088633B (zh) 一种脉冲产生器、脉冲产生方法及电子设备
US8107581B2 (en) Method for frequency compensation in timing recovery
CN103219946B (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
EP3076553B1 (en) Clock synchronizer
US8817841B2 (en) System and method of controlling modulation frequency of spread-spectrum signal
US8207766B2 (en) Method and apparatus for quantization noise reduction in fractional-N PLLs
EP0801848B1 (en) Frequency synthesizer
US8036614B2 (en) Replica DLL for phase resetting
WO2008132583A1 (en) Filterless digital frequency locked loop
US8044745B2 (en) Method and apparatus for applying clock phase and frequency offset
WO2012172745A1 (en) Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers
US5187722A (en) Frequency synthesis using fractional frequency multiplication
US7495496B2 (en) Method and circuit for producing spread spectrum and/or over clock signal
US6703878B2 (en) Input jitter attenuation in a phase-locked loop
CN1794618B (zh) 数字时钟滤波器
JP3866959B2 (ja) 周波数差検知装置および周波数差検知方法
JP6779419B2 (ja) 位相同期回路
US9917686B2 (en) Two point polar modulator
TWI552532B (zh) 展頻時脈產生器與展頻時脈信號產生方法
EP0966103B1 (en) Frequency synthesiser
CN115378567B (zh) 时钟同步电路、时钟同步方法及电子设备
US11923864B2 (en) Fast switching of output frequency of a phase locked loop (PLL)
KR101855354B1 (ko) 저주파 동기신호를 생성하는 장치 및 방법
KR101582171B1 (ko) 직접 디지털 주파수 합성기를 이용한 디스플레이포트 수신단의 비디오 클럭 생성 구조

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant