CN112362928A - 一种可同步测量的高精度可编程脉冲产生系统及方法 - Google Patents

一种可同步测量的高精度可编程脉冲产生系统及方法 Download PDF

Info

Publication number
CN112362928A
CN112362928A CN202010975860.2A CN202010975860A CN112362928A CN 112362928 A CN112362928 A CN 112362928A CN 202010975860 A CN202010975860 A CN 202010975860A CN 112362928 A CN112362928 A CN 112362928A
Authority
CN
China
Prior art keywords
pulse width
pulse
module
clock
measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010975860.2A
Other languages
English (en)
Inventor
张瑞峰
崔佳敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN202010975860.2A priority Critical patent/CN112362928A/zh
Publication of CN112362928A publication Critical patent/CN112362928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains

Abstract

本发明公开了一种可同步测量的高精度可编程脉冲产生系统，该系统由脉冲产生模块100)和脉宽测量200)模块构成，其中：所述脉冲产生模块(100)包括时钟相移模块(110)、第一脉宽粗调模块(120)和第二脉宽细调模块(120)，用于生成可编程时钟信号与锁相环延迟线，通过延迟线的精确选择调整脉冲宽度，完成高精度可编程脉冲的产生；所述脉宽测量模块(200)包括即第二脉宽粗测模块(210)、第二脉宽细测模块(220)、编码模块(230)和计算模块(240)，用于通过脉冲计数与加法器进位链相结合，实现对该脉冲的同步测量。本发明整个过程无需添加外部器件实现脉冲同步测量，操作方便快捷，具有系统误差小、低成本和应用方便等优势。

Description

一种可同步测量的高精度可编程脉冲产生系统及方法
技术领域
本发明涉及一种脉冲产生方法，尤其涉及一种可同步测量的高精度可编程脉冲产生系统及方法。
背景技术
随着现代电子技术高速化发展，物理实验、信息通讯、工业测控等领域对脉冲的精度、脉冲的精确测量提出更高要求。FPGA底层资源丰富，具有数量丰富的布线资源与逻辑资源，锁相环能够产生精确的脉冲宽度和相位延迟，为高精度可编程脉冲的产生提供一种切实可行的办法；多位加法器能够产生高精度的进位链，且结构延迟稳定，为高精度脉冲的同步测量提供了理论支持。
高精度脉冲信号作为激励时，往往需要先连接其他测量设备以检验该脉冲是否达到性能指标。因此，如何设计一种既可以产生高精度可编程脉冲，又可以对其进行同步测量的方法，成为亟待解决的技术难题。
发明内容
基于上述现有技术存在的问题，本发明提出一种可同步测量的高精度可编程脉冲产生系统及方法，采用FPGA实现了产生高精度可编程脉冲、并且同时同步测量自身产生脉冲的技术方案。
本发明的一种可同步测量的高精度可编程脉冲产生系统，其特征在于，该系统由脉冲产生模块100和脉宽测量模块200构成，其中：所述脉冲产生模块100包括时钟相移模块110、第一脉宽粗调模块120和第二脉宽细调模块120，用于生成可编程时钟信号与锁相环延迟线，通过延迟线的精确选择调整脉冲宽度，完成高精度可编程脉冲的产生；所述脉宽测量模块200包括即第二脉宽粗测模块210、第二脉宽细测模块220、编码模块230和计算模块240，用于通过脉冲计数与加法器进位链相结合，实现对该脉冲的同步测量。
本发明的一种可同步测量的高精度可编程脉冲产生方法，具体包括以下步骤：
步骤S1、通过锁相环对FPGA外部低频晶振进行同一倍数的倍频操作，产生M路周期为T1的高频时钟信号，对M路时钟信号进行相位差为360°/M的相位移动，构成锁相环延迟线的基本延迟单元；
步骤S2、通过计数器对锁相环第一路输出时钟信号不断循环计数，计数范围在[0，A-1]；在计数数值分别为0和B时产生两个时间间隔T1*B的短脉冲setd和clrd；信号 clrd经过第C路锁相环延迟单元进行精细调节，与信号setd经过同一触发时钟的D触发器后分别输入RS触发器的R端和S端，输出端PULSE产生周期为T1*A，脉冲宽度为T1*(B+C/M)的高精度脉冲；其中，A为脉冲周期参数，B为脉宽粗调参数，数字C 为脉宽细调参数；
步骤S3、通过计数时钟周期为T2的计数器对上述信号PULSE进行脉宽粗测，计数数值输出即脉宽粗测结果cnt_cu，通过多位加法器进位链构造延迟线对脉宽粗测误差进行脉宽细测，每一位加法器都是时间为delay的延迟单元，后接D触发器锁定延迟线的2进制状态，在编码模块转换为10进制脉宽细测结果cnt_xi；
步骤S4、通过计算模块得到测量结果T2*cnt_cu+delay*cnt_xi，如果符合预期，输出周期为T1*A，脉宽为T1*(B+C/M)的高精度脉冲，如果脉冲不符合预期，重新生成脉冲信号。
与现有技术相比，本发明能够达成以下的有益技术效果：
1)整个过程无需添加外部器件实现脉冲同步测量，操作方便快捷，具有系统误差小、低成本和应用方便等优势；
2)通过编程改变该脉冲宽度和周期的参数，满足在测试和控制方面的需求。
附图说明
图1为本发明的一种可同步测量的高精度可编程脉冲产生系统框图；
图2为本发明的高精度可编程脉冲产生模块电路图；
图3为本发明的脉宽同步测量模块电路图；
图4为本发明的本发明的一种可同步测量的高精度可编程脉冲产生系统实施例所产生的时序图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图1所示，为本发明的一种可同步测量的高精度可编程脉冲产生系统框图。该系统脉冲产生模块100和脉宽测量模块200构成。时钟相移模块110、第一脉宽粗调模块 120、第二脉宽细调模块130构成脉冲产生模块100，用于生成可编程时钟信号与锁相环延迟线，通过延迟线的精确选择调整脉冲宽度，完成高精度可编程脉冲的产生；第二脉宽粗测模块210、第二脉宽细测模块220、编码模块230和计算模块240构成脉宽测量模块200，用于通过脉冲计数与加法器进位链相结合，实现对该脉冲的同步测量。
如图2所示，为脉冲产生模块1电路图。该电路包括：
构成时钟相移模块110的锁相环，用以实现对系统时钟进行倍频与相位移动操作，产生M路周期均为T1、相邻信号相位差为360°/M的时钟信号，实现脉宽粗调参数配置；锁相环具有延迟线，第1路时钟clk0设置为与系统时钟无相位差的倍频信号，第2 路时钟clk1与第1路时钟周期相同、相位差为360°/M，第3路时钟clk2设置为与第2 路时钟周期相同、相位差为360°/M，以此类推，第M路时钟clk(M-1)设置为与第M-1 路时钟周期相同、相位差为360°/M。
构成第一脉宽粗调模块120的计数器、比较器和D触发器，用以产生以计数时钟周期T1为单位长度的可调脉宽即粗调脉宽。计数器对时钟信号clk0从0到A-1不断进行循环计数，当计数值分别为0和B时，比较器产生信号setd和clrd并分别赋值为1，其余情况赋值为0。信号setd经过D触发器(触发时钟clk0)后输出set，再输入到RS 触发器的S端使脉冲PULSE产生上升沿；clrd输入脉宽细调模块进行精细调节。A为脉冲周期参数，B为脉冲粗调参数。
构成第一脉宽细调模块130的D触发器、多路选择器和RS触发器，用以生成锁相环延迟线进行比计数时钟周期更为精细的脉宽调节。信号clrd经过D触发器(触发时钟clk0)后生成clr0并分两路输出：一路作为多路选择器输入；一路作为M-1路D触发器的输入。这些D触发器触发时钟分别为clk1、clk2......clk(M-1)，输出clr1、 clr2......clr(M-1)与clr0共同搭建完整的锁相环延迟线输入多路选择器，选择第C路延迟线输入RS触发器的R端进行脉宽细调，脉冲PULSE产生下降沿。数字C为脉冲细调参数，选择范围[0，M]。
如图3所示，为脉宽测量模块200电路图，该电路包括：
构成第二脉宽粗测模块210的计数器，以周期T2的计数时钟clk作为脉宽粗测单位长度对PULSE脉宽进行测量并输出脉宽粗测结果cnt_cu。
构成第二脉宽细测模块220的多位加法器和D触发器，由加法器进位链构造的延迟线实现了比粗测计数时钟周期T2更为精细的脉宽测量。为保证进位链的同步性与准确性，每位加法器后接D触发器且所有D触发器采用clk作为触发时钟。将脉冲PULSE 与粗测脉宽之间的误差脉冲hit输入加法器中进行传播，每位加法器都与传播到该处的信号hit状态相同，在hit下降沿附近加法器信号产生由1到0的跳变。
构成编码模块230的编码器，用以根据D触发器输出信号中由1到0的跳变位置，实现了对被测脉冲信号在延迟线中的精确定位，并将所有D触发器的2进制输出转换为10进制脉宽细测结果cnt_xi。
构成计算模块240的加法器、乘法器和比较器，对上述数据进行计算，计算过程如下：
输出脉宽测量结果＝计数时钟周期×脉宽粗测结果+延迟线单位长度×脉宽细测结果
脉宽粗测结果＝设定的脉冲PULSE宽度/计数时钟周期
脉宽粗测结果的误差＝脉冲PULSE宽度-计数时钟周期×脉宽粗测结果
脉宽细测结果＝脉宽粗测结果的误差/延迟线单位长度
输出符合预期结果的高精度脉冲。高精度脉冲PULSE时钟周期为T1*A，脉宽为 T1*(B+C/M)，若该脉宽应与测量结果T2*cnt_cu+delay*cnt_xi误差很小，则该脉冲符合预期，输出PULSE_OUT；若该脉宽应与测量结果T2*cnt_cu+delay*cnt_xi误差很大，则该脉冲不符合预期，重新生成该脉冲信号。
如图4所示，为本发明的一种可同步测量的高精度可编程脉冲产生系统实施例所产生的时序图。假设脉冲周期参数A为10，脉冲粗调参数B为2，脉冲细调脉参数C为 1，脉冲粗调计数时钟周期T1为1ns，锁相环输出路数M为4，脉宽粗测计数时钟周期为0.7ns，加法器进位链延时单元单位长度为0.03ns。锁相环产生4路信号clk0、clk1、 clk2、clk3，这4路信号周期均为1ns，相邻信号相位差为90°。计数器对时钟信号clk0 从0到9循环计数，每次计数到0时信号setd产生一个1ns的短脉冲，通过D触发器后输入到RS触发器的set端，信号PULSE产生上升沿；计数器计数到2时clrd产生一个1ns的短脉冲，并选择第1个延迟线，即锁相环延迟线clk1，它对应的D触发器输出作为RS触发器的reset端，信号PULSE产生下降沿。脉冲PULSE的时钟周期为1× 10＝10ns，脉冲宽度为1×(2+1/4)＝2.25ns。
本实施例对脉冲的同步测量实现过程如下：
脉冲PULSE经过计数时钟周期为0.7ns的计数器，得到脉宽粗测结果2.25/0.7＝3，脉宽粗测结果的误差hit为2.25-0.7×3＝0.15ns，经过单位长度为0.03ns的延迟线，在第5个加法器后进位链输出信号由1变0，脉宽细测结果为0.15/0.03＝5。计算模块输出脉宽测量结果0.7×3+0.03×5＝2.25ns，测量结果与设定脉宽一致，将脉冲PULSE连接到 PULSE_OUT端输出。
本发明的一种可同步测量的高精度可编程脉冲产生方法，具体包括以下步骤：
步骤S1、通过锁相环对FPGA外部低频晶振进行同一倍数的倍频操作，产生M路周期为T1的高频时钟信号；对M路时钟信号进行相位差为360°/M的相位移动，构成锁相环延迟线的基本延迟单元。
步骤S2、通过计数器对锁相环第一路输出时钟信号不断循环计数，计数范围[0，A-1]。在计数数值分别为0和B时产生两个时间间隔T1*B的短脉冲setd和clrd。信号 clrd经过第C路锁相环延迟单元进行精细调节，与信号setd经过同一触发时钟的D触发器后分别输入RS触发器的R端和S端，输出端PULSE产生周期为T1*A，脉冲宽度为T1*(B+C/M)的高精度脉冲。其中，数字A为脉冲周期参数，数字B为脉宽粗调参数，数字C为脉宽细调参数。
步骤S3、通过计数时钟周期为T2的计数器对上述信号PULSE进行脉宽粗测，计数数值输出即脉宽粗测结果cnt_cu。通过多位加法器进位链构造延迟线对脉宽粗测误差进行脉宽细测，每一位加法器都是时间为delay的延迟单元，后接D触发器锁定延迟线的2进制状态，在编码模块转换为10进制脉宽细测结果cnt_xi。
步骤S4、通过计算模块得到测量结果T2*cnt_cu+delay*cnt_xi，如果符合预期，输出周期为T1*A，脉宽为T1*(B+C/M)的高精度脉冲，如果脉冲不符合预期，重新生成脉冲信号。
以上所述仅为本发明的优选实施方式，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所做的任何修改、等同替代、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种可同步测量的高精度可编程脉冲产生系统，其特征在于，该系统由脉冲产生模块(100)和脉宽测量模块(200)构成，其中：所述脉冲产生模块(100)包括时钟相移模块(110)、第一脉宽粗调模块(120)和第二脉宽细调模块(120)，用于生成可编程时钟信号与锁相环延迟线，通过延迟线的精确选择调整脉冲宽度，完成高精度可编程脉冲的产生；所述脉宽测量模块(200)包括即第二脉宽粗测模块(210)、第二脉宽细测模块(220)、编码模块(230)和计算模块(240)，用于通过脉冲计数与加法器进位链相结合，实现对该脉冲的同步测量。
2.如权利要求1所述的一种可同步测量的高精度可编程脉冲产生系统，其特征在于，所述脉冲产生模块(100)具体电路构成如下：
构成时钟相移模块(110)的锁相环，用以实现对系统时钟进行倍频与相位移动操作，产生M路周期均为T1、相邻信号相位差为360°/M的时钟信号，实现脉宽粗调参数配置；锁相环具有延迟线，第1路时钟clk0设置为与系统时钟无相位差的倍频信号，第2路时钟clk1与第1路时钟周期相同、相位差为360°/M，第3路时钟clk2设置为与第2路时钟周期相同、相位差为360°/M，以此类推，第M路时钟clk(M-1)设置为与第M-1路时钟周期相同、相位差为360°/M；
构成第一脉宽粗调模块(120)的计数器、比较器和D触发器，用以产生以计数时钟周期T1为单位长度的可调脉宽即粗调脉宽。计数器对时钟信号clk0从0到A-1不断进行循环计数，当计数值分别为0和B时，比较器产生信号setd和clrd并分别赋值为1，其余情况赋值为0，信号setd经过D触发器(触发时钟clk0)后输出set，再输入到RS触发器的S端使脉冲PULSE产生上升沿；clrd输入脉宽细调模块进行精细调节；其中，A为脉冲周期参数，B为脉冲粗调参数；
构成第一脉宽细调模块(130)的D触发器、多路选择器和RS触发器，用以生成锁相环延迟线进行比计数时钟周期更为精细的脉宽调节，信号clrd经过D触发器(触发时钟clk0)后生成clr0并分两路输出：一路作为多路选择器输入；一路作为M-1路D触发器的输入。这些D触发器触发时钟分别为clk1、clk2......clk(M-1)，输出clr1、clr2......clr(M-1)与clr0共同搭建完整的锁相环延迟线输入多路选择器，选择第C路延迟线输入RS触发器的R端进行脉宽细调，脉冲PULSE产生下降沿。数字C为脉冲细调参数，选择范围[0，M]。
3.如权利要求1所述的一种可同步测量的高精度可编程脉冲产生系统，其特征在于，所述脉宽测量模块(200)具体电路构成如下：
构成第二脉宽粗测模块(210)的计数器，以周期T2的计数时钟clk作为脉宽粗测单位长度对PULSE脉宽进行测量并输出脉宽粗测结果cnt_cu；
构成第二脉宽细测模块(220)的多位加法器和D触发器，由加法器进位链构造的延迟线实现了比粗测计数时钟周期T2更为精细的脉宽测量，每位加法器后接D触发器且所有D触发器采用clk作为触发时钟，将脉冲PULSE与粗测脉宽之间的误差脉冲hit输入加法器中进行传播，每位加法器都与传播到该处的信号hit状态相同，在hit下降沿附近加法器信号产生由1到0的跳变；
构成编码模块(230)的编码器，用以根据D触发器输出信号中由1到0的跳变位置，实现了对被测脉冲信号在延迟线中的精确定位，并将所有D触发器的2进制输出转换为10进制脉宽细测结果cnt_xi；
构成计算模块(240)的加法器、乘法器和比较器，计算过程如下：
输出脉宽测量结果＝计数时钟周期×脉宽粗测结果+延迟线单位长度×脉宽细测结果
脉宽粗测结果＝设定的脉冲PULSE宽度/计数时钟周期
脉宽粗测结果的误差＝脉冲PULSE宽度-计数时钟周期×脉宽粗测结果
脉宽细测结果＝脉宽粗测结果的误差/延迟线单位长度
输出符合预期结果的高精度脉冲。
4.一种可同步测量的高精度可编程脉冲产生方法，其特征在于，该方法具体包括以下步骤：
步骤S1、通过锁相环对FPGA外部低频晶振进行同一倍数的倍频操作，产生M路周期为T1的高频时钟信号，对M路时钟信号进行相位差为360°/M的相位移动，构成锁相环延迟线的基本延迟单元；
步骤S2、通过计数器对锁相环第一路输出时钟信号不断循环计数，计数范围在[0，A-1]；在计数数值分别为0和B时产生两个时间间隔T1*B的短脉冲setd和clrd；信号clrd经过第C路锁相环延迟单元进行精细调节，与信号setd经过同一触发时钟的D触发器后分别输入RS触发器的R端和S端，输出端PULSE产生周期为T1*A，脉冲宽度为T1*(B+C/M)的高精度脉冲；其中，A为脉冲周期参数，B为脉宽粗调参数，数字C为脉宽细调参数；
步骤S3、通过计数时钟周期为T2的计数器对上述信号PULSE进行脉宽粗测，计数数值输出即脉宽粗测结果cnt_cu，通过多位加法器进位链构造延迟线对脉宽粗测误差进行脉宽细测，每一位加法器都是时间为delay的延迟单元，后接D触发器锁定延迟线的2进制状态，在编码模块转换为10进制脉宽细测结果cnt_xi；
步骤S4、通过计算模块得到测量结果T2*cnt_cu+delay*cnt_xi，如果符合预期，输出周期为T1*A，脉宽为T1*(B+C/M)的高精度脉冲，如果脉冲不符合预期，重新生成脉冲信号。
CN202010975860.2A 2020-09-16 2020-09-16 一种可同步测量的高精度可编程脉冲产生系统及方法 Pending CN112362928A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010975860.2A CN112362928A (zh) 2020-09-16 2020-09-16 一种可同步测量的高精度可编程脉冲产生系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010975860.2A CN112362928A (zh) 2020-09-16 2020-09-16 一种可同步测量的高精度可编程脉冲产生系统及方法

Publications (1)

Publication Number Publication Date
CN112362928A true CN112362928A (zh) 2021-02-12

Family

ID=74516541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010975860.2A Pending CN112362928A (zh) 2020-09-16 2020-09-16 一种可同步测量的高精度可编程脉冲产生系统及方法

Country Status (1)

Country Link
CN (1) CN112362928A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098499A (zh) * 2021-04-06 2021-07-09 中国科学院微电子研究所 一种延迟锁相环
CN113949477A (zh) * 2021-12-21 2022-01-18 成都金诺信高科技有限公司 一种不同频率时钟信号的同步方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411057A (en) * 1964-11-18 1968-11-12 Bendix Corp Digital fine and coarse system with pulse width torquer
US3641459A (en) * 1969-06-16 1972-02-08 Bell Telephone Labor Inc Apparatus and method for narrowing the pulse width and stabilizing the repetition rate in semiconductor lasers exhibiting self-induced pulsing
GB9406686D0 (en) * 1990-02-13 1994-05-25 Matsushita Electric Ind Co Ltd A pulse signal delay device
JPH10135796A (ja) * 1996-10-30 1998-05-22 Akira Yokomizo 外部同期方法及び外部同期回路
CN101783665A (zh) * 2009-12-31 2010-07-21 广东正业科技股份有限公司 一种可编程步进延时时基和采样系统
DE102011087157A1 (de) * 2011-11-25 2013-05-29 Siemens Aktiengesellschaft Prozessautomatisierungsgerät
CN103178814A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种函数信号发生装置及方法
CN105068405A (zh) * 2015-08-28 2015-11-18 中国科学技术大学 Fpga实现的单通道信号脉宽高精度测量方法和装置
CN105450215A (zh) * 2015-11-09 2016-03-30 科大国盾量子技术股份有限公司 一种符合测量系统及方法
US20160105107A1 (en) * 2014-10-09 2016-04-14 Savitech Corp. Apparatus and method of pulse width modulation with feedback control
CN106230408A (zh) * 2016-07-27 2016-12-14 南京理工大学 基于数字延时的数字脉冲宽度调制器
CN107863967A (zh) * 2017-11-15 2018-03-30 中国电子科技集团公司第四十研究所 一种多通道同步输出校准装置及方法
CN109088633A (zh) * 2018-09-20 2018-12-25 郑州云海信息技术有限公司 一种脉冲产生器、脉冲产生方法及电子设备
US10367480B1 (en) * 2018-03-12 2019-07-30 Honeywell International Inc. Systems and methods for generating high performance pulse width modulation (PWM) signals
CN111610549A (zh) * 2020-05-13 2020-09-01 明峰医疗系统股份有限公司 基于单条进位链的直接比较型fpga-adc装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411057A (en) * 1964-11-18 1968-11-12 Bendix Corp Digital fine and coarse system with pulse width torquer
US3641459A (en) * 1969-06-16 1972-02-08 Bell Telephone Labor Inc Apparatus and method for narrowing the pulse width and stabilizing the repetition rate in semiconductor lasers exhibiting self-induced pulsing
GB9406686D0 (en) * 1990-02-13 1994-05-25 Matsushita Electric Ind Co Ltd A pulse signal delay device
JPH10135796A (ja) * 1996-10-30 1998-05-22 Akira Yokomizo 外部同期方法及び外部同期回路
CN101783665A (zh) * 2009-12-31 2010-07-21 广东正业科技股份有限公司 一种可编程步进延时时基和采样系统
DE102011087157A1 (de) * 2011-11-25 2013-05-29 Siemens Aktiengesellschaft Prozessautomatisierungsgerät
CN103178814A (zh) * 2011-12-21 2013-06-26 北京普源精电科技有限公司 一种函数信号发生装置及方法
US20160105107A1 (en) * 2014-10-09 2016-04-14 Savitech Corp. Apparatus and method of pulse width modulation with feedback control
CN105068405A (zh) * 2015-08-28 2015-11-18 中国科学技术大学 Fpga实现的单通道信号脉宽高精度测量方法和装置
CN105450215A (zh) * 2015-11-09 2016-03-30 科大国盾量子技术股份有限公司 一种符合测量系统及方法
CN106230408A (zh) * 2016-07-27 2016-12-14 南京理工大学 基于数字延时的数字脉冲宽度调制器
CN107863967A (zh) * 2017-11-15 2018-03-30 中国电子科技集团公司第四十研究所 一种多通道同步输出校准装置及方法
US10367480B1 (en) * 2018-03-12 2019-07-30 Honeywell International Inc. Systems and methods for generating high performance pulse width modulation (PWM) signals
CN109088633A (zh) * 2018-09-20 2018-12-25 郑州云海信息技术有限公司 一种脉冲产生器、脉冲产生方法及电子设备
CN111610549A (zh) * 2020-05-13 2020-09-01 明峰医疗系统股份有限公司 基于单条进位链的直接比较型fpga-adc装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KEY JO HONG: "A 16-channel FPGA-based time-to-digital converter for pulse width modulation circuitry for silicon photomultiplier readout", 《2013 IEEE NUCLEAR SCIENCE SYMPOSIUM AND MEDICAL IMAGING CONFERENCE (2013 NSS/MIC)》 *
刘琼瑶: "多通道时间间隔计数器的设计和实现", 《中国优秀硕士学位论文全文数据库 工程科技II辑》 *
张瑞峰: "一种脉宽可调的窄脉冲激光器驱动电路设计", 《激光与光电子学进展》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113098499A (zh) * 2021-04-06 2021-07-09 中国科学院微电子研究所 一种延迟锁相环
CN113949477A (zh) * 2021-12-21 2022-01-18 成都金诺信高科技有限公司 一种不同频率时钟信号的同步方法

Similar Documents

Publication Publication Date Title
US7773713B2 (en) Clock data recovery systems and methods for direct digital synthesizers
US7855607B2 (en) Ring oscillation circuit, delay time measuring circuit, testing circuit, clock generating circuit, image sensor, pulse generating circuit, semiconductor integrated circuit, and testing method thereof
KR101184137B1 (ko) 클럭 변환 회로 및 이를 이용한 시험 장치
CN107643674B (zh) 一种基于FPGA进位链的Vernier型TDC电路
US7496137B2 (en) Apparatus for measuring jitter and method of measuring jitter
US20070024311A1 (en) Semiconductor test apparatus
CN108061848B (zh) 基于fpga的加法进位链延时的测量方法及系统
CN112362928A (zh) 一种可同步测量的高精度可编程脉冲产生系统及方法
JPWO2006033203A1 (ja) 遅延ロックループ回路、位相ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
CN103257569A (zh) 时间测量电路、方法和系统
US20180175840A1 (en) Delay circuit, count value generation circuit, and physical quantity sensor
TWI768384B (zh) 用於產生脈衝輸出的電路及方法
US11588491B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
JP2017200162A (ja) 高分解能の時間−ディジタル変換器
KR101541175B1 (ko) 지연선 기반 시간-디지털 변환기
WO2001069328A2 (en) High resolution time-to-digital converter
CN104079265A (zh) 高速时钟占空比检测系统
KR20210054651A (ko) 타이밍 데이터 수집 장치
Aloisio et al. High-precision time-to-digital converters in a fpga device
JP2013024854A (ja) 距離測定方法及びそのシステム
KR20160055018A (ko) 이종 샘플링 지연선 기반 시간-디지털 변환기
TW201303301A (zh) 測速方法及系統
US6944099B1 (en) Precise time period measurement
CN111817712A (zh) 基于相位的分频器及相关锁相环、芯片、电子装置及时钟产生方法
CN112152596B (zh) 用于产生脉冲输出的电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20230228

AD01 Patent right deemed abandoned