CN114285559B - 一种固件保护系统和服务器 - Google Patents
一种固件保护系统和服务器 Download PDFInfo
- Publication number
- CN114285559B CN114285559B CN202111604310.0A CN202111604310A CN114285559B CN 114285559 B CN114285559 B CN 114285559B CN 202111604310 A CN202111604310 A CN 202111604310A CN 114285559 B CN114285559 B CN 114285559B
- Authority
- CN
- China
- Prior art keywords
- spi
- phase
- waveform
- locked loop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000630 rising effect Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 12
- 238000011161 development Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 235000015429 Mirabilis expansa Nutrition 0.000 description 2
- 244000294411 Mirabilis expansa Species 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 235000013536 miso Nutrition 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009545 invasion Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种固件保护系统和服务器，系统包括：锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；三角积分调变电路，三角积分调变电路的输入端接收key值；脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。通过使用本发明的方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
Description
技术领域
本发明涉及计算机领域，并且更具体地涉及一种固件保护系统和服务器。
背景技术
现今互联网技术的持续发展，从1G纯模拟式的语音通讯开始到2G可以发简讯、3G能基本上网，到4G时用手机看影片，现今5G的行动通讯应用，具备高速外多连结与低时延，且渐渐偏向协助企业端加速数字转型时的应用，像是解决工厂自动化技术的痛点，因此安全的通讯也越来越重要。为了避免服务器传送网络封包可能会被拦截，避免使用者或是公司企业数据被黑客和网络犯罪份子攻击或是数据外泄。因此如何保护信息通讯与加密是现今科技发展相当必要的课题。
为了增强信息或档案的安全性，会将内容作加密(Encryption)。任何加密信息皆需要有正确的密钥才能获取内容。服务器中，有加密数据的密钥是通过编码数据来隐匿通信为最有效方法。在此概念下，若试图用不正确的密钥打开就无法了解讯息内容。在intel最新的Whitley平台设计中，PFR采用了基于硬件的解决方案，为保护企业服务器固件提供了一种全新的方法，可全面防止对服务器所有固件的攻击。PFR能解决那些包含多个底层处理组件，每个底层处理组件拥有各自固件的企业服务器的漏洞问题。这些固件可能会受到黑客攻击，如在组件的闪存中植入能够轻易躲过标准系统检测手段的恶意代码，从而对系统造成永久性破坏。
Intel PFR技术是通过平台的PFR CPLD来实现。PFR主要基于以下指导原则，检测SPI存储器安全漏洞时响应时间为毫微秒级，可防止未经授权的入侵，避免了对SPI存储器中固件的修改，BMC通过与PFR算法的安全通信，授权对SPI存储器的修改，从而实现系统内部更新。在电路板启动之前检测任何对固件未经授权的修改。可自定义电源管理和控制PLD算法，根据入侵行为的性质，在任何电路板上实现全面可信的恢复过程。Intel PFR技术提供了对关键总线(例如:SPI和SMBus)的主动过滤能力。这可以避免对关键部件(诸如SPIFlash，电源固件，热交换背板固件和数字电压调节器固件)损坏的攻击。Intel PFR提供多层固件攻击保护和固件恢复机制保护较为完整，但需大量的固件支持，开发时程较长，且需要较多的逻辑数量PFR FPGA/CPLD来支持。
发明内容
有鉴于此，本发明实施例的目的在于提出一种固件保护系统和服务器，通过使用本发明的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
基于上述目的，本发明的实施例的一个方面提供了一种固件保护系统，包括：
锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
三角积分调变电路，三角积分调变电路的输入端接收key值；
脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；
延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
根据本发明的一个实施例，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
根据本发明的一个实施例，key值为8bit的数字。
根据本发明的一个实施例，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
根据本发明的一个实施例，还包括：
解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
本发明的实施例的另一个方面，还提供了一种服务器，服务器包括固件保护系统，固件保护系统包括：
锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
三角积分调变电路，三角积分调变电路的输入端接收key值；
脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；
延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
根据本发明的一个实施例，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
根据本发明的一个实施例，key值为8bit的数字。
根据本发明的一个实施例，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
根据本发明的一个实施例，还包括：
解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
本发明具有以下有益技术效果：本发明实施例提供的固件保护系统，通过设置锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；三角积分调变电路，三角积分调变电路的输入端接收key值；脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的固件保护系统的示意图；
图2为根据本发明一个实施例的SPI的架构图与时序图的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种固件保护系统的一个实施例。图1示出的是该系统的示意图。
如图1中所示，该系统可以包括：
锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频，锁相回路PLL(Phase locked loop)除了用作相位跟踪外，可以用来做频率综合(frequency synthesizer)，输出频率稳定度跟高精度低漂移参考信号(比如温补晶振)几乎相当的高频信号，这时它是一个频率源。利用PLL可以方便地产生不同频率的高质量信号，PLL输出的信号抖动(频域上表现为相噪)跟它的环路频宽，鉴相频率大小有关。总的说来，PLL的环路频宽越小，鉴相频率越高，它的相位噪声越小(时域上抖动也越小)。锁相回路电路使用现有技术中常见的锁相回路电路即可，左侧的输入信号SPI_CLKIN为SPI clock的原始信号，经过PLL后可将SPI clock的原始信号进行锁相和锁频。
三角积分调变电路，三角积分调变电路的输入端接收key值，三角积分调变电路可以使用现有技术中已有的电路，key值可以是一个8bit的数字，也可以是3bit的数据，根据key值的不同，可以通过三角积分调变电路将SPI信号的波形图进行相应的切分以形成最终需要的波形图。
脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端。脉冲频率调变电路PFM具有固定ON时间型和固定OFF时间型，通过固定ON时间和固定OFF时间形成脉冲频率调变电路固有的时间周期和波形，通过脉冲频率调变电路固有的周期和波形可以对锁相和锁频后的SPI clock的原始信号进行调频。调频后的信号会形成新的波形，再通过三角积分调变电路将新的波形进行切分，最终得到需要的波形图。
延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。延迟锁相回路DLL(Delay locked loop)用在数位电路中，用来自动调节一路信号的延时，使两路信号的相位一致(边沿对齐)，在需要某些数字信号(比如data bus上的信号)与系统时钟同步的情况下，DLL将两路clock的边沿对齐(实际上是使被调节的clock滞后系统clock整数个周期)，用被调节的clock做控制信号，就可以产生与系统时钟严格同步的信号(比如输出资料data跟输入clock同步，边沿的延时不受到电压、温度、频率影响)。延迟锁相回路电路使用现有技术中常见的电路即可，最终形成的波形通过延迟锁相回路电路锁相后进行输出。
通过本发明的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
本发明为一种纯硬件加密技术，是纯粹将SPI信号用硬件方式加密，其中SPI的架构图与时序图如图2所示，从图2可以看出MOSI为master数据输出，slave数据输入，MISO则为master数据输入，slave数据输出，SCLK为频率信号由master产生并控制，且SPI的信号MOSI与MISO都是以SCLK的上升缘来判别信号的H/L值，因此SCLK是SPI信号传输上相当重要得脚色。
整个架构主要是运用频率调变电路来做SCLK信号的加密，提供不同的频率来做为SPI信号的调变，即为PFM控制(脉冲频率调变)，PFM有固定ON时间型和固定OFF时间型。此外在脉冲频率调变电路的输入加入了三角积分调变电路来作随机量化平均，使我们可提供更多不同的频率输出。使用脉冲频率调变电路(PFM)与利用双回路延迟锁定回路的负缘加入三角积分器调变电路(Δ-Σmodulator)的机制来作调变，经由闭回路锁定平衡，用此架构来调整SCLK信号的频率作调整。因此要解析SCLK信号,需要有此电路的KEY(8bit)，才能还原此SCLK信号的信息。如此每个服务器的板卡，都可以透过此方式做SPI作加密，甚至每张板卡都可以拥有自己的身份ID(8码)，来做SPI信号的加密。输入信号SPI_CLKIN为SPIclock的原始信号，经过此系统架构的频率调变，我们预期能在右侧的输出信号能得到调整后的SPI_CLKOUT信号的频率输出，此外在频率调变PFM中在二阶三角积分调变电路中为8bits的数字控制输入，此为SCLK信号频率调变的部分，因此SCLK信号输出我们可用身份ID(8码)数字控制来控频率调变电路，当ID正确时才可得到正确的SPI信号波形。只有得到正确的信号波形才能够根据信号的上升沿解析出SPI中的数据输入和输出。
在本发明的一个优选实施例中，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
在本发明的一个优选实施例中，key值为8bit的数字。
在本发明的一个优选实施例中，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
在本发明的一个优选实施例中，还包括：
解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
通过本发明的技术方案，能够提供一种硬件加密技术，具有开发时间短，加密效果好的优点。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器，服务器包括固件保护系统，固件保护系统包括：
锁相回路电路，锁相回路电路的输入端接收SPI原始信号，锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
三角积分调变电路，三角积分调变电路的输入端接收key值；
脉冲频率调变电路，脉冲频率调变电路的输入端分别连接到锁相回路电路的输出端和三角积分调变电路的输出端；
延迟锁相回路电路，延迟锁相回路电路的输入端连接到脉冲频率调变电路的输出端，延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
在本发明的一个优选实施例中，脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分。
在本发明的一个优选实施例中，key值为8bit的数字。
在本发明的一个优选实施例中，脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
在本发明的一个优选实施例中，还包括：
解析单元，解析单元接收延迟锁相回路电路输出的SPI信号的波形，解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。
Claims (8)
1.一种固件保护系统，其特征在于，包括：
锁相回路电路，所述锁相回路电路的输入端接收SPI原始信号，所述锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
三角积分调变电路，所述三角积分调变电路的输入端接收key值；
脉冲频率调变电路，所述脉冲频率调变电路的输入端分别连接到所述锁相回路电路的输出端和所述三角积分调变电路的输出端，所述脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分；
延迟锁相回路电路，所述延迟锁相回路电路的输入端连接到所述脉冲频率调变电路的输出端，所述延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
2.根据权利要求1所述的系统，其特征在于，所述key值为8bit的数字。
3.根据权利要求2所述的系统，其特征在于，所述脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
4.根据权利要求1所述的系统，其特征在于，还包括：
解析单元，所述解析单元接收所述延迟锁相回路电路输出的SPI信号的波形，所述解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
5.一种服务器，其特征在于，所述服务器包括固件保护系统，所述固件保护系统包括：
锁相回路电路，所述锁相回路电路的输入端接收SPI原始信号，所述锁相回路电路配置用于将SPI原始信号进行锁相和锁频；
三角积分调变电路，所述三角积分调变电路的输入端接收key值；
脉冲频率调变电路，所述脉冲频率调变电路的输入端分别连接到所述锁相回路电路的输出端和所述三角积分调变电路的输出端，所述脉冲频率调变电路配置为接收锁相和锁频后的SPI原始信号，并基于脉冲频率调变电路的波形将SPI原始信号的波形进行调变，并基于key值将调变后的SPI信号的波形进行切分；
延迟锁相回路电路，所述延迟锁相回路电路的输入端连接到所述脉冲频率调变电路的输出端，所述延迟锁相回路电路配置用于将频率调变后的SPI原始信号进行锁相并输出SPI信号的波形。
6.根据权利要求5所述的服务器，其特征在于，所述key值为8bit的数字。
7.根据权利要求6所述的服务器，其特征在于，所述脉冲频率调变电路还配置为将调变后的SPI信号的波形中每个周期的波形切分成28份。
8.根据权利要求5所述的服务器，其特征在于，还包括：
解析单元，所述解析单元接收所述延迟锁相回路电路输出的SPI信号的波形，所述解析单元配置为基于接收到的SPI信号的波形中上升沿对SPI对应的板卡进行解密。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111604310.0A CN114285559B (zh) | 2021-12-24 | 2021-12-24 | 一种固件保护系统和服务器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111604310.0A CN114285559B (zh) | 2021-12-24 | 2021-12-24 | 一种固件保护系统和服务器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114285559A CN114285559A (zh) | 2022-04-05 |
| CN114285559B true CN114285559B (zh) | 2023-07-14 |
Family
ID=80875457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111604310.0A Active CN114285559B (zh) | 2021-12-24 | 2021-12-24 | 一种固件保护系统和服务器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114285559B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI223505B (en) * | 2003-06-03 | 2004-11-01 | Realtek Semiconductor Corp | Circuit and method to spread spectrum by using phase modulation technique |
| CN109088633A (zh) * | 2018-09-20 | 2018-12-25 | 郑州云海信息技术有限公司 | 一种脉冲产生器、脉冲产生方法及电子设备 |
-
2021
- 2021-12-24 CN CN202111604310.0A patent/CN114285559B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI223505B (en) * | 2003-06-03 | 2004-11-01 | Realtek Semiconductor Corp | Circuit and method to spread spectrum by using phase modulation technique |
| CN109088633A (zh) * | 2018-09-20 | 2018-12-25 | 郑州云海信息技术有限公司 | 一种脉冲产生器、脉冲产生方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114285559A (zh) | 2022-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7366271B2 (en) | Clock and data recovery device coping with variable data rates | |
| US8559581B2 (en) | CDR circuit, reception apparatus, and communication system | |
| US7986190B1 (en) | Jitter attenuation with a fractional-N clock synthesizer | |
| US10243573B1 (en) | Phase syncronizing PLL output across reference and VCO clock domains | |
| US20070009072A1 (en) | Apparatus and method for calibrating the frequency of a clock and data recovery circuit | |
| JP2014123796A (ja) | クロック・データ・リカバリ回路、データ受信装置およびデータ送受信システム | |
| US11218155B2 (en) | Apparatus and methods for digital fractional phase locked loop with a current mode low pass filter | |
| JPS63253741A (ja) | 位相同期ル−プ回路 | |
| WO2007149154A2 (en) | Secure time functionality for a wireless device | |
| US7420426B2 (en) | Frequency modulated output clock from a digital phase locked loop | |
| US7242740B2 (en) | Digital phase-locked loop with master-slave modes | |
| WO2015096041A1 (zh) | 一种多时钟域的时钟同步方法、线卡及以太网设备 | |
| US11196429B2 (en) | Locking technique for phase-locked loop | |
| JP4545510B2 (ja) | 同期追従装置 | |
| CN114285559B (zh) | 一种固件保护系统和服务器 | |
| JP4294565B2 (ja) | タイミング抽出回路 | |
| CN109428593B (zh) | 重新对准回路的电路、锁相回路、重新对准强度调整方法 | |
| US10429882B2 (en) | Clock generator and processor system | |
| JP2001156758A (ja) | 光受信器用ｃｄｒ回路 | |
| US8656203B2 (en) | Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter | |
| CN102684807B (zh) | 一种时钟恢复方法和装置 | |
| JP2007181000A (ja) | タイミング抽出回路 | |
| Piqueira | Master‐Slave Topologies with Phase‐Locked Loops | |
| Pinheiro et al. | Designing All‐Pole Filters for High‐Frequency Phase‐Locked Loops | |
| US6265919B1 (en) | In phase alignment for PLL's |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |