CN109428593B - 重新对准回路的电路、锁相回路、重新对准强度调整方法 - Google Patents

重新对准回路的电路、锁相回路、重新对准强度调整方法 Download PDF

Info

Publication number
CN109428593B
CN109428593B CN201810395009.5A CN201810395009A CN109428593B CN 109428593 B CN109428593 B CN 109428593B CN 201810395009 A CN201810395009 A CN 201810395009A CN 109428593 B CN109428593 B CN 109428593B
Authority
CN
China
Prior art keywords
module
realignment
gate
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810395009.5A
Other languages
English (en)
Other versions
CN109428593A (zh
Inventor
蔡宗宪
谢正祥
张智贤
沈瑞滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109428593A publication Critical patent/CN109428593A/zh
Application granted granted Critical
Publication of CN109428593B publication Critical patent/CN109428593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种重新对准回路的电路、锁相电路、重新对准强度调整方法。具有追踪回路与重新对准回路的电路包含：相位频率侦测器模块、泵浦模块、可调重新对准模块与环式振荡器单元。相位频率侦测器模块用以比较第一输入信号与第二输入信号的相位差。泵浦模块用以将相位差转换为电荷，泵浦模块还包含低通滤波器。可调重新对准模块用以调整重新对准强度，可调重新对准模块从相位频率侦测器模块接收多个第一输入，可调重新对准模块传送多个第二输出至泵浦模块。环式振荡器单元从泵浦模块接收第一输入且从可调重新对准模块接收第二输入，且基于第一输入与第二输入来产生回授信号。

Description

重新对准回路的电路、锁相回路、重新对准强度调整方法
技术领域
本揭露实施例是有关于一种具有追踪回路与重新对准回路的电路，且特别是有关于一种具有追踪回路与重新对准回路的电路、具有相位频率侦测器的锁相回路、用以调整锁相回路的重新对准强度的方法。
背景技术
相位频率侦测器(phase frequency detector，PFD)是比较二输入信号的相位的元件。相位频率侦测器包含相应于两个不同输入信号的两个输入端，两个输入信号的一者通常来自压控振荡器(voltage-controlled oscillator，VCO)，两个输入信号的另一者则通常来自其他外部来源。相位频率侦测器具有两个输出端，其指示后续电路如何调整频率以锁定至参考信号的相位。为了形成锁相回路(phase lock loop，PLL)，传输相位频率侦测器的相位差至回路滤波器，回路滤波器对信号做积分以使信号平滑。经平滑后的信号被传输至压控振荡器，压控振荡器产生输出信号，输出信号具有与输入电压成正比的频率。压控振荡器的输出也被传回相位频率侦测器以锁定至参考信号的相位。
泵浦用以将相位频率侦测器的数字的相位差转换为模拟的电荷。当锁相回路操作于重新对准模式(realignment mode)时，传统的追踪回路(tracking loop)(即信号路径)的相位频率侦测器与泵浦被禁能。结果，当锁相回路遇到温度变化时，锁相回路不能在重新对准模式下恢复目标频率。为了恢复目标频率，传统的追踪回路被致能。在追踪回路中，相位频率侦测器与泵浦用以将参考时脉与回授时脉的相位差转换为用于微调振荡器频率的电压。在重新对准回路(realignment loop)中，参考时脉直接对准振荡器的相位。当追踪回路与重新对准回路一起被致能时，两个指令在同时被注入至锁相回路的环式振荡器(ringoscillator)中而产生回路冲突(loop conflict)，回路冲突指的是当电路中存在传统的追踪回路与重新对准回路的情况。最糟的情况下，冲突发生在1：1的重新对准强度(realignment strength)，这产生高频的突波(spurs)。如同下方所进一步详细讨论的，“重新对准强度(realignment strength)”也称为回路权重(loopweight)，反应了传统的追踪回路与重新对准回路之间的相对强度。“突波(spurs)”是功率频谱密度图的对数-对数图(log-log plot)中的峰值。为了减少冲突且改善积分抖动(integrated jitter)，可调整重新对准强度。
在已知的方法中，传统的追踪回路与重新对准回路的冲突是透过调整重新对准的强度来控制。弱的重新对准减少了两回路之间的冲突，然而，积分抖动相应地增加而带来问题。强的重新对准抑制了锁相回路的频内(in-band)噪声，但透过强冲突产生的频外(out-band)突波降低积分抖动。
透过将环式振荡器的相位与参考时脉对准，重新对准改善了锁相回路的积分抖动。当锁相回路操作于重新对准模式，传统的追踪回路的相位频率侦测器与泵浦被禁能以避免回路冲突。在这种情况下，当锁相回路遇到温度变化且追踪回路被禁能时，不能在重新对准模式下恢复锁相回路的频率。因此，当锁相回路遇到温度变化时，必须致能传统的追踪回路来追踪目标频率。
发明内容
本揭露提出一种重新对准回路的电路，具有追踪回路，包含：相位频率侦测器模块、泵浦模块、可调重新对准模块与环式振荡器单元。相位频率侦测器模块用以比较第一输入信号与第二输入信号的相位差。泵浦模块用以将相位差转换为电荷，泵浦模块还包含低通滤波器。可调重新对准模块用以调整重新对准强度，可调重新对准模块从相位频率侦测器模块接收多个第一输入，可调重新对准模块传送多个第二输出至泵浦模块。环式振荡器单元从泵浦模块接收第一输入且从可调重新对准模块接收第二输入，且基于第一输入与第二输入来产生回授信号。
本揭露另提出一种锁相回路电路，具有相位频率侦测器，包含：致能电路单元、脉冲产生器单元、可编程计数器。致能电路单元用以断开追踪回路。脉冲产生器单元用以产生具有可调整宽度的脉冲。可编程计数器还包含：同步计数器模块与目标检测器模块。同步计数器模块用以累计第一位数，同步计数器模块被参考时脉所驱动。目标检测器模块用以比较被同步计数器模块所累计的第一位数与第二外部目标位数，其中目标检测器模块比较来自同步计数器模块的第一位数与第二外部目标位数。
本揭露另提出一种重新对准强度调整方法，用以调整锁相回路电路的重新对准强度，包含：累计第一位数；比较第一位数与第二外部目标位数；禁能锁相回路电路的追踪回路以回应第一比较结果；产生具有可调整宽度的脉冲；以及基于脉冲，以参考信号来对准锁相回路电路的振荡器的相位，其中锁相回路电路的重新对准强度由可调整宽度来决定。
为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
从以下结合所附附图所做的详细描述，可对本揭露的态样有更佳的了解。需注意的是，根据业界的标准实务，各特征并未依比例绘示。事实上，为了使讨论更为清楚，各特征的尺寸都可任意地增加或减少。
图1是绘示根据本揭露的一些实施例的用以解决重新对准锁相回路的回路冲突的电路的示意图；
图2是绘示根据本揭露的一些实施例的致能电路单元的示意图；
图3是绘示根据本揭露的一些实施例的重新对准脉冲产生器单元的示意图；
图4是绘示根据本揭露的一些实施例的重新对准的例示性的脉冲产生器的示意图与其相应的时序图；
图5是绘示根据本揭露的一些实施例的可编程计数器的示意图；
图6是绘示根据本揭露的一些实施例的图5中的可编程计数器的时序图；
图7是绘示根据本揭露的一些实施例的用以解决重新对准锁相回路的回路冲突的例示性的电路的示意图；
图8是绘示根据本揭露的一些实施例的图7中的电路的时序图；
图9是绘示根据本揭露的一些实施例的当重新对准权重为1：16时的功率频谱密度的示意图；
图10是绘示根据本揭露的一些实施例的当重新对准权重为1：1023时的功率频谱密度的示意图；
图11是绘示根据本揭露的一些实施例的用以调整锁相电路的重新对准强度的方法的流程图。
具体实施方式
以下的揭露提供了许多不同的实施例或例子，以实施所提供标的的不同特征。以下描述的构件与安排的特定例子，以简化本揭露。当然，这些仅仅是例子而不是用以限制本揭露。例如，在说明中，第一特征形成在第二特征的上方或之上，这可能包含第一特征与第二特征以直接接触的方式形成的实施例，这也可以包含额外特征可能形成在第一特征与第二特征之间的实施例，这使得第一特征与第二特征可能没有直接接触。此外，本揭露可能会在各种例子中重复参考数字及/或文字。此重复是为了简明与清晰的目的，但本身并非用以指定所讨论的各种实施例及/或架构之间的关系。
再者，在此可能会使用空间相对用语，例如“底下(beneath)”、“下方(below)”、“较低(lower)”、“上方(above)”、“较高(upper)”等等，以方便说明如附图所绘示的一元件或一特征与另一(另一些)元件或特征的关系。这些空间上相对的用语除了涵盖在附图中所绘示的方向，也欲涵盖装置在使用或操作中不同的方向。设备可能以不同方式定位(例如旋转90度或在其他方位上)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。
一种用以解决重新对准(realignment)锁相回路(phase lock loop，PLL)的回路冲突(loop conflict)的电路可包含相位频率侦测器(phase frequency detector，PFD)模块，相位频率侦测器模块接收两个信号，参考频率信号FREF与回授频率信号FBK，做为输入。相位频率侦测器模块传输两个输出信号，信号UP与信号DN，至包含低通滤波器(low passfilter，LPF)的泵浦模块。泵浦模块的输出被传输至环式振荡器(ring oscillator)，环式振荡器也接收参考频率信号FREF。环式振荡器的输出被传输至回授除法器，回授除法器将经除法后的回授频率信号FBK传回相位频率侦测器模块做为相位频率侦测器模块的两个输入的其中一者。第一回路被称为重新对准回路(realignment loop)，第二回路被称为传统的追踪回路(tracking loop)。用以改善积分抖动(integrated jitter)的锁相回路的频内(in-band)噪声的抑制是至少部份地由重新对准回路所实现。在重新对准模式中，追踪回路的主要功能是当锁相回路遇到温度变化时恢复目标频率。当锁相回路操作在重新对准模式时，传统的追踪回路的相位频率侦测器模块与泵浦模块必须被禁能以避免回路冲突。在重新对准模式下的传统的追踪回路也调整环式振荡器的相位。相应于传统追踪回路与重新对准回路的两个指令同时分别地注入环式振荡器而产生回路冲突(频外(out-band)的突波(spur))。频内传讯(in-band signaling)是用于信号，频内传讯是在相同的频带或通道内的控制信息的发送。频外传讯(out-of-band signaling或out-band signaling)则是在不同的通道中的控制信息的发送。频外的突波指的是在不同于信号通道的通道中存在着突波或峰值。在重新对准模式下，当重新对准强度(realignment strength)为1：1时，最糟的情况的冲突发生。调整重新对准强度以减少冲突。在此基于1：1的重新对准权重(realignmentwright)来讨论重新对准强度对于功率频谱密度的影响，其中，权重的第一个数字表示追踪回路，权重的第二个数字表示重新对准回路。对于1：1的重新对准权重，在高频端有一个峰值或突波。做为比较，对于1：N的重新对准权重，在高频端没有峰值或突波，其中类似地，权重的第一个数字表示追踪回路，权重的第二个数字表示重新对准回路。当数值N被调整至较大数值时，在高频端的突波被消除。
锁相回路的参考时脉和回授时脉的边缘被带入而紧密对准。当锁相回路达到锁定时，两个信号的两个相位之间的平均时间差被称为静态相位偏差(static phase offset)，也称为稳态相位误差(steady-state phase error)。这些相位之间的差异被称为追踪抖动(tracking jitter)。在理想的模式下，静态相位偏差为零且追踪抖动应尽可能的低。相位噪声为在锁相回路中观察到的另一种类型的抖动，相位噪声是振荡器本身以及实现振荡器的频率控制电路的元件所造成的。透过将环式振荡器的相位与参考时脉对准，重新对准改善了锁相回路的积分抖动。当锁相回路操作在重新对准模式时，禁能传统的追踪回路的相位频率侦测器模块与泵浦模块以避免回路冲突。在一个例示中，当追踪回路被禁能时，当频率为3GHz且频率可降至2.7GHz时，锁相回路受到温度变化的影响。因此，在重新对准模式不能恢复锁相回路频率。
为了恢复频率，必须致能传统的追踪回路。当锁相回路遇到温度变化时，致能传统的追踪回路以追踪目标频率。当传统的追踪回路被致能时，频率返回到3GHz的值开始。透过调整重新对准的强度来控制传统的追踪回路与重新对准回路的冲突。重新对准的强度由重新对准的脉冲宽度指示，重新对准的脉冲宽度由被选择器信号en-realign致能的重新对准回路的持续时间所决定。弱的重新对准强度减少了两个回路之间的冲突。但是，结果是，积分抖动的增加会影响整体效能。重新对准强度反应了致能电路中的重新对准回路时的时间量(例如周期数)与禁能电路中的重新对准回路时的时间量的比例。强的重新对准强度抑制了锁相回路的频内噪声，但副作用是两个回路之间的强冲突产生了频外的突波。结果，由于积分抖动，整体效能降低。在一个例示中，当重新对准的脉冲宽度是宽的，表示重新对准强度是强的，在功率频谱密度的高频端会出现突波或峰值。当重新对准的脉冲宽度是窄的，表示重新对准强度是弱的，在功率频谱密度的高频端不会出现突波。耗能与功率频谱密度曲线下方的面积成正比。相应地，消除功率频谱密度曲线上的突波会减少耗能。
图1是绘示根据本揭露的一些实施例的用以解决重新对准锁相回路的回路冲突的电路100的示意图。根据一些实施例，实现可调重新对准模块1100以调整重新对准强度。模块101是以信号FREF与信号FBK作为输入的相位频率侦测器模块，模块102是具有低通滤波器的泵浦模块，模块103是环式振荡器，且元件104是回授除法器。根据一些实施例，可调重新对准模块1100还包含用以产生具有可调整宽度的脉冲的重新对准脉冲产生器单元1110。根据一些实施例，可调重新对准模块1100还包含用以断开追踪回路1002的致能电路单元1130。根据一些实施例，可调重新对准模块1100还包含可编程计数器单元1140。
根据一些实施例，可调重新对准模块1100包含致能电路单元1130以致能追踪回路1002、用于致能电路1130的可编程计数器单元1140与用于重新对准的重新对准脉冲产生器单元1110。传统追踪回路1002的致能电路单元1130被插入至相位频率侦测器模块101与泵浦模块102之间。根据一些实施例，当启动致能电路单元1130，相位频率侦测器模块101的输出信号DN可被传输至致能传统的追踪回路1002的泵浦模块102。根据一些实施例，当关闭致能电路单元1130，输出信号DN被切断，且传统的追踪回路1002被阻断。根据一些实施例，透过可编程计数器单元1140来控制致能电路单元1130。根据一些实施例，可编程计数器单元1140的高准位输出关闭了致能电路单元1130且低准位输出开启了致能电路单元1130。根据一些实施例，用于环式振荡器103的重新对准脉冲产生器单元1110是可编程的，以调整重新对准强度。
图2是绘示根据本揭露的一些实施例的致能电路单元1130的示意图。根据一些实施例，在传统的追踪回路1002中，相位频率侦测器模块101将参考时脉信号FREF与振荡器信号FBK的频率与相位差转换为输出脉冲信号UP与DN。根据一些实施例，泵浦模块102将信号UP与DN的脉冲宽度差转换为电流差。根据一些实施例，来自相位频率侦测器模块101的DN信号为DN_PFD，被传输至多工器1131的一输入端。根据一些实施例，来自相位频率侦测器模块101的UP信号为UP_PFD，被传输至多工器1132的两输入端与多工器1131的另一输入端。为了有效地禁能用于重新对准目的的传统的追踪回路1002，在相位频率侦测器模块101与泵浦模块102之间实现致能电路单元1130。根据一些实施例，致能电路单元1130透过在重新对准模式中将选择器信号en_realign设定为禁能值来禁能追踪回路1002。在一些实施例中，致能电路单元1130在正常操作中维持畅通的DN路径。
根据一些实施例，致能电路单元1130包含第一多工器1131与第二多工器1132。透过控制选择器信号en_realign来控制致能电路单元1130的第二多工器1132。根据一些实施例，当选择器信号en_realign为高准位，切断了追踪回路1002中的DN信号。如同上述所讨论的，根据一些实施例，实现选择器信号en_realign以禁能或致能相位频率侦测器模块与泵浦模块，且因此，禁能或致能追踪回路1002。相反地，当选择器信号en_realign为低准位，信号DN可被传输至泵浦模块102。根据一些实施例，第一多工器1131与第二多工器1132为时脉多工器(clock multiplexers)。
图3是绘示根据本揭露的一些实施例的重新对准脉冲产生器单元1110的示意图。根据一些实施例，重新对准脉冲产生器单元1110包含信号IN输入端1111、信号RSTN输入端1112、信号Pulse_sel输入端1113与信号OUT输出端1114。以下将参照图4来进一步地详细讨论这些信号的每一者。根据一些实施例，重新对准脉冲产生器单元1110也接收如同上述参照图1所讨论的由参考时脉所驱动的相位频率侦测器模块101的输入信号FREF。重新对准脉冲产生器单元1110接收参考时脉信号FREF的上升边缘，且立即将上升边缘传输至环式振荡器103。根据一些实施例，重新对准脉冲产生器单元1110也产生具有可调整的脉冲宽度501的脉冲，以调整重新对准强度。根据一些实施例，当环式振荡器103接收由重新对准脉冲产生器单元1110所提供的脉冲时，环式振荡器103开始将其相位与参考时脉信号FREF对准。透过重新对准的脉冲宽度501来决定环式振荡器103的重新对准的强度。根据一些实施例，宽的脉冲宽度提供强的强度以对准环式振荡器103的相位。根据一些实施例，重新对准脉冲产生器单元1110包含用以调整脉冲宽度的可编程位元。
图4是绘示根据本揭露的一些实施例的重新对准脉冲产生器单元1110的示意图与其相应的时序图。根据一些实施例，重新对准脉冲产生器单元1110包含五个与非门1115、1116、1118、1119与1120、与门1121、多工器1124、反向器1117与两个放大器1122与1123，这些元件如图4所绘示的彼此电性连接。信号IN输入端1111是与非门1115的输入端，信号RSTN输入端1112是与门1121的输入端，信号Pulse_sel输入端1113是多工器1124的选择器信号端，信号OUT输出端1114是反向器1117的输出端。放大器1122与1123形成缓冲器，当信号IN为1125时造成缓冲延迟1129。当信号IN为1125时，信号OUT为1126，结果，信号QB’为1127，且信号Reset’为1128，导致缓冲延迟1129，如图4所示。根据一些实施例，由上述所讨论的脉冲宽度501来决定缓冲延迟1129的振幅。如同上述所讨论的，宽的脉冲宽度501提供了强的重新对准强度。
图5是绘示根据本揭露的一些实施例的可编程计数器单元1140的示意图。根据一些实施例，可编程计数器单元1140包含同步计数器1150与目标检测器1160。根据一些实施例，同步计数器1150包含闩锁器1153、多工器1152与加法器1151，这些元件如图5所绘示的彼此电性连接。根据一些实施例，目标检测器1160包含闩锁器1162、或非门1163与1164以及等号器(equator)1161。信号1’b0是多工器1152的其中一个输入信号，信号1’b1是加法器1151的其中一个输入信号。透过信号FIN参考时脉1205来驱动同步计数器1150以累计位数。同步计数器1150接收目标检测器1160的信号以抹除内部位数。目标检测器1160比较同步计数器1150的位数与外部目标位数(即信号1206，权重[9:0])。当内部位数与外部目标位数匹配时，目标检测器1160产生低准位信号(“0”)，否则产生高准位信号(“1”)。目标检测器1160也检测信号1206(权重[9:0])的输入位数。若权重的位数为“0”，目标检测器1160的输出强制为“0”，以忽略内部电路操作。如下参照图6进一步详细讨论的，根据一些实施例，可编程计数器单元1140控制致能电路单元1130以决定是否致能追踪回路1002。
图6是绘示根据本揭露的一些实施例的图5中的可编程计数器单元1140的时序图。根据一些实施例，当信号FIN参考时脉1205具有时序图601，信号count_in 1201具有时序图602，且相应的信号index1 1202与信号index2 1203分别具有时序图603与604。结果，在或非门1163的输出OUT具有信号1205的时序图。在时序图605的下降边缘之前有10个周期，且接着OUT信号有一个周期保持在低准位。根据一些实施例，10个周期与1个周期的比例，10：1，为重新对准回路1001与传统的追踪回路1002的重新对准强度比例。根据一些实施例，作为比较，当脉冲宽度501经适当调整以达到1023：1的重新对准强度，OUT信号的时序图将显示1023个周期的高准位，且接着是1个周期的低准位。
图7是绘示根据本揭露的一些实施例的用以解决重新对准锁相回路的回路冲突的例示性的电路的示意图。根据一些其他实施例，重新对准模块7100包含脉冲产生器单元7110、致能电路单元7130与可编程计数器单元7140。重新对准模块7100电性连接至相位频率侦测器模块701、泵浦模块702与环式振荡器703，如图7所示。
根据一些实施例，透过参考时脉信号FREF来驱动脉冲产生器单元7110，且脉冲产生器单元7110在每个参考周期将对准的相位发送至环式振荡器703。重新对准模块7100的致能电路单元7130可被切断，且接着透过采用可编程计数器单元7140来连接至追踪回路1002。根据一些实施例，脉冲产生器单元7110、重新对准模块7100的致能电路单元7130与可编程计数器单元7140的组合调整了重新对准回路1001与追踪回路1002的权重，以减少冲突。根据一些实施例，图7与图1之间的差别在于，在图7中没有回授除法器104，且在图7中没有从环式振荡器103返回到相位频率侦测器101的对应的回授回路。根据一些实施例，由于缺少回授回路，因为可编程计数器单元7140由相同时脉域中的参考时脉所驱动所造成的半稳态(metastable)的问题不存在。根据一些实施例，若权重值设定为1023，仅在参考时脉周期的一个周期内致能追踪回路1002且在参考时脉周期的其他1023个周期内禁能追踪回路1002。接着，重新对准回路1001运行，因此，追踪回路1002与重新对准回路1001的权重为1/1023。
图8是绘示根据本揭露的一些实施例的图7中的电路的时序图。根据一些实施例，当信号FREF的时序图为801时，信号loop_en的时序图为802，重新对准回路1001的信号align_RO的时序图为803，信号DN_PFD的时序图为804，信号UP_PFD的时序图为805，且相应的追踪回路1002的信号DN_T与信号UP_T的时序图分别为806与807。如图8所示，对于重新对准回路1001，信号align_RO的时序图803有1023个周期为致能，而对于追踪回路1002，仅有在时序图806与807有一个周期为致能。根据一些实施例，若权重值设为1023，仅有在参考时脉周期的一个周期致能追踪回路1002，且在参考时脉周期的其他1023个周期禁能追踪回路1002。接着，运行重新对准回路1001，因此，追踪回路1002与重新对准回路的权重为1/1023。如时序图中所绘示的，举例来说，观察1023个周期，信号align_RO的时序图803是重新对准回路1001的时序图，而作为比较，在传统的追踪回路1002的信号DN_T的时序图806中，仅有一个周期致能追踪回路1002，且其他周期禁能追踪回路1002。相应地，1023个周期与一个周期的比例是重新对准强度1023:1。
图9是绘示根据本揭露的一些实施例的当重新对准权重为1：16时的功率频谱密度的示意图。图10是绘示根据本揭露的一些实施例的当重新对准权重为1：1023时的功率频谱密度的示意图。图9与图10皆以对数-对数的尺度绘示，其中X轴为频率的对数且Y轴为功率频谱密度的对数。回路冲突影响了锁相回路相位噪声的效能。根据一些实施例，在图9中，追踪回路1002与重新对准回路1001的重新对准强度为1:16。冲突导致在高频端的突波。相较于降低积分抖动的频内噪声背景(in-band noise floor)，突波的峰值噪声要更差10dB左右。作为图10的比较，追踪回路1002与重新对准回路1001的重新对准强度为1:1023。消除回路冲突与突波以产生平滑的锁相回路相位噪声。积分抖动小于1皮秒(ps)。
图11是绘示根据本揭露的一些实施例的用以调整锁相电路的重新对准强度的方法110的流程图。于操作1102，在锁相回路内累计第一位数。于操作1104，比较第一位数与第二外部目标位数。回应于比较的第一结果，于操作1106，禁能锁相回路的追踪回路。于操作1108，产生具有可调整宽度的脉冲。于操作1109，基于脉冲来将锁相回路的振荡器的相位与参考讯号对准。
在一实施例中，透过可调整宽度来决定锁相回路的重新对准强度。在其他实施例中，方法也包含回应于比较的第二结果来致能锁相回路的追踪回路。
根据一些实施例，揭露一种重新对准回路的电路，具有追踪回路，包含：相位频率侦测器模块、泵浦模块、可调重新对准模块与环式振荡器单元。相位频率侦测器模块用以比较第一输入信号与第二输入信号的相位差。泵浦模块用以将相位差转换为电荷，泵浦模块还包含低通滤波器。可调重新对准模块用以调整重新对准强度，可调重新对准模块从相位频率侦测器模块接收多个第一输入，可调重新对准模块传送多个第二输出至泵浦模块。环式振荡器单元从泵浦模块接收第一输入且从可调重新对准模块接收第二输入，且基于第一输入与第二输入来产生回授信号。根据一些实施例，可调重新对准模块包含致能电路单元用以禁能追踪回路。根据一些实施例，可调重新对准模块还包含重新对准脉冲产生器单元用以产生提供给环式振荡器单元的具有可调整宽度的脉冲。根据一些实施例，可调重新对准模块还包含耦接至致能电路单元的可编程计数器单元用以调整致能的周期。根据一些实施例，致能电路还包含第一多工器与第二多工器，其中第一多工器从相位频率侦测器模块接收向下信号，其中第二多工器从相位频率侦测器模块接收向上信号，其中第二多工器被选择器信号所控制。根据一些实施例，重新对准脉冲产生器单元还包含第一与非门、第二与非门、第三与非门、第四与非门、第五与非门、多工器与与门，其中第一与非门的输出端电性连接至第二与非门的第一输入端、第三与非门的第一输入端、第五与非门的第二输入端，其中第一与非门的输入端电性连接至第二与非门的输出端，其中第二与非门的第二输入端电性连接至第四与非门的第二输入端，其中第二与非门的第三输入端电性连接至第三与非门的输出端、第四与非门的第一输入端与第五与非门的第一输入端，其中第三与非门的第二输入端电性连接至第四与非门的输出端，其中第五与非门的输出端电性连接至与门的输入端。根据一些实施例，可编程计数器单元还包含被参考时脉所驱动的同步计数器用以累计位数。根据一些实施例，可编程计数器单元还包含耦接至同步计数器的目标检测器用以比较来自同步计数器的位数与外部目标位数。根据一些实施例，同步计数器还包含闩锁器与多工器，其中多工器的输出是传输至闩锁器。根据一些实施例，目标检测器还包含第一或非门、第二或非门与闩锁器，其中闩锁器的输出是传输至第二或非门做为第二或非门的第一输入，其中第一或非门的输出是传输至第二或非门做为第二或非门的第二输入。根据一些实施例，具有追踪回路与重新对准回路的电路还包含除法器单元，用以从环式振荡器单元接收输入且传输输出至相位频率侦测器模块。
根据一些实施例，揭露一种锁相回路电路，具有相位频率侦测器，包含：致能电路单元、脉冲产生器单元以及可编程计数器单元，其中致能电路单元用以断开追踪回路，其中脉冲产生器单元用以产生具有可调整宽度的脉冲，其中可编程计数器单元还包含同步计数器模块以及目标检测器模块，其中同步计数器模块用以累计第一位数，其中同步计数器模块被参考时脉所驱动，其中目标检测器模块用以比较被同步计数器模块所累计的第一位数与第二外部目标位数，其中目标检测器模块比较来自同步计数器模块的第一位数与第二外部目标位数。根据一些实施例，同步计数器模块还包含闩锁器与多工器，其中多工器的输出是传输至闩锁器。根据一些实施例，目标检测器模块还包含闩锁器。根据一些实施例，目标检测器模块还包含第一或非门。根据一些实施例，目标检测器模块还包含第二或非门，其中闩锁器的输出是传输至第二或非门做为第二或非门的第一输入，其中第一或非门的输出是传输至第二或非门做为第二或非门的第二输入。根据一些实施例，同步计数器模块被参考时脉所驱动。根据一些实施例，第二外部目标位数为十位数。
根据一些实施例，揭露一种用以调整重新对准强度的可调重新对准模块，包含：用以断开追踪回路的致能电路单元、用以产生具有可调整宽度的脉冲的重新对准脉冲产生器单元以及可编程计数器单元，其中，可调重新对准模块从相对频率侦测器模块接收多个第一输入，可调重新对准模块传送多个第二输出至泵浦模块。泵浦模块还包含低通滤波器。根据一些实施例，可编程计数器单元还包含同步计数器模块以及目标检测器模块。
根据一些实施例，揭露一种重新对准强度调整方法，用以调整锁相回路电路的重新对准强度，包含：累计第一位数；比较第一位数与第二外部目标位数；禁能锁相回路电路的追踪回路以回应第一比较结果；产生具有可调整宽度的脉冲；以及基于脉冲，以参考信号来对准锁相回路电路的振荡器的相位，其中锁相回路电路的重新对准强度由可调整宽度来决定。根据一些实施例，用以调整锁相回路电路的重新对准强度的方法还包含：致能锁相回路电路的追踪回路以回应第二比较结果。
以上概述了数个实施例的特征，因此熟悉此技艺者可以更了解本揭露的态样。熟悉此技艺者应了解到，其可轻易地把本揭露当作基础来设计或修改其他的制程与结构，借此实现和在此所介绍的这些实施例相同的目标及/或达到相同的优点。熟悉此技艺者也应可明白，这些等效的建构并未脱离本揭露的精神与范围，并且他们可以在不脱离本揭露精神与范围的前提下做各种的改变、替换与变动。

Claims (20)

1.一种一重新对准回路(realignment loop)的电路，具有一追踪回路(trackingloop)，其特征在于，包含：
一相位频率侦测器(phase frequency detector，PFD)模块，用以比较一第一输入信号与一第二输入信号的一相位差；
一可调重新对准(adjustable realignment)模块，用以调整一重新对准强度(realignment strength)，其中该可调重新对准模块从该相位频率侦测器模块接收多个第三输入，其中该可调重新对准模块根据所述多个第三输入产生并传送多个第二输出至该泵浦模块；
一泵浦模块，用以根据所述多个第二输出将该相位差转换为一电荷，其中该泵浦模块还包含一低通滤波器(low pass filter，LPF)；以及
一环式振荡器(ring oscillator)单元，其中该环式振荡器单元从该泵浦模块接收一第四输入且从该可调重新对准模块接收一第五输入，且基于该第四输入与该第五输入来产生一回授信号。
2.根据权利要求1所述的电路，其特征在于，其中该可调重新对准模块包含：
一致能电路(enablement circuit)单元用以禁能该追踪回路。
3.根据权利要求2所述的电路，其特征在于，其中该可调重新对准模块还包含一重新对准脉冲产生器(realignment pulse generator)单元，用以产生提供给该环式振荡器单元的具有一可调整宽度的多个脉冲。
4.根据权利要求3所述的电路，其特征在于，其中该可调重新对准模块还包含一可编程计数器(programmable counter)单元，耦接至该致能电路单元，用以调整致能的一周期。
5.根据权利要求2所述的电路，其特征在于，其中该致能电路还包含一第一多工器与一第二多工器，其中该第一多工器从该相位频率侦测器模块接收一向下信号(down signal)，其中该第二多工器从该相位频率侦测器模块接收一向上信号(up signal)，其中该第二多工器被一选择器信号(selector signal)所控制。
6.根据权利要求3所述的电路，其特征在于，其中该重新对准脉冲产生器单元还包含一第一与非门(NAND gate)、一第二与非门、一第三与非门、一第四与非门、一第五与非门、一多工器与一与门(AND gate)，
其中该第一与非门的一输出端电性连接至该第二与非门的一第一输入端、该第三与非门的一第一输入端、该第五与非门的一第二输入端，
其中该第一与非门的一输入端电性连接至该第二与非门的一输出端，
其中该第二与非门的一第二输入端电性连接至该第四与非门的一第二输入端，
其中该第二与非门的一第三输入端电性连接至该第三与非门的一输出端、该第四与非门的一第一输入端与该第五与非门的一第一输入端，
其中该第三与非门的该第二输入端电性连接至该第四与非门的一输出端，
其中该第五与非门的一输出端电性连接至该与门的一输入端。
7.根据权利要求4所述的电路，其特征在于，其中该可编程计数器单元还包含：
一同步计数器(synchronous counter)，被一参考时脉所驱动，用以累计多个位数。
8.根据权利要求7所述的电路，其特征在于，其中该可编程计数器单元还包含一目标检测器(target detector)，耦接至该同步计数器，用以比较来自该同步计数器的所述多个位数与多个外部目标位数。
9.根据权利要求7所述的电路，其特征在于，其中该同步计数器还包含一闩锁器(latch)与一多工器，其中该多工器的一输出是传输至该同步计数器的该闩锁器。
10.根据权利要求8所述的电路，其特征在于，其中该目标检测器还包含一第一或非门(NOR gate)、一第二或非门与一闩锁器，其中该目标检测器的该闩锁器的一输出是传输至该第二或非门做为该第二或非门的一第一输入，其中该第一或非门的一输出是传输至该第二或非门做为该第二或非门的一第二输入。
11.根据权利要求1所述的电路，其特征在于，还包含：
一除法器单元，用以从该环式振荡器单元接收一输入且传输一输出至该相位频率侦测器模块。
12.一种锁相回路(phase lock loop，PLL)电路，具有一相位频率侦测器，其特征在于，包含：
一致能电路单元，用以断开一追踪回路；
一脉冲产生器单元，用以产生具有一可调整宽度的一脉冲；以及
一可编程计数器单元，其中该可编程计数器单元还包含：
一同步计数器模块，用以累计与该同步计数器模块所接收的输入信号相关的多个第一位数，其中该同步计数器模块被一参考时脉所驱动以累计所述多个第一位数；以及
一目标检测器模块，用以比较被该同步计数器模块所累计的所述多个第一位数与多个第二外部目标位数，其中该目标检测器模块比较来自该同步计数器模块的所述多个第一位数与所述多个第二外部目标位数，所述多个第二外部目标位数与该目标检测器模块所接收的输入信号相关。
13.根据权利要求12所述的锁相回路电路，其特征在于，其中该同步计数器模块还包含一闩锁器与一多工器，其中该多工器的一输出是传输至该闩锁器，该多工器的一输入是接收自一加法器，该加法器用以接收该同步计数器模块所接收的所述输入信号以及该同步计数器模块所输出的输出信号。
14.根据权利要求12所述的锁相回路电路，其特征在于，其中该目标检测器模块还包含一闩锁器，该闩锁器的一输入是接收自一等号器，该等号器用以接收所述多个第二外部目标位数与该同步计数器模块所累计的所述多个第一位数。
15.根据权利要求14所述的锁相回路电路，其特征在于，其中该目标检测器模块还包含一第一或非门，该第一或非门用以接收所述多个第二外部目标位数。
16.根据权利要求15所述的锁相回路电路，其特征在于，其中该目标检测器模块还包含一第二或非门，其中该闩锁器的一输出是传输至该第二或非门做为该第二或非门的一第一输入，其中该第一或非门的一输出是传输至该第二或非门做为该第二或非门的一第二输入。
17.根据权利要求13所述的锁相回路电路，其特征在于，其中该同步计数器模块被一参考时脉所驱动。
18.根据权利要求12所述的锁相回路电路，其特征在于，其中所述多个第二外部目标位数为十位数。
19.一种重新对准强度调整方法，用以调整一锁相回路电路的一重新对准强度，其特征在于，包含：
累计多个第一位数，其中一同步计数器模块被一参考时脉所驱动以累计所述多个第一位数，且所述多个第一位数与该同步计数器模块所接收的输入信号相关；
比较所述多个第一位数与多个第二外部目标位数，其中一目标检测器模块用以比较所述多个第一位数与所述多个第二外部目标位数，且所述多个第二外部目标位数与该目标检测器模块所接收的输入信号相关；
禁能该锁相回路电路的一追踪回路以回应一第一比较结果，其中该第一比较结果代表所述多个第一位数与所述多个第二外部目标位数不匹配；
产生具有一可调整宽度的一脉冲；以及
基于该脉冲，以一参考信号来对准该锁相回路电路的一振荡器的一相位，其中该锁相回路电路的该重新对准强度由该可调整宽度来决定。
20.根据权利要求19所述的方法，其特征在于，还包含：
致能该锁相回路电路的该追踪回路以回应一第二比较结果，其中该第二比较结果代表所述多个第一位数与所述多个第二外部目标位数匹配。
CN201810395009.5A 2017-08-31 2018-04-27 重新对准回路的电路、锁相回路、重新对准强度调整方法 Active CN109428593B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552956P 2017-08-31 2017-08-31
US62/552,956 2017-08-31
US15/882,544 US10158364B1 (en) 2017-08-31 2018-01-29 Realignment strength controller for solving loop conflict of realignment phase lock loop
US15/882,544 2018-01-29

Publications (2)

Publication Number Publication Date
CN109428593A CN109428593A (zh) 2019-03-05
CN109428593B true CN109428593B (zh) 2022-09-13

Family

ID=64604814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810395009.5A Active CN109428593B (zh) 2017-08-31 2018-04-27 重新对准回路的电路、锁相回路、重新对准强度调整方法

Country Status (3)

Country Link
US (1) US10158364B1 (zh)
CN (1) CN109428593B (zh)
TW (2) TWI672003B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588489B1 (en) 2021-10-06 2023-02-21 Shaoxing Yuanfang Semiconductor Co., Ltd. Obtaining lock in a phase-locked loop (PLL) upon being out of phase-lock
US11923864B2 (en) 2021-10-18 2024-03-05 Shaoxing Yuanfang Semiconductor Co., Ltd. Fast switching of output frequency of a phase locked loop (PLL)
US11967965B2 (en) 2021-11-03 2024-04-23 Shaoxing Yuanfang Semiconductor Co., Ltd. Generating divided signals from phase-locked loop (PLL) output when reference clock is unavailable

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2985489B2 (ja) * 1992-03-31 1999-11-29 日本電気株式会社 位相同期ループ
US5832048A (en) * 1993-12-30 1998-11-03 International Business Machines Corporation Digital phase-lock loop control system
IT1284718B1 (it) * 1996-07-31 1998-05-21 Cselt Centro Studi Lab Telecom Dispositivo e procedimento per allineare temporalmente segnali numerici, ad esempio un segnale di orologio ed un flusso di dati.
GB2348327B (en) * 1999-02-18 2003-02-19 Sgs Thomson Microelectronics Clock skew removal appartus
US6710670B2 (en) * 2001-01-26 2004-03-23 True Circuits, Inc. Self-biasing phase-locking loop system
TWI248721B (en) * 2001-04-27 2006-02-01 Mediatek Inc Phase-locked loop with dual-mode phase/frequency detection
TWI283112B (en) * 2002-08-01 2007-06-21 Mediatek Inc Phase locked loop control method and apparatus
EP1422827B1 (en) * 2002-11-21 2006-01-18 STMicroelectronics Belgium N.V. Low frequency self-calibration of a PLL with multiphase clocks
US6903585B2 (en) * 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
TWI241776B (en) * 2004-10-11 2005-10-11 Realtek Semiconductor Corp Clock generator and data recovery circuit
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
TWI296464B (en) * 2005-06-20 2008-05-01 Airoha Tech Corp Phase lock loop and operating method thereof
TWI312613B (en) * 2005-10-06 2009-07-21 Novatek Microelectronics Corp Calibration circuit and operation method for voltage-controlled oscillator
JP4944571B2 (ja) * 2006-10-31 2012-06-06 オンセミコンダクター・トレーディング・リミテッド チャージポンプ回路
US7592847B2 (en) * 2007-03-22 2009-09-22 Mediatek Inc. Phase frequency detector and phase-locked loop
TW200908561A (en) * 2007-05-23 2009-02-16 Mobius Microsystems Inc Multi-terminal harmonic oscillator intergrated circuit with frequency calibration and frequency configuration
US7683685B2 (en) * 2008-02-05 2010-03-23 Sony Corporation System and method for implementing a digital phase-locked loop
US8116418B2 (en) * 2008-05-08 2012-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fast locking clock and data recovery
US8063707B2 (en) * 2009-05-08 2011-11-22 Mediatek Inc. Phase locked loop
TWI482030B (zh) * 2011-06-21 2015-04-21 Via Tech Inc 補償同步資料匯流排上的非對齊之裝置及方法
TWI445316B (zh) * 2011-12-19 2014-07-11 Univ Nat Taiwan 鎖相迴路裝置
US9503103B2 (en) * 2012-04-30 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Phase locked loop with a frequency multiplier and method of configuring the phase locked loop
TWI501557B (zh) * 2012-10-25 2015-09-21 Univ Nat Chiao Tung 鎖相迴路
TWI517589B (zh) * 2013-04-16 2016-01-11 Univ Nat Taiwan No Inserting Lockout Lockout phase lock loop
US9503105B2 (en) * 2014-10-20 2016-11-22 Texas Instruments Incorporated Phase frequency detector (PFD) circuit with improved lock time
CN107636967B (zh) * 2015-05-20 2021-04-23 思睿逻辑国际半导体有限公司 环形分频器
CN106487379A (zh) * 2015-08-25 2017-03-08 晨星半导体股份有限公司 延迟锁定电路与相关的控制方法
EP3168983B1 (fr) * 2015-11-13 2018-10-17 The Swatch Group Research and Development Ltd. Procédé de calibration d'un synthétiseur de fréquence à modulation fsk à deux points

Also Published As

Publication number Publication date
TW201924225A (zh) 2019-06-16
TW201914224A (zh) 2019-04-01
CN109428593A (zh) 2019-03-05
US10158364B1 (en) 2018-12-18
TWI661679B (zh) 2019-06-01
TWI672003B (zh) 2019-09-11

Similar Documents

Publication Publication Date Title
JP3665536B2 (ja) 広帯域遅延ロックループ回路
US8988121B2 (en) Method and apparatus for generating a reference signal for a fractional-N frequency synthesizer
US20090135885A1 (en) Non-linear feedback control loops as spread spectrum clock generator
US7375563B1 (en) Duty cycle correction using input clock and feedback clock of phase-locked-loop (PLL)
CN109428593B (zh) 重新对准回路的电路、锁相回路、重新对准强度调整方法
US9998129B1 (en) PLL post divider phase continuity
KR20120138211A (ko) 디지털 위상 고정 루프 시스템 및 방법
KR100973222B1 (ko) 타이밍 제어를 위한 지연동기 루프 장치
US20060091964A1 (en) Method and apparatus for jitter reduction in phase locked loops
US10530563B2 (en) Clock synchronization device
US10784872B1 (en) Fractional realignment techniques for PLLs
US7663417B2 (en) Phase-locked loop circuit
US7606343B2 (en) Phase-locked-loop with reduced clock jitter
US9374038B2 (en) Phase frequency detector circuit
US7598816B2 (en) Phase lock loop circuit with delaying phase frequency comparson output signals
US8456205B2 (en) Phase-frequency comparator and serial transmission device
KR20060106552A (ko) Ｃｄｒ 회로 및 ｐｌｌ 회로
KR101430796B1 (ko) 주파수 배수 기능을 제공하는 위상 주파수 검출기, 상기 위상 주파수 검출기를 포함하는 위상 고정 루프 및 클락 및 데이터 복원 회로
KR20080051662A (ko) 데이터 속도의 1/4 주파수 클럭을 사용하는 고속의 클럭 및데이터 복원 회로 및 방법
CN113179099B (zh) 一种锁相环电路和其控制方法、半导体器件及电子设备
EP1958336A2 (en) Non-linear feedback control loops as spread spectrum clock generator
US10461723B2 (en) Full range realignment ring oscillator
KR100920828B1 (ko) 동기 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment