TWI482030B - 補償同步資料匯流排上的非對齊之裝置及方法 - Google Patents

補償同步資料匯流排上的非對齊之裝置及方法 Download PDF

Info

Publication number
TWI482030B
TWI482030B TW101122105A TW101122105A TWI482030B TW I482030 B TWI482030 B TW I482030B TW 101122105 A TW101122105 A TW 101122105A TW 101122105 A TW101122105 A TW 101122105A TW I482030 B TWI482030 B TW I482030B
Authority
TW
Taiwan
Prior art keywords
data
bus
signal
timing signal
delay
Prior art date
Application number
TW101122105A
Other languages
English (en)
Other versions
TW201301048A (zh
Inventor
Darius D Gaskins
James R Lundberg
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/165,659 external-priority patent/US8782460B2/en
Priority claimed from US13/165,654 external-priority patent/US8683253B2/en
Priority claimed from US13/165,665 external-priority patent/US8751851B2/en
Priority claimed from US13/165,664 external-priority patent/US8751850B2/en
Priority claimed from US13/165,671 external-priority patent/US8751852B2/en
Priority claimed from US13/165,679 external-priority patent/US8839018B2/en
Priority claimed from US13/165,650 external-priority patent/US8782459B2/en
Application filed by Via Tech Inc filed Critical Via Tech Inc
Publication of TW201301048A publication Critical patent/TW201301048A/zh
Application granted granted Critical
Publication of TWI482030B publication Critical patent/TWI482030B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Information Transfer Systems (AREA)

Description

補償同步資料匯流排上的非對齊之裝置及方法
本發明係有關於一種微電子領域，尤指一種與來源同步訊號的傳送與接收相關之資料和時脈同步的設備及方法。
現今計算機系統採用一種來源同步系統匯流排來提供匯流排代理器之間的資料交換，例如介於微處理器及記憶體集線器之間的資料交換。來源同步匯流排協定使資料可以一高速的匯流排速度來傳輸。來源同步協定的操作原理在於一傳輸匯流排代理器將資料輸出於匯流排上持續一固定時間，且發出或轉換一對應於該資料的資料選通訊號(strobe signal)以指示一接收匯流排代理器該資料是有效的。資料訊號及資料選通訊號皆是沿著相同的傳播路徑通過匯流排來傳輸，因此當偵測到對應的資料選通訊號的轉換，接收器可相對地確認資料是有效的。
然而資料選通訊號及資料訊號容易因為一些原因發生錯誤。錯誤的來源之一是時鐘產生電路的不準確，時鐘產生電路通常為鎖相迴路(phase locked loop)，用以阻擋在匯流排上的資料訊號、以及轉換選通資料來指示該資料是有效的。這些不準確可能來自設計的極限、製造的公差或是環境的因素。在理想的情況下，選通資料是在資料有效期間的中途精確地轉換，使得接收器接收到資料的設置時間及保持時間是相等的。相關的 時鐘產生電路中的不準確可能導致資料訊號及/或資料選通訊號的歪斜(skewing)，使得接收條件並非是最理想的。
另一個錯誤的來源是由一接收裝置內的一資料選通訊號的分配所造成。儘管系統設計人員竭盡所能地確保選通訊號及其相關的資料訊號是沿著一系統板(即主機板)上相同的傳輸路徑來傳輸，然而眾所皆知的是，一旦資料選通訊號進入了接收裝置，必定分配至與資料選通訊號有關的所有內部同步接收器。在某些裝置中，需要額外的傳輸長度來傳送資料選通訊號至不同的接收器，如此將可能延遲了資料訊號的傳送時間，進而產生同步傳送的相位歪斜。
因此，補償同步資料匯流排上的訊號未對齊(misalignment)的裝置及方法是有必要的。
藉由調整一資料選通及其相對應的資料訊號，使得同步匯流排上的訊號是最佳化地傳輸的技術亦是有必要的。
此外，提供調整一資料選通及其相關的資料訊號在主機板等級下的機制亦是有必要的。
再者，為了達到最佳化接收狀態，一種在主機板等級下將同步匯流排訊號對準的可程式化裝置亦是有必要的。
本發明針對先前技術問題、缺點以及限制提出解決。此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同 步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路、一核心時鐘產生器以及一同步選通驅動器。該電阻網路用以提供一比例訊號，以指示一提前量，以提前與一資料群組有關的一同步資料選通訊號。該核心時鐘產生器耦接於該比例訊號，以該提前量提前一資料選通計時訊號。該同步選通驅動器接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路以及一微處理器。該電阻網路用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號。該微處理器包括一核心時鐘產生器以及一同步選通驅動器。該核心時鐘產生器耦接於該比例訊號，以該提前量提前一資料選通計時訊號。該同步選通驅動器接收該資料選通計時訊號，及根據該資料選通計時訊號產生該同步資料選通訊號，其中該同步資料選通訊號以該提前量提前。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括藉由一電阻網路提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；耦接一核心時鐘產生器至該比例訊號，使該核心時鐘產生 器以該提前量提前一資料選通計時訊號；以及提供資料選通計時訊號至一同步選通驅動器，根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路、一傳輸裝置以及一接收裝置。該電阻網路用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；該傳輸裝置包括一核心時鐘產生器以及一同步選通驅動器，該核心時鐘產生器耦接於該比例訊號，該核心時鐘產生器以該提前量提前一資料選通計時訊號，該同步選通驅動器用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號；該接收裝置包括一複合延遲元件，用以均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自該傳輸裝置的該同步資料選通訊號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路、一微處理器以及一接收裝置。該電阻網路用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；該微處理器包括一核心時鐘產生器以及一同步選通驅動器，該核心時鐘產生器耦接於該比例訊號，以該提前量提前一資料選通計時訊號， 該同步選通驅動器用以接收該資料選通計時訊號，及根據該資料選通計時訊號產生該同步資料選通訊號，其中該同步資料選通訊號以該提前量提前；該接收裝置包括一複合延遲元件，該複合延遲元件用以均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自該傳輸裝置的該同步資料選通訊號。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括藉由一電阻網路提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；在一傳輸裝置中耦接一核心時鐘產生器至該比例訊號，使該核心時鐘產生器以該提前量提前一資料選通計時訊號；在該傳輸裝置中提供該資料選通計時訊號至一同步選通驅動器，根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號；以及透過一接收裝置中的一複合延遲單元均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自該傳輸裝置的該同步資料選通訊號。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路以及一延遲鎖相迴路。該電阻網路用以提供一比例訊號，該比例訊號指示一延後量，以延後與一資料群組有關的一資料位元訊號；該延遲鎖相迴路耦接於該比例訊號，該延遲鎖相迴路用以將該延遲量加至該資料位元訊 號，以產生一延遲資料位元訊號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路以及一微處理器。該電阻網路用以提供一比例訊號，該比例訊號指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；該微處理器包括一延遲鎖相迴路，該延遲鎖相迴路耦接於該比例訊號，該延遲鎖相迴路用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括藉由一電阻網路提供一比例訊號，該比例訊號指示一延後量，以延後與一資料群組有關的一資料位元訊號；以及耦接一延遲鎖相迴路至該比例訊號，使該延遲鎖相迴路將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路、一複合延遲元件以及複數個延遲鎖相迴路。該電阻網路用以提供一比例訊號，該比例訊號指示一延後量，以延後與一資料群組有關的複數個資料位元訊號；該複合延遲元件用以均等一接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自一傳輸裝置的一同步資料選通訊號；該複數個延遲鎖相迴路耦接於該比例訊號，該延遲鎖相迴 路用以將該延遲量加至該些資料位元訊號，以產生複數個延遲資料位元訊號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一電阻網路以及一微處理器。該電阻網路用以提供一比例訊號，該比例訊號指示一延遲量，以延遲與一資料群組有關的複數個資料位元訊號；該微處理器包括一複合延遲元件以及複數個延遲鎖相迴路，該複合延遲元件用以均等該微處理器中的複數個延遲路徑，其中該些延遲路徑對應於來自一傳輸裝置的一資料選通訊號，該些延遲鎖相迴路耦接於該比例訊號，該些延遲鎖相迴路用以將該延遲量加至該些資料位元訊號，以產生複數個延遲資料位元訊號。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括藉由一電阻網路提供一比例訊號，該比例訊號指示一延遲量，以延遲與一資料群組有關的複數個資料位元訊號；透過一複合延遲元件均等一接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自一傳輸裝置的一資料選通訊號；以及耦接複數個延遲鎖相迴路至該比例訊號，該些延遲鎖相迴路用以將該延遲量加至該些資料位元訊號，以產生複數個延遲資料位元訊號。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝 置，該裝置包括一測試行動聯合組織介面、一同步匯流排最佳化器、一核心時鐘產生器以及一同步選通驅動器。該測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；該同步匯流排最佳化器用以接收該控制資訊，並產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；該核心時鐘產生器耦接於該比例匯流排，用以將一資料選通計時訊號提前該提前量；該同步選通驅動器用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一微處理器，該微處理器包括一測試行動聯合組織介面、一同步匯流排最佳化器、一核心時鐘產生器以及一同步選通驅動器。該測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；該同步匯流排最佳化器用以接收該控制資訊，並產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；該核心時鐘產生器耦接於該比例匯流排，用以將一資料選通計時訊號提前該提前量；該同步選通驅動器用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料 選通訊號，該同步資料選通訊號以該提前量提前。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括藉由測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；根據該控制資訊產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；耦接一核心時鐘產生器至該比例匯流排，該核心時鐘產生器將一資料選通計時訊號提前該提前量；以及將該資料選通計時訊號傳送至一同步選通驅動器，該同步選通驅動器根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一測試行動聯合組織介面、一同步匯流排最佳化器以及一延遲鎖相迴路。該測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；該同步匯流排最佳化器用以接收該控制資訊，並產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；該延遲鎖相迴路耦接於該比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊 號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一測試行動聯合組織介面、一同步匯流排最佳化器以及一延遲鎖相迴路。測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；該同步匯流排最佳化器用以接收該控制資訊，並產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；該延遲鎖相迴路用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括透過一測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；根據該控制資訊產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；以及耦接一延遲鎖相迴路至該比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
此外，本發明提供一較佳的技術以最佳化不同的裝置中的來源同步訊號的傳送及接收，例如微處理器及其支援裝置。在一實施例中，提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一測試行動聯合組織介面、一同步匯流排最佳 化器、一核心時鐘產生器、一同步選通驅動器以及一延遲鎖相迴路。該測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；該同步匯流排最佳化器用以接收該控制資訊，根據該控制資訊產生一可程式化選通提前資訊至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；該核心時鐘產生器耦接於該第一比例匯流排，用以將一資料選通計時訊號提前該提前量；該同步選通驅動器用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前；該延遲鎖相迴路耦接於該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
本發明亦提供一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一測試行動聯合組織介面、一同步匯流排最佳化器、一核心時鐘產生器、一同步選通驅動器以及一延遲鎖相迴路。該測試行動聯合組織介面用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；該同步匯流排 最佳化器用以接收該控制資訊，根據該控制資訊產生一可程式化選通提前資訊至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；該核心時鐘產生器耦接於該第一比例匯流排，用以將一資料選通計時訊號提前該提前量；該同步選通驅動器用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前；該延遲鎖相迴路耦接於該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
本發明復提供一種補償同步資料匯流排上的非對齊之方法，該方法包括透過一測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；根據該控制資訊產生一可程式化資料位元延遲資訊至至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；耦接一核心時鐘產生器至該第一比例匯流排，用以將一資料選通計時訊號提前該提前量；該資料選通計時訊號至一同步選通驅動器，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該 提前量提前；以及耦接一延遲鎖相迴路至該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
關於產業上的適用性，本發明可實施於一般用途或特殊用途的計算機裝置所使用的一微處理器中。
為進一步說明各實施例，本發明乃提供有圖式。此些圖式乃為本發明揭露內容之一部分，其主要係用以說明實施例，並可配合說明書之相關描述來解釋實施例的運作原理。配合參考這些內容，本領域具有通常知識者應能理解其他可能的實施方式以及本發明之優點。因此，本發明不限於以下顯示及描述的實施例，然應授予符合下述操作原理及新穎特徵的最廣範圍。
有鑑於上述先前技術討論關於現今用來傳輸及接收資料的裝置所使用的來源同步訊號傳輸及相關的技術，現今技術的缺點及限制將配合第1、2圖討論。接著，本發明將配合參考第3至7圖作討論。本發明藉由延遲及提前一對裝置中的資料選通訊號及相關資料位元訊號的機制來克服現今技術的缺點及限制，從而校正由任何原因所導致的選通訊號及資料訊號的非對齊(misalignment)，以最佳化該對裝置之間的通量。
首先請參考第1圖，其顯示依據現今在傳輸及接收來源同步資料的系統方塊圖。來源同步資料系統100包括一訊號傳輸 裝置110(以下稱裝置A)及一接收裝置120(以下稱裝置B)，裝置A 110透過一來源同步匯流排130耦接於接收裝置120，來源同步匯流排130包括一資料選通訊號DSTROBE及與其相關的複數個資料位元訊號DATA1~DATAN。來源同步資料系統100還包括一匯流排時鐘產生器102，其透過匯流排計時訊號BCLK耦接於裝置A 100。裝置A 110、裝置B 120及匯流排時鐘產生器102通常皆設置在一主機板(圖未繪示)上，而資料位元訊號DATA1~DATAN、資料選通訊號DSTROBE及匯流排計時訊號BCLK則實質上作為裝置A 110與裝置B 120之間互相連通機構的路徑。資料選通訊號DSTROBE從點13S輸入裝置B 120，而資料位元訊號DATA1~DATAN分別從點131~13N輸入裝置B 120。根據一種典型的同步實施態樣，一組資料位元訊號DATA1~DATAN以及與其相關的資料選通訊號DSTROBE的存取記錄之實體長度(physical length)是相等的，使得任何由資料選通訊號DSTROBE經歷的傳輸線作用，例如傳輸延遲，亦由資料位元訊號DATA1~DATAN所經歷。來源同步資料系統100的目標為在匯流排130上的資料位元訊號DATA1~DATAN的有效期間中途精確地轉換資料選通訊號DSTROBE的狀態(state)，因此提供裝置B 120內的傳輸資料適當的最佳接收狀態。
裝置A 110具有一核心時鐘產生器111、一同步選通驅動器112及複數個同步資料驅動器113，核心時鐘產生器111耦 接於同步選通驅動器112及複數個同步資料驅動器113。核心時鐘產生器111產生一介於其他計時訊號(圖未繪示)的資料選通計時訊號DSCLK及一資料計時訊號DCLK。同步選通驅動器112產生的資料選通訊號DSTROBE與資料選通計時訊號DSCLK同相位，同步資料驅動器113產生的資料位元訊號DATA1~DATAN與資料計時訊號DCLK同相位。資料選通計時訊號DSCLK及資料計時訊號DCLK是根據匯流排計時訊號BCLK取得，因此可與來源同步資料系統100內的其他裝置(圖未繪示)之間的資料傳送及接收全面同步化。根據一典型的實施例，資料計時訊號DCLK及資料選通計時訊號DSCLK為匯流排計時訊號BCLK的倍頻，使得匯流排130上的資料位元訊號DATA1~DATAN在有效期間內的資料選通DSTROBE的對齊(alignment)是準確的。在其他的實施例中，兩種選通類型可採用單一衍生計時訊號，且在衍生計時訊號的一邊緣觸發資料傳輸，而在衍生計時訊號的另一邊緣觸發一選通。
裝置B 120包括複數個對應的同步接收器122，多個同步接收器122的每一個接收資料位元訊號DATA1~DATAN中的一個，所有的同步接收器122接收資料選通訊號DSTROBE。當資料選通訊號DSTROBE計時時(即資料選通訊號DSTROBE改變狀態)，同步接收器122分別檢查其個別的資料位元訊號DATA1~DATAN中的一個。
熟悉該領域的通常知識者可領會的是，第1圖中的來源同 步資料系統100代表著裝置A 110及裝置B 120的一簡化的實施態樣，其可能在桌上型或膝上型電腦、平板電腦或任何特殊用途的計算裝置及儀器中發現。更具體地來說，裝置A 110及裝置B 120可由中央處理單元(central processing unit,CPU)或微處理器、晶片組(supporting chipset)或記憶體介面、記憶體集線器或控制器、直接記憶體存取單元(direct memory access unit)、圖形控制器及其類似裝置來實現。常見地，這些裝置110、120可以為匯流排代理器，且透過點對點的來源同步匯流排130互相耦接，如第1圖的匯流排130所示例。
從廣義上來說，為了傳輸資料，匯流排代理器的其中一個(如裝置A 110)將驅動匯流排130上的資料位元訊號DATA1~DATAN及資料選通訊號DSTROBE中的一子集(subset)，而另一個匯流排代理器(如裝置B 120)偵測且接收驅動訊號時，可藉由匯流排130上的資料位元訊號DATA1~DATAN及資料選通DSTROBE中的一個或多個子集的狀態來擷取資料。現今用於兩個匯流排代理器之間的資料傳輸的匯流排通訊協定有許多種，這些不同的技術的詳細描述已超出本申請書的範圍。在此可充分理解的是，在匯流排傳輸期間，傳輸於兩個或多個匯流排代理器110、120之間的「資料」可包括位址資訊、與位址資訊有關的資料、控制資訊或狀態資訊，然不限於此。不管傳輸在匯流排130上的資料的種類為何，值得注意的是，本申請書的現今來源同步資料系統100採 用的匯流排通訊協定為一種常見的「來源同步」協定，來實現以非常高的匯流排速度來傳輸資料。對照先前技術的匯流排通訊協定，來源同步通訊協定操作的原理在於，傳輸匯流排代理器110將一資料群組內的資料位元訊號DATA1~DATAN輸出至匯流排130持續一固定的時間，且設置對應於資料位元訊號DATA1~DATAN的一資料選通訊號DSTROBE，以指示一接收匯流排代理器120該資料是有效的。如上所提到，來源同步資料系統100的目標為由資料選通訊號DSTROBE在一時間點(通常為資料位元訊號DATA1~DATAN有效期間的中途)表示資料位元訊號DATA1~DATAN的有效性，這對於接收裝置120接收資料位元訊號DATA1~DATAN來說是最適宜的。
具有通常知識者可理解的是，在非常高的傳輸速度下，一組資料位元訊號DATA1~DATAN及相對應的資料選通訊號DSTROBE的實體及電氣參數的傳輸路徑，及介於兩個裝置110、120中的一個與其他可能的裝置(圖未繪示)之間的匯流排130上的其他組訊號(圖未繪示)的傳輸路徑可能相當的不同，此為點對點來源同步通訊協定的優點之一。也就是說，特定的資料位元訊號DATA1~DATAN及相關的資料選通訊號DSTROBE僅將兩個裝置110、120互相耦接，如此可防止共用匯流排系統固有的許多問題，特別的是傳輸路徑的傳輸延遲、匯流排阻抗、及電氣特性影響接收匯流排代理器120接收的資料位元訊號DATA1~DATAN的穩定或有效的時間。由於 這個原因，來源同步匯流排通訊協定在市場上相當普遍。典型的實施態樣中，與一組資料位元訊號DATA1~DATAN相關的資料選通訊號DSTROBE將沿著與該組資料位元訊號DATA1~DATAN相同的傳輸路徑做傳輸，如此資料選通訊號DSTROBE將顯示出與資料位元訊號DATA1~DATAN本身相同的傳輸特性。如果在資料位元訊號DATA1~DATAN所包含的資料是有效的期間內資料選通訊號DSTROBE被設置，且當接收匯流排代理器120偵測到資料選通訊號DSTROBE係有效時，則資料位元訊號DATA1~DATAN亦無疑是有效的。
縱使有上述的優點，本發明人注意到仍有其他因素不利地影響來源同步介面的完整性，即資料選通訊號DSTROBE在點13S進入裝置B 120後在裝置B 120內傳輸的方式。如圖所示，當資料位元訊號DATA1~DATAN及資料選通訊號DSTROBE沿著近乎相同的傳輸路徑從裝置A 110傳輸至裝置B 120，一旦資料選通訊號DSTROBE從點13S進入裝置B 120，必定在裝置B 120中傳輸至N個不同的同步接收器122。且儘管一個同步接收器122理想地設置在非常接近相對應的資料位元訊號DATA1~DATAN輸入至裝置B 120的晶片佈局處，對資料選通訊號DSTROBE來說不可能相同，這是因為資料選通訊號DSTROBE必定分配給資料位元訊號DATA1~DATAN對應的所有同步接收器122。因此發明人觀察到儘管可能安排同步接收器122的其中一個，使得其資料位元訊號DATA1~DATAN 及資料選通訊號DSTROBE從裝置A 110傳輸至同步接收器122的輸入的傳輸路徑將近相同，剩餘的資料位元訊號DATA1~DATAN的相關傳輸路徑將不同於資料選通訊號DSTROBE的傳輸路徑(由對應的同步接收器122輸入端所觀察到的)。這是因為資料選通訊號DSTROBE的實體路徑會長於或短於剩餘的資料位元訊號DATA1~DATAN的實體路徑，且亦包含用於分配的資料選通訊號DSTROBE的緩衝。因此，資料選通訊號DSTROBE的轉換很可能在剩餘的資料位元訊號DATA1~DATAN的資料有效性的期間內早於或晚於裝置A 110所安排者。事實上，本申請案考慮到一種極端的例子為，在裝置B 120內的資料選通訊號DSTROBE的傳輸可不經由裝置A 110的設計者來控制，如此配置傳輸至相對應的同步接收器122的一個或多個傳輸路徑，使得當資料選通訊號DSTROBE改變狀態以指示出資料位元訊號DATA1~DATAN是有效的，在資料選通訊號DSTROBE改變狀態的時刻，可能發生對應於一個或多個傳輸路徑的資料位元訊號DATA1~DATAN中的一個或多個並非是有效的。
此外，由於與通過同步匯流排130的資料位元訊號DATA1~DATAN相關的資料選通計時訊號DSCLK及資料計時訊號DCLK通常是由核心時鐘產生器111內的類比電路(即鎖相迴路)所產生，本發明人強調由核心時鐘產生器111本身的設計及製造所引起的信號顫動、工作週期及不準確性，將會使 資料選通訊號DSTROBE顯示資料位元訊號DATA1~DATAN的有效性對裝置B 120中的同步接收器122的接收是不理想的，因此使得裝置B 120中的資料選通訊號DSTROBE及資料位元訊號DATA1~DATAN的非對齊更加惡化。由同步接收器122所觀察到相對於資料位元訊號DATA1~DATAN的資料選通訊號DSTROBE的非理想切換的問題可參考第2圖的說明作更具體地的討論。
第2圖是描繪兩個可能出現在第1圖的來源同步資料系統100裡的來源同步訊號情況210、220的時序圖200。在第一情況210中，在接收裝置中的資料選通訊號212與相關的資料輸入訊號211是同步的，且在第二情況中220，資料選通訊號222與相關的資料輸入訊號221是非同步的。由於上述的傳輸、緩衝、分配延遲或時鐘產生器的不準確性、或是傳輸裝置或接收裝置中的不準確性或誤差而造成傳輸路徑的差異，以致於產生資料選通訊號212、222以及對應的資料輸入訊號211、221的相對相位。
時序圖200描繪匯流排計時訊號BCLK 201，以及由此訊號衍生出資料計時訊號DCLK 202及資料選通計時訊號DSCLK 203。配合第1圖所示，資料計時訊號DCLK 202及資料選通計時訊號DSCLK 203在傳輸裝置內分配至與資料位元訊號DATA1~DATAN有關的同步資料驅動器及資料選通驅動器。驅動器利用計時訊號202、203來精確地安排資料位元訊 號DATA1~DATAN在一同步匯流排上，亦顯示資料位元訊號DATA1~DATAN的有效性，使得接收裝置可正確地接收資料位元訊號DATA1~DATAN。需注意的是，資料計時訊號DCLK 202及資料選通計時訊號DSCLK 203的頻率為匯流排計時訊號BCLK 201的頻率的兩倍，這是用來具體地顯示清楚的意圖，以教示具有本發明通常知識者可理解的先前技術有關的問題，即在現今裝置裡的計時訊號202、203根據其準確的目的而歪斜，及其相對的頻率範圍從匯流排計時訊號BCLK 201頻率的2倍至64倍，而頻率如時序圖200所示者，為較清楚地顯示出現今技術的極限。
時序圖200亦顯示出，在第一情況210下，第一接收器中關於資料位元訊號DATA1的一資料輸入訊號211及一資料選通訊號212是同步的，且在第二情況220下，第n接收器中關於資料位元訊號DATAN的一資料輸入訊號221及一資料選通輸入222是非同步的。至於與資料位元訊號DATA1~DATAN中的其他所有資料位元訊號DATA2~DATA(N-1)有關的資料選通訊號DSTROBE，可能顯示相較於如時序圖200所示的輸入更多或更少的對齊。
因此，在時間T1，資料位元訊號DATA1~DATAN的傳輸大體上是在同步匯流排上的有效期間(V)的中途，如圖所示，是落在資料計時訊號DCLK 202的下降邊緣處。需注意的是，匯流排上的資料位元訊號DATA1~DATAN的設置(assertion)可 發生在資料計時訊號DCLK 202的其他邊緣或相位處。在這個時間點，資料選通計時訊號DSCLK 203亦進行切換，因此設置資料選通訊號DSTROBE。根據第一情況210，第一接收器接收到的資料選通訊號212中的資料選通訊號DSTROBE的時間，實質上是在資料位元訊號DATA1的有效期間的中途，而DATA1係由第一接收器的資料輸入訊號211所接收。對於資料位元訊號DATA1的接收來說，這是一最佳情況，且顯示出傳輸線的作用，特別的是，輸入訊號211及212顯示資料位元訊號DATA1及資料選通訊號DSTROBE的傳輸時間幾乎相等。輸入訊號211、212在時間T2顯示同樣最佳的接收情況。
然而，第二情況220並非如此，因為資料選通訊號222在時間T3及T4為檢測到資料選通訊號DSTROBE的狀態改變時間，但此時資料位元訊號DATAN在資料輸入訊號221卻是被視為無效的。也就是說，由於前述所提及的理由，資料選通訊號DSTROBE在資料選通訊號222的相位落後於資料位元訊號DATAN在資料輸入訊號221的相位。造成此現象可能的原因是資料選通訊號DSTROBE必須經過一長的路徑，此路徑由一輸入至接收裝置，以到達資料位元訊號DATAN的接收器。另一個可能的原因是傳輸裝置中的不準確。亦可以是其他原因造成。
因此，本發明人觀察到，一旦一個裝置完成設計及製造，即沒有存在合理的方式來校正這些問題，包括經由主機板傳輸 將傳輸延遲增加至一個或多個資料位元訊號DATA1~DATAN或資料選通訊號DSTROBE，以補償傳輸或接收裝置的問題。
此外，本發明人注意到提供一種可調整或修改來源同步匯流排上的資料位元訊號DATA1~DATAN以及資料選通訊號DSTROBE之間的相位差的機制是有迫切需求的，而此機制不需要修改主機板上的佈局與佈線，也不需要修改一個或多個接收及傳送裝置。
本發明提供一種對接收裝置中的各接收器所接收的資料選通訊號及對應的一組資料位元訊號之間的相對相位差作微調之裝置及方法，以克服前述習知技術的問題。接下來，將參考第3至7圖來說明本發明。
請參考第3圖，為根據本發明的提前同步選通傳輸設備300的一實施例的方塊圖。提前同步選通傳輸設備300包括一提前選通傳輸裝置310，提前選通傳輸裝置310耦接於一匯流排計時訊號BCLK，以及產生一資料選通訊號DSTROBE，大體上類似第1圖的裝置A 110，除了本發明的提前選通傳輸裝置310透過一比例訊號RAT而相對於其相關的資料位元訊號(圖未繪示)來提前資料選通訊號DSTROBE的傳輸。比例訊號RAT耦接於電阻R1及R2。電阻R1耦接於一參考電壓VDD，參考電壓VDD亦耦接於提前選通傳輸裝置310。電阻R2還耦接於一共同接地參考電壓。
提前選通傳輸裝置310包括一核心時鐘產生器311及一同 步選通驅動器312。同步選通驅動器312輸出資料選通訊號DSTROBE。核心時鐘產生器311包括一鎖相迴路向前元件331、一分頻器332及一延遲鎖相迴路333。鎖相迴路向前元件331如通常知識者所知可產生一資料選通計時訊號DSCLK。核心時鐘產生器311亦包含一分頻器332，其接收一參考訊號REF，參考訊號REF為資料選通計時訊號DSCLK的一回饋訊號。核心時鐘產生器311亦包含一延遲鎖相迴路333，其耦接於分頻器332，且延遲鎖相迴路333接收比例訊號RAT。延遲鎖相迴路333提供一延遲參考訊號DREF回饋至鎖相迴路向前元件331。
操作時，核心時鐘產生器311產生資料選通計時訊號DSCLK，而資料選通計時訊號DSCLK的頻率是匯流排計時訊號BCLK的頻率的倍數，其中倍數是透過鎖相迴路向前元件331及分頻器332的配置之已知手段所決定。此外，核心時鐘產生器311藉由比例訊號RAT以相對於匯流排計時訊號BCLK來提前資料選通計時訊號DSCLK的相位。根據一實施例，比例訊號RAT用以指定資料選通計時訊號DSCLK的提前為其週期的一半以上。根據另一個實施例，電阻R2比電阻R1的比值決定了比例訊號RAT的一電壓值，該電壓值是由延遲鎖相迴路333所偵測，其大小為參考電壓VDD的百分比。延遲鎖相迴路333將與比例訊號RAT的電壓值成比例的延遲引進分頻器332的輸出，以產生延遲參考訊號DREF，如此使得鎖 相迴路向前元件331以同樣的延遲量來提前資料選通計時訊號DSCLK。根據一實施例，假如電阻R2比電阻R1的比值極小，即電阻R2等於0歐姆，則延遲鎖相迴路333不會產生延遲，且核心時鐘產生器311的作用實質上類似第1圖的核心時鐘產生器111。假如電阻R2比電阻R1的比值極大，即電阻R1等於0歐姆，則延遲鎖相迴路333產生的延遲量近似於資料選通計時訊號DSCLK的週期的一半，如此造成資料選通計時訊號DSCLK的提前量近似於同樣的延遲量。假如電阻R2比電阻R1的比值等於1，即電阻R1等於電阻R2，則延遲鎖相迴路333產生的延遲近似於資料選通計時訊號DSCLK的週期的四分之一，如此造成資料選通計時訊號DSCLK的提前量近似於相同的延遲量。其他機制亦被考慮，延遲鎖相迴路333產生較大的延遲，如此造成資料選通計時訊號DSCLK的提前大於其週期的一半。其他實施例則考量非線性的提前量的方案。
根據另一個實施例，核心時鐘產生器311將延遲鎖相迴路333配置於分頻器332之前，對資料選通計時訊號DSCLK來說為一回饋電路。也就是說，本實施例由比例訊號RAT衍生出延遲資料選通計時訊號DSCLK的延遲量，然後將延遲資料選通計時訊號DSCLK分頻出延遲參考訊號DREF，而非將一回饋訊號延遲近乎等於資料選通計時訊號DSCLK，然後由比例訊號RAT衍生出延遲該回饋訊號的延遲量。
本發明的提前選通傳輸裝置310用以執行的功能及運算如上所述。提前選通傳輸裝置310包括邏輯、電路、裝置或微代碼(microcode)，其中微代碼即微指令(micro instruction)或原始指令(native instruction)，或由邏輯、電路、裝置或微代碼的組合，或用以執行與本發明相同的功能及運算的等效元件。提前選通傳輸裝置310中用來實現這些運算及功能的元件可能與其他電路或微代碼等共用，其他電路或微代碼是提前選通傳輸裝置310中用來執行其他功能及/或運算的元件。根據本發明說明書所述的範圍，微代碼是一個用來參考複數個微指令的術語(term)，一個微指令(亦可參考為一原始指令)為一單元(unit)標準下所執行的指令。舉例來說，多個微指令是由一精簡指令集電腦(reduce instruction set computer,RISC)的微處理器直接執行。複雜指令集電腦(complex instruction set computer,CISC)的微處理器，例如x86相容的處理器，將x86指令轉譯為相關的微指令，且相關的微指令是由一個單元或是一個複雜指令集電腦的微處理器內的多個單元直接執行。
藉此，本發明的提前選通傳輸裝置310可相對於其相關的資料位元訊號之傳輸來提前資料選通訊號DSTROBE的傳輸，以補償接收裝置所接收的訊號之相位不對齊。
接著，請參考第4圖，為本發明的徑向同步(radial synchronous)選通分配設備400的一實施例之方塊圖。徑向同步選通分配設備400可配合第3圖的提前同步選通傳輸設備 300來使用。徑向同步選通分配設備400包括一接收裝置420(以下稱裝置C)，裝置C 420與第1圖的裝置A 120類似，兩者的原理差異在於，本發明的裝置C 420包括一複合延遲元件434，複合延遲元件434使得裝置C 420中用來接收來自傳輸裝置(圖未繪示)的資料選通訊號DSTROBE的所有延遲路徑均等。裝置C 420還包括複數個同步接收器422，用以接收一個或多個伴隨著資料選通訊號DSTROBE的資料位元訊號DATA1~DATAN。多個資料位元訊號DATA1~DATAN中的第一資料位元訊號DATA1從第一點431輸入裝置C 420，且顯示從第一點431至其關聯的同步接收器422之第一傳輸延遲。多個資料位元訊號DATA1~DATAN中的最後的資料位元訊號DATAN從最後的點433輸入裝置C 420，且顯示從最後的點433至其關聯的同步接收器422之最後的傳輸延遲。一個或多個資料位元訊號DATA1~DATAN顯示相對於多個資料位元訊號DATA1~DATAN中剩餘的一個資料位元訊號的最長傳輸延遲。
資料選通訊號DSTROBE從點432輸入裝置C 420，並傳送至複合延遲元件434。複合延遲元件434包括複數個延遲元件434.1~434.N，延遲元件434.1~434.N的每一個與對應的同步接收器422相關聯。延遲元件434.1~434.N的每一個將一時間延遲引進資料選通訊號DSTROBE從複合延遲元件434傳送至對應的同步接收器422的傳送路徑。根據一實施例，多 個延遲元件434.1~434.N的每一個的延遲量使得資料選通訊號DSTROBE從點432傳送至多個同步接收器422的每一個的傳輸路徑等於所述的最長傳輸延遲。根據一實施例，延遲元件434.1~434.N的每一個包含一對或多對反向器(inverter)。在32奈米的製程下，每對反向器產生將近20微微秒(picoseconds)的閘延遲(gate delay)，如此將導致在資料選通訊號DSTROBE的相關傳輸路徑上發生20微微秒的延遲。
藉此，第4圖中的徑向同步選通分配設備400使得裝置C 420中的接收器422所接收的資料選通訊號DSTROBE相對於每個資料位元訊號DATA1~DATAN皆具有幾乎相等的相位延遲。因此，提前選通傳輸裝置310的優點在於，藉由選擇電阻R1與電阻R2的電阻值，使得多個同步接收器422所接收的多個資料選通訊號DSTROBE1~DSTROBEN的每一個的相位，恰好提前至對應的資料位元訊號DATA1~DATAN的每一個的有效期間的中途。舉例來說，如果在32奈米製程技術下，最長延遲為10微微秒，則延遲元件434.1~434.N的每一個將使得資料選通訊號DSTROBE傳輸至對應的同步接收器422的傳輸路徑產生額外的延遲，進而使點432至接收輸入的所有傳輸延遲等於10微微秒，且選擇電阻R1與電阻R2的電阻值使得資料選通訊號DSTROBE的傳輸相對於資料位元訊號DATA1~DATAN的傳輸提前10微微秒。
本發明的裝置C 420用以執行上述的功能及運算。裝置C 420包括邏輯、電路、裝置或微代碼，其中微代碼即微指令或原始指令，或邏輯、電路、裝置或微代碼的組合，或用以執行與本發明相同的功能及運算的等效元件。本發明的裝置C 420中用來實現這些運算及功能的元件可能與其他電路或微代碼等共用，其他電路或微代碼是本發明的裝置C 420中用來執行其他功能及/或運算的元件。
接著，請參考第5圖，為本發明的延遲同步資料接收設備500的一實施例之方塊圖。延遲同步資料接收設備500包括一延遲資料接收裝置520，其類似於第1圖的接收裝置120，與接收裝置120不同的是，為了將同步接收器522的一個或多個資料位元訊號的有效期間與相對應的資料選通訊號DSTROBE進行對齊，延遲資料接收裝置520可使一資料群組的一個或多個資料位元訊號的傳輸路徑產生延遲。本實施例中，並不是相對於資料位元訊號DATA將資料選通訊號DSTROBE的相位予以提前，而是相對於資料選通訊號DSTROBE而延遲資料位元訊號DATA的相位。
藉此，延遲資料接收裝置520耦接於比例訊號RAT以及參考電壓VDD。第一電阻R1耦接於比例訊號RAT及參考電壓VDD之間，且第二電阻R2耦接於比例訊號RAT及接地參考電壓。延遲資料接收裝置520包括一延遲鎖相迴路533及一同步接收器522，延遲鎖相迴路533用以接收資料位元訊號DATA，且產生一個延遲資料位元訊號DDATA，延遲資料位元 訊號DDATA包含與R2比R1的比值成比例的一延遲。延遲資料位元訊號DDATA伴隨著資料選通訊號DSTROBE輸入同步接收器522。
實際操作時，延遲鎖相迴路533藉由比例訊號RAT所指出的數值來延遲資料位元訊號DATA相對於資料選通訊號DSTROBE的相位。根據一實施例，比例訊號RAT使得資料位元訊號DATA的延遲不大於資料選通訊號DSTROBE的週期的一半。根據一實施例，延遲鎖相迴路533偵測到的比例訊號RAT的電壓值是由電阻R2比電阻R1的比值來決定，其中所偵測之電壓值與參考電壓VDD成比例，且延遲鎖相迴路533使輸出的延遲資料位元訊號DDATA產生一與比例訊號RAT成比例的延遲，如此同步接收器522可更適宜地接收資料位元訊號DATA。根據一實施例，假如電阻R2比電阻R1的比值極小，即電阻R2等於0歐姆，則延遲鎖相迴路533不會產生延遲，且同步接收器522的接收狀態實質上等於第1圖的同步接收器122。假如電阻R2比電阻R1的比值極大，即電阻R1等於0歐姆，則延遲鎖相迴路533產生的延遲近似於資料選通訊號DSTROBE的週期的一半，如此造成資料位元訊號DATA的延遲量近似於同樣的延遲量。假如電阻R2比電阻R1的比值等於1，即電阻R1等於電阻R2，則延遲鎖相迴路533產生的延遲近似於資料選通訊號DSTROBE的週期的四分之一，如此造成資料位元訊號DATA的延遲量近似於同樣的延遲量。其 他機制亦被考慮，延遲鎖相迴路533產生較大的延遲，如此造成資料位元訊號DATA的延遲大於其週期的一半。其他實施例則考量由延遲鎖相迴路533產生的非線性的延遲量。
為了清楚地表達，第5圖僅顯示一個同步接收器522，然而本發明亦考量到多個延遲鎖相迴路533與多個對應的同步接收器522以傳輸一資料群組的資料位元訊號DATA，其中比例訊號RAT分配至延遲鎖相迴路533的每一個，使得相同的延遲量引進資料位元訊號DATA的每一個傳輸路徑中。
第5圖的延遲資料接收裝置520用以延遲資料群組中的一個或多個資料位元訊號DATA，尤其是當延遲資料接收裝置520包含類似於第4圖的徑向資料選通分佈機制時。第4圖的裝置C 420增加與資料群組有關的多個資料選通訊號DSTROBE1~DSTROBEN的傳輸路徑的延遲，使得所有的傳輸路徑相對於最慢的傳輸路徑皆具有一個相位延遲(phase lag)，如此必須將資料位元訊號DATA1~DATAN的一個或多個與資料選通訊號DSTROBE1~DSTROBEN重新對齊(realign)。藉此，將第5圖的延遲資料接收機制併入第4圖的裝置C 420將使得這些訊號的對齊效果較佳。
本發明的延遲資料接收裝置520用以執行的功能及運算如上所述。延遲資料接收裝置520包括邏輯、電路、裝置或微代碼，其中微代碼即微指令或原始指令，或邏輯、電路、裝置或微代碼的組合，或用以執行與本發明相同的功能及運算的等效 元件。延遲資料接收裝置520中用來實現這些運算及功能的元件可能與其他電路或微代碼等共用，其他電路或微代碼是延遲資料接收裝置520中用來執行其他功能及/或運算的元件。
接著，請參考第6圖，其顯示本發明的延遲鎖相迴路600的一實施例之方塊圖。延遲鎖相迴路600可應用於第3及5圖。延遲鎖相迴路600包括一類比轉數位轉換器(analog-to-digital converter)603，類比轉數位轉換器603用以接收比例訊號RAT，其中比例訊號RAT的值指示出一訊號IN的傳輸路徑的延遲。當延遲鎖相迴路600運用於第3圖的提前選通傳輸裝置310，訊號IN為分頻器332的輸出，而訊號OUT為延遲參考訊號DREF。當延遲鎖相迴路600運用於第5圖的延遲資料接收裝置520，訊號IN為資料位元訊號DATA，而訊號OUT為延遲資料位元訊號DDATA。類比轉數位轉換器603將比例訊號RAT轉換為一數位訊號，並將數位訊號傳輸至延遲編碼器601。延遲編碼器601在一延遲選擇匯流排DSEL[63：0]上產生訊號的狀態，為了清楚地顯示，第6圖僅顯示64位元，然而本發明不限於此，其他不同個數的位元的運作亦相同。延遲選擇匯流排DSEL[63：0]耦接於一多工器602，作為多工器602的選擇輸入。訊號IN通過複數個反向器對(inverter pair)U1A、U1B、...、U63A、U63B，每一個具有相同的閘延遲。延遲分接頭D0~D63作為多工器602的輸入，且多工器602輸出的訊號OUT係根據延遲選擇匯流排DSEL[63：0]的 值，其中延遲選擇匯流排DSEL[63：0]中的位元僅有一個單獨被設置(asserted)，用以指示多工器602一設置的延遲分接頭D0~D63。舉例來說，假如所有的位元沒有被設置，多工器602選擇延遲分接頭D0，則所有的訊號IN皆沒有延遲。如果設置位元63，然後多工器602選擇延遲分接頭D63，則訊號IN產生最大的延遲量。需注意的是，本發明延遲鎖相迴路600的尺寸(即反向器對U1A、U1B、...、U63A、U63B的個數、延遲分接頭D0~D63的個數及延遲選擇匯流排DSEL[63：0]的個數)並不限於此，亦可考慮其他不同的個數。此外，增加介於延遲分接頭D0~D63之間的反向器對的個數可增加與設計需求相稱的較長延遲。
延遲鎖相迴路600包括邏輯、電路、裝置或微代碼，其中微代碼即微指令或原始指令，或邏輯、電路、裝置或微代碼的組合，或用以執行與本發明相同的功能及運算的等效元件。延遲鎖相迴路600中用來實現這些運算及功能的元件可能與其他電路或微代碼等共用，其他電路或微代碼是延遲鎖相迴路600中用來執行其他功能及/或運算的元件。
接著，請參考第7圖，其顯示本發明的最佳化同步訊號可程式化設備700的一實施例之方塊圖。最佳化同步訊號可程式化設備700包括一提前訊號裝置701，用以最佳化同步訊號。提前訊號裝置701包括一核心時鐘產生器711，核心時鐘產生器711用以接收匯流排計時訊號BCLK，並產生一資料選通計 時訊號DSCLK至一同步選通驅動器712。同步選通驅動器712產生複數個資料選通訊號DSTRPBEX中的一個，多個資料選通訊號DSTRPBEX是與對應於特定位址群組的資料位元訊號(圖未繪示)有關，如之前所述。
提前訊號裝置701還包括一延遲鎖相迴路733，延遲鎖相迴路733接收一資料位元訊號DATA，並產生一延遲資料位元訊號DDATA，且傳送至同步接收器722。同步接收器722還接收一另外的資料選通訊號DSTROBEY，資料選通訊號DSTROBEY是與資料位元訊號DATA有關。
此外，提前訊號裝置701還包括一測試行動聯合組織介面(Joint Action Group,JTAG)731，JTAG介面731接收一標準測試行動聯合組織匯流排JTAG[N：0]上的控制資訊，且傳送一應用於提前資料選通訊號DSTRPBEX以及延遲資料位元訊號DATA的資訊至一同步匯流排最佳化器732。同步匯流排最佳化器732產生一可程式化選通提前資訊，並透過比例匯流排ARAT傳送至核心時鐘產生器711。且同步匯流排最佳化器732產生一可程式化資料位元延遲資訊，且透過比例比例匯流排DRAT傳送至延遲鎖相迴路733。
實際操作時，採用熟知的JTAG程式化技術來為一個或多個資料選通(為了清楚地顯示，僅顯示一個提前資料選通訊號DSTRPBEX)設計一精確的提前量，且為一個或多個資料位元訊號DATA(為了清楚地顯示，僅顯示一個資料位元訊號 DATA)設計一精確的延遲量。程式化操作可在提前訊號裝置701在JTAG程式化被允許的狀態時，例如重置(RESET)狀態下，被執行。在程式化被執行完成時，匯流排ARAT、DRAT的功能實質上類似於第3及5圖的匯流排RAT，以提供控制資訊至裝置310、520。此外，提前訊號裝置701亦可採用如第4圖的裝置C 420的徑向分佈元件434。
根據一實施例，匯流排ARAT分配至多個核心時鐘產生器711，每一個核心時鐘產生器711產生一對應的且獨一的資料選通計時訊號DSCLK。不同的提前量是透過對應於資料群組的JTAG介面731來安排。同樣地，匯流排DRAT分配至多個延遲鎖相迴路733，每一個延遲鎖相迴路733產生一對應的且獨一的延遲資料位元訊號DDATA。不同的延遲量是透過對應於資料群組的JTAG介面731來安排。
因此，第7圖的可程式化的提前訊號裝置701可令系統設計者補償同步匯流排非對齊的問題，而不需要修改主機板。
提前訊號裝置701包括邏輯、電路、裝置或微代碼，其中微代碼即微指令或原始指令，或邏輯、電路、裝置或微代碼的組合，或用以執行與本發明相同的功能及運算的等效元件。提前訊號裝置701中用來實現這些運算及功能的元件可能與其他電路或微代碼等共用，其他電路或微代碼是提前訊號裝置701中用來執行其他功能及/或運算的元件。
以上敍述依據本發明多個不同實施例，其中各項特徵可以 單一或不同結合方式實施。因此，本發明實施方式之揭露為闡明本發明原則之具體實施例，應不拘限本發明於所揭示的實施例。進一步言之，先前敍述及其附圖僅為本發明示範之用，並不受其限囿。其他元件之變化或組合皆可能，且不悖于本發明之精神與範圍。
100‧‧‧來源同步資料系統
102‧‧‧匯流排時鐘產生器
110‧‧‧裝置A
111‧‧‧核心時鐘產生器
112‧‧‧同步選通驅動器
113‧‧‧同步資料驅動器
120‧‧‧裝置B
122‧‧‧同步接收器
200‧‧‧時序圖
201‧‧‧描繪匯流排計時訊號
202‧‧‧資料計時訊號
203‧‧‧資料選通計時訊號
210‧‧‧第一情況
211‧‧‧資料輸入訊號
212‧‧‧資料選通訊號
220‧‧‧第二情況
221‧‧‧資料輸入訊號
222‧‧‧資料選通訊號
300‧‧‧提前同步選通傳輸設備
310‧‧‧提前選通傳輸裝置
311‧‧‧核心時鐘產生器
331‧‧‧鎖相迴路向前元件
332‧‧‧分頻器
333‧‧‧延遲鎖相迴路
312‧‧‧同步選通驅動器
400‧‧‧徑向同步選通分配設備
420‧‧‧裝置C
434‧‧‧複合延遲元件
434.1~434.N‧‧‧延遲元件
422‧‧‧同步接收器
500‧‧‧延遲同步資料接收設備
520‧‧‧延遲資料接收裝置
522‧‧‧同步接收器
533‧‧‧延遲鎖相迴路
600‧‧‧延遲鎖相迴路
601‧‧‧延遲編碼器
602‧‧‧多工器
603‧‧‧類比轉數位轉換器
700‧‧‧最佳化同步訊號可程式化設備
701‧‧‧提前訊號裝置
711‧‧‧核心時鐘產生器
712‧‧‧同步選通驅動器
722‧‧‧同步接收器
731‧‧‧測試行動聯合組織介面
732‧‧‧同步匯流排最佳化器
733‧‧‧延遲鎖相迴路
BCLK‧‧‧匯流排計時訊號
DCLK‧‧‧資料計時訊號
DSCLK‧‧‧資料選通計時訊號
DSTROBE、DSTROBE1~DSTROBEN‧‧‧資料選通訊號
DATA1~DATAN‧‧‧資料位元訊號
I‧‧‧無效期間
V‧‧‧有效期間
T1、T2、T3、T4‧‧‧時間
R1、R2‧‧‧電阻
RAT‧‧‧比例訊號
VDD‧‧‧參考電壓
REF‧‧‧參考訊號
DREF‧‧‧延遲參考訊號
DDATA‧‧‧延遲資料位元訊號
IN、OUT‧‧‧訊號
DSEL[63：0]‧‧‧延遲選擇匯流排
U1A、U1B、U2A、U2B~U63A、U63B‧‧‧反向器
D0~D63‧‧‧延遲分接頭
JTAG[N：0]‧‧‧標準測試行動聯合組織匯流排
DSTROBEX、DSTROBEY‧‧‧資料選通訊號
ARAT、DRAT‧‧‧匯流排
第1圖顯示現今來源同步資料系統的一實施例之方塊圖。
第2圖顯示第1圖的來源同步資料系統的來源同步訊號情況的時序圖。
第3圖顯示本發明的提前同步選通傳輸設備的一實施例的方塊圖。
第4圖顯示本發明的徑向同步選通分配設備的一實施例之方塊圖。
第5圖顯示本發明的延遲同步資料接收設備的一實施例之方塊圖。
第6圖顯示顯示本發明的延遲鎖相迴路的一實施例之方塊圖。
第7圖顯示顯示本發明的最佳化同步訊號可程式化設備的一實施例之方塊圖。
300‧‧‧提前同步選通傳輸設備
310‧‧‧提前選通傳輸裝置
311‧‧‧核心時鐘產生器
331‧‧‧鎖相迴路向前元件
332‧‧‧分頻器
333‧‧‧延遲鎖相迴路
312‧‧‧同步選通驅動器
BCLK‧‧‧匯流排計時訊號
DSCLK‧‧‧資料選通計時訊號
DSTROBE‧‧‧資料選通訊號
R1、R2‧‧‧電阻
RAT‧‧‧比例訊號
VDD‧‧‧參考電壓
REF‧‧‧參考訊號
DREF‧‧‧延遲參考訊號

Claims (126)

  1. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；一核心時鐘產生器，耦接於該比例訊號，該核心時鐘產生器以該提前量提前一資料選通計時訊號；及一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號。
  2. 如申請專利範圍第1項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  3. 如申請專利範圍第2項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  4. 如申請專利範圍第1項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  5. 如申請專利範圍第1項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器以及該同步選通驅動器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該 主機板，該比例訊號透過一額外的接腳輸入該裝置。
  6. 如申請專利範圍第1項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  7. 如申請專利範圍第1項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，使該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  8. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；及一微處理器，包括：一核心時鐘產生器，耦接於該比例訊號，以該提前量提前一資料選通計時訊號；及一同步選通驅動器，用以接收該資料選通計時訊號，及根據該資料選通計時訊號產生該同步資料選通訊號，其中該同步資料選通訊號以該提前量提前。
  9. 如申請專利範圍第8項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  10. 如申請專利範圍第9項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  11. 如申請專利範圍第8項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  12. 如申請專利範圍第8項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該微處理器。
  13. 如申請專利範圍第8項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  14. 如申請專利範圍第8項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，使該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  15. 一種補償同步資料匯流排上的非對齊之方法，該方法包括： 藉由一電阻網路提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；耦接一核心時鐘產生器至該比例訊號，使該核心時鐘產生器以該提前量提前一資料選通計時訊號；及提供該資料選通計時訊號至一同步選通驅動器，根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號。
  16. 如申請專利範圍第15項之補償同步資料匯流排上的非對齊之方法，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  17. 如申請專利範圍第16項之補償同步資料匯流排上的非對齊之方法，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  18. 如申請專利範圍第15項之補償同步資料匯流排上的非對齊之方法，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  19. 如申請專利範圍第15項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器以及該同步選通驅動器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該裝置。
  20. 如申請專利範圍第15項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴 路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  21. 如申請專利範圍第15項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，使該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  22. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；一傳輸裝置，包括： 一核心時鐘產生器，耦接於該比例訊號，該核心時鐘產生器以該提前量提前一資料選通計時訊號；及一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號；及一接收裝置，包括：一複合延遲元件，用以均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自該傳輸裝置的該同步資料選通訊號。
  23. 如申請專利範圍第22項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  24. 如申請專利範圍第23項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  25. 如申請專利範圍第22項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  26. 如申請專利範圍第22項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器以及該同步選通驅動器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該裝置。
  27. 如申請專利範圍第22項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  28. 如申請專利範圍第22項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，使該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  29. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一 提前量，以提前與一資料群組有關的一同步資料選通訊號；一微處理器，包括：一核心時鐘產生器，耦接於該比例訊號，以該提前量提前一資料選通計時訊號；及一同步選通驅動器，用以接收該資料選通計時訊號，及根據該資料選通計時訊號產生該同步資料選通訊號，其中該同步資料選通訊號以該提前量提前；及一接收裝置，包括：一複合延遲元件，用以均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自一傳輸裝置的該同步資料選通訊號。
  30. 如如申請專利範圍第29項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  31. 如申請專利範圍第30項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  32. 如申請專利範圍第29項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  33. 如申請專利範圍第29項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器耦接於一主機板，該電阻網路耦接 於該主機板，該比例訊號透過一額外的接腳輸入該微處理器。
  34. 如申請專利範圍第29項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  35. 如申請專利範圍第29項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，使該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  36. 一種補償同步資料匯流排上的非對齊之方法，該方法包括：藉由一電阻網路提供一比例訊號，該比例訊號指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；在一傳輸裝置中耦接一核心時鐘產生器至該比例訊號，使該核心時鐘產生器以該提前量提前一資料選通計時訊號；在該傳輸裝置中提供該資料選通計時訊號至一同步選通驅動器，根據該資料選通計時訊號產生該同步資料選通訊號，並以該提前量提前該同步資料選通訊號；及透過一接收裝置中的一複合延遲單元均等該接收裝置中的複數個延遲路徑，其中該些延遲路徑對應於來自該傳輸裝置的該同步資料選通訊號。
  37. 如申請專利範圍第36項之補償同步資料匯流排上的非對齊之方法，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該提前量。
  38. 如申請專利範圍第37項之補償同步資料匯流排上的非對齊之方法，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  39. 如申請專利範圍第36項之補償同步資料匯流排上的非對齊之方法，其中該同步資料選通訊號的相位提前該提前量，且該提前量的範圍介於無相位提前至該資料選通計時訊號的半週期。
  40. 如申請專利範圍第36項之補償同步資料匯流排上的非對齊 之方法，其中該核心時鐘產生器以及該同步選通驅動器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該裝置。
  41. 如申請專利範圍第36項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一分頻器，用以接收該資料選通計時訊號，且產生一與該匯流排計時訊號的頻率相同的輸出訊號，使該鎖相迴路向前元件可將該匯流排計時訊號的相位與該資料選通計時訊號的相位對齊；及一延遲鎖相迴路，用以接收該輸出訊號及該比例訊號，並以該提前量延遲該輸出訊號。
  42. 如申請專利範圍第36項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：一鎖相迴路向前元件，用以接收一匯流排計時訊號，且產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻訊號；一延遲鎖相迴路，用以接收該資料選通計時訊號及該比例訊號，且產生一輸出訊號，該輸出訊號包括以該提前量延遲的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率等於該匯流排計時訊號的頻率，該鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  43. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一延後量，以延後與一資料群組有關的一資料位元訊號，其中一傳輸裝置傳輸該資料位元訊號與一資料選通訊號；及一同步接收器，設置於一接收裝置中，用以接收該資料位元訊號及該資料選通訊號，該同步接收器包括：一延遲鎖相迴路，耦接於該比例訊號，該延遲鎖相迴路用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號，其中該延遲資料位元訊號相對於該資料選通訊號延遲該延遲量，從而提供該同步接收器適當接收之該資料位元訊號。
  44. 如申請專利範圍第43項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該延遲量。
  45. 如申請專利範圍第44項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  46. 如申請專利範圍第43項之補償同步資料匯流排上的非對齊之裝置，其中該資料位元訊號的相位延後該延後量，且該延後量的範圍介於無相位延後至該資料位元訊號的半週期。
  47. 如申請專利範圍第46項之補償同步資料匯流排上的非對齊之裝置，其中該延遲資料位元訊號及該資料選通訊號傳輸至該同步接收器，該同步接收器用以偵測該延遲資料位元訊號 的狀態。
  48. 如申請專利範圍第47項之補償同步資料匯流排上的非對齊之裝置，其中該延遲鎖相迴路及該同步接收器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該裝置。
  49. 如申請專利範圍第43項之補償同步資料匯流排上的非對齊之裝置，其中該比例訊號分配至複數個延遲鎖相迴路，該些延遲鎖相迴路分別對應於該資料群組中的該資料位元訊號。
  50. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一電阻網路，用以提供一比例訊號，該比例訊號指示一延遲量，以延遲與一資料群組有關的一資料位元訊號，其中一傳輸裝置傳輸該資料位元訊號與一資料選通訊號；及一同步接收器，設置於一微處理器中，用以接收該資料位元訊號及該資料選通訊號，該同步接收器包括：一延遲鎖相迴路，耦接於該比例訊號，該延遲鎖相迴路用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號，其中該延遲資料位元訊號相對於該資料選通訊號延遲該延遲量，從而提供該同步接收器適當接收之該資料位元訊號。
  51. 如申請專利範圍第50項之補償同步資料匯流排上的非對齊之裝置，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該延遲量。
  52. 如申請專利範圍第51項之補償同步資料匯流排上的非對齊之裝置，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考 電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  53. 如申請專利範圍第50項之補償同步資料匯流排上的非對齊之裝置，其中該資料位元訊號的相位延遲該延遲量，且該延遲量的範圍介於無相位延遲至該資料選通訊號的半週期。
  54. 如申請專利範圍第53項之補償同步資料匯流排上的非對齊之裝置，其中該延遲資料位元訊號及該資料選通訊號傳輸至該同步接收器，該同步接收器用以偵測該延遲資料位元訊號的狀態。
  55. 如申請專利範圍第54項之補償同步資料匯流排上的非對齊之裝置，其中微處理器耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該微處理器。
  56. 如申請專利範圍第50項之補償同步資料匯流排上的非對齊之裝置，其中該比例訊號分配至該微處理器中的複數個延遲鎖相迴路，該些延遲鎖相迴路分別對應於該資料群組中的該資料位元訊號。
  57. 一種補償同步資料匯流排上的非對齊之方法，該方法包括：藉由一電阻網路提供一比例訊號，該比例訊號指示一延後量，以延後與一資料群組有關的一資料位元訊號，其中一傳輸裝置傳輸該資料位元訊號與一資料選通訊號；及於一同步接收器中，接收該資料位元訊號及該資料選通訊號，其中接收該資料位元訊號及該資料選通訊號之步驟包括：耦接一延遲鎖相迴路至該比例訊號，使該延遲鎖相迴路將該延遲量加至該資料位元訊號，以產生一延遲資 料位元訊號，其中該延遲資料位元訊號相對於該資料選通訊號延遲該延遲量，從而提供該同步接收器適當接收之該資料位元訊號。
  58. 如申請專利範圍第57項之補償同步資料匯流排上的非對齊之方法，其中該電阻網路包括兩個電阻，該兩個電阻的電阻比值決定該延遲量。
  59. 如申請專利範圍第58項之補償同步資料匯流排上的非對齊之方法，其中該兩個電阻包括一第一電阻及一第二電阻，該第一電阻耦接於一接地參考電壓，該第二電阻耦接於一參考電壓，且該兩個電阻互相耦接於一節點，該節點輸出該比例訊號。
  60. 如申請專利範圍第57項之補償同步資料匯流排上的非對齊之方法，其中該資料位元訊號的相位延遲該延遲量，且該延遲量的範圍介於無相位延遲至該資料選通訊號的半週期。
  61. 如申請專利範圍第60項之補償同步資料匯流排上的非對齊之方法，其中該延遲資料位元訊號及該資料選通訊號傳輸至該同步接收器，該同步接收器用以偵測該延遲資料位元訊號的狀態。
  62. 如申請專利範圍第61項之補償同步資料匯流排上的非對齊之方法，其中該延遲鎖相迴路及該同步接收器設置在一裝置裡，該裝置耦接於一主機板，該電阻網路耦接於該主機板，該比例訊號透過一額外的接腳輸入該裝置。
  63. 如申請專利範圍第57項之補償同步資料匯流排上的非對齊之方法，其中該比例訊號分配至複數個延遲鎖相迴路，該些 延遲鎖相迴路分別對應於該資料群組中的該資料位元訊號。
  64. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；一同步匯流排最佳化器，用以接收該控制資訊，並產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；一核心時鐘產生器，耦接於該比例匯流排，用以將一資料選通計時訊號提前該提前量；及一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前。
  65. 如申請專利範圍第64項之補償同步資料匯流排上的非對齊之裝置，更包括複數個額外的核心時鐘產生器，耦接於該比例匯流排，用以將複數個對應的資料選通計時訊號以複數個提前量提前。
  66. 如申請專利範圍第65項之補償同步資料匯流排上的非對齊之裝置，更包括複數個額外的同步選通驅動器，用以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  67. 如申請專利範圍第64項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號以該提前量提前，且該提前量的範圍介於無提前至該資料選通計時訊號的半週期。
  68. 如申請專利範圍第64項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器及該同步選通驅動器設置在一裝置中，該裝置耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  69. 如申請專利範圍第64項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率與該匯流排計時訊號的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該比例匯流排，該延遲鎖相迴路用以將該輸出訊號延後該提前量。
  70. 如申請專利範圍第64項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯 流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  71. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一微處理器，該微處理器包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；一同步匯流排最佳化器，用以接收該控制資訊，並產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；一核心時鐘產生器，耦接於該比例匯流排，用以將一資料選通計時訊號提前該提前量；及一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前。
  72. 如申請專利範圍第71項之補償同步資料匯流排上的非對齊之裝置，該微處理器更包括複數個額外的核心時鐘產生器，耦接於該比例匯流排，用以將複數個對應的資料選通計時訊號以複數個提前量提前。
  73. 如申請專利範圍第72項之補償同步資料匯流排上的非對齊之裝置，該微處理器更包括複數個額外的同步選通驅動器，用以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  74. 如申請專利範圍第71項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號以該提前量提前，且該提 前量的範圍介於無提前至該資料選通計時訊號的半週期。
  75. 如申請專利範圍第71項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  76. 如申請專利範圍第71項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率與該匯流排計時訊號的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該比例匯流排，該延遲鎖相迴路用以將該輸出訊號延後該提前量。
  77. 如申請專利範圍第71項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相 等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  78. 一種補償同步資料匯流排上的非對齊之方法，該方法包括：藉由測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量，以提前與一資料群組有關的一同步資料選通訊號；根據該控制資訊產生一可程式化選通提前資訊至一比例匯流排，該可程式化選通提前資訊指示該提前量；耦接一核心時鐘產生器至該比例匯流排，該核心時鐘產生器將一資料選通計時訊號提前該提前量；及將該資料選通計時訊號傳送至一同步選通驅動器，該同步選通驅動器根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前。
  79. 如申請專利範圍第78項之補償同步資料匯流排上的非對齊之方法，更包括耦接複數個額外的核心時鐘產生器至該比例匯流排，以將複數個對應的資料選通計時訊號以複數個提前量提前。
  80. 如申請專利範圍第79項之補償同步資料匯流排上的非對齊之方法，更包括提供複數個額外的同步選通驅動器，以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  81. 如申請專利範圍第78項之補償同步資料匯流排上的非對齊之方法，其中該同步資料選通訊號以該提前量提前，且該提 前量的範圍介於無提前至該資料選通計時訊號的半週期。
  82. 如申請專利範圍第78項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器及該同步選通驅動器設置在一裝置中，該裝置耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  83. 如申請專利範圍第78項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率與該匯流排計時訊號的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該比例匯流排，該延遲鎖相迴路用以將該輸出訊號延後該提前量。
  84. 如申請專利範圍第78項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊 號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  85. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；一同步匯流排最佳化器，用以接收該控制資訊，並產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；及一延遲鎖相迴路，耦接於該比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  86. 如申請專利範圍第85項之補償同步資料匯流排上的非對齊之裝置，更包括一同步接收器，耦接於該延遲資料位元訊號及一同步選通訊號，用以偵測該延遲資料位元訊號的狀態是否改變。
  87. 如申請專利範圍第86項之補償同步資料匯流排上的非對齊之裝置，其中該同步選通訊號及該資料位元訊號來自一傳輸裝置的一選通匯流排。
  88. 如申請專利範圍第85項之補償同步資料匯流排上的非對齊之裝置，更包括複數個額外的延遲鎖相迴路，耦接於該比例匯流排，該些額外的延遲鎖相迴路用以產生複數個延遲資料位元訊號，該些延遲資料位元訊號以複數個延遲量延遲，該 些延遲量指定於該比例匯流排上。
  89. 如申請專利範圍第88項之補償同步資料匯流排上的非對齊之裝置，更包括複數個額外的同步接收器，耦接於該些延遲資料位元訊號及複數個資料選通訊號，該些額外的同步接收器用以偵測該些延遲資料位元訊號的狀態是否改變。
  90. 如申請專利範圍第85項之補償同步資料匯流排上的非對齊之裝置，其中該資料位元訊號以該延遲量延遲，該延遲量的範圍介於無延遲到一資料選通訊號的半週期。
  91. 如申請專利範圍第85項之補償同步資料匯流排上的非對齊之裝置，其中該提前同步選通傳輸設備設置在一裝置中，該裝置耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  92. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一微處理器，該微處理器包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以延遲與一資料群組有關的一資料位元訊號；一同步匯流排最佳化器，用以接收該控制資訊，並產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；及一延遲鎖相迴路，耦接於該比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  93. 如申請專利範圍第92項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器更包括一同步接收器，耦接於該延 遲資料位元訊號及一同步選通訊號，用以偵測該延遲資料位元訊號的狀態是否改變。
  94. 如申請專利範圍第93項之補償同步資料匯流排上的非對齊之裝置，其中該同步選通訊號及該資料位元訊號來自一傳輸裝置的一選通匯流排。
  95. 如申請專利範圍第92項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器更包括複數個額外的延遲鎖相迴路，耦接於該比例匯流排，該些額外的延遲鎖相迴路用以產生複數個延遲資料位元訊號，該些延遲資料位元訊號以複數個延遲量延遲，該些延遲量指定於該比例匯流排上。
  96. 如申請專利範圍第95項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器更包括複數個額外的同步接收器，耦接於該些延遲資料位元訊號及複數個資料選通訊號，該些額外的同步接收器用以偵測該些延遲資料位元訊號的狀態是否改變。
  97. 如申請專利範圍第92項之補償同步資料匯流排上的非對齊之裝置，其中該資料位元訊號以該延遲量延遲，該延遲量的範圍介於無延遲到一資料選通訊號的半週期。
  98. 如申請專利範圍第92項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  99. 一種補償同步資料匯流排上的非對齊之方法，該方法包括：透過一測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一延遲量，以 延遲與一資料群組有關的一資料位元訊號；根據該控制資訊產生一可程式化資料位元延遲資訊至一比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；及耦接一延遲鎖相迴路至該比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  100. 如申請專利範圍第99項之補償同步資料匯流排上的非對齊之方法，更包括耦接一同步接收器至該延遲資料位元訊號及一同步選通訊號，用以偵測該延遲資料位元訊號的狀態是否改變。
  101. 如申請專利範圍第100項之補償同步資料匯流排上的非對齊之方法，其中該同步選通訊號及該資料位元訊號來自一傳輸裝置的一選通匯流排。
  102. 如申請專利範圍第99項之補償同步資料匯流排上的非對齊之方法，更包括耦接複數個額外的延遲鎖相迴路至該比例匯流排，該些額外的延遲鎖相迴路用以產生複數個延遲資料位元訊號，該些延遲資料位元訊號以複數個延遲量延遲，該些延遲量指定於該比例匯流排上。
  103. 如申請專利範圍第102項之補償同步資料匯流排上的非對齊之方法，更包括耦接複數個額外的同步接收器至該些延遲資料位元訊號及複數個資料選通訊號，該些額外的同步接收器用以偵測該些延遲資料位元訊號的狀態是否改變。
  104. 如申請專利範圍第99項之補償同步資料匯流排上的非對齊之方法，其中該資料位元訊號以該延遲量延遲，該延遲量的 範圍介於無延遲到一資料選通訊號的半週期。
  105. 如申請專利範圍第99項之補償同步資料匯流排上的非對齊之方法，更包括透過複數個額外的接腳將該測試行動聯合組織介面接入一主機板。
  106. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；一同步匯流排最佳化器，用以接收該控制資訊，根據該控制資訊產生一可程式化選通提前資訊至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；一核心時鐘產生器，耦接於該第一比例匯流排，用以將一資料選通計時訊號提前該提前量；一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前；及一延遲鎖相迴路，耦接於該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  107. 如申請專利範圍第106項之補償同步資料匯流排上的非對齊之裝置，更包括複數個額外的核心時鐘產生器，耦接於該第一比例匯流排，用以將複數個對應的資料選通計時訊號以複數個提前量提前。
  108. 如申請專利範圍第107項之補償同步資料匯流排上的非對 齊之裝置，更包括複數個額外的同步選通驅動器，用以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  109. 如申請專利範圍第106項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號以該提前量提前，且該提前量的範圍介於無提前至該資料選通計時訊號的半週期。
  110. 如申請專利範圍第106項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器及該同步選通驅動器設置在一裝置中，該裝置耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  111. 如申請專利範圍第106項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率及該匯流排計時訊號的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該第一比例匯流排，該延遲鎖相迴路用以將該輸出訊號延遲該提前量。
  112. 如申請專利範圍第106項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括： 複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  113. 一種補償同步資料匯流排上的非對齊之裝置，該裝置包括一微處理器，該微處理器包括：一測試行動聯合組織介面，用以接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；一同步匯流排最佳化器，用以接收該控制資訊，根據該控制資訊產生一可程式化選通提前資訊至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；一核心時鐘產生器，耦接於該第一比例匯流排，用以將一資料選通計時訊號提前該提前量；一同步選通驅動器，用以接收該資料選通計時訊號，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前；及一延遲鎖相迴路，耦接於該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  114. 如申請專利範圍第113項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器更包括複數個額外的核心時鐘產生器，耦接於該第一比例匯流排，用以將複數個對應的資料選通計時訊號以複數個提前量提前。
  115. 如申請專利範圍第114項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器更包括複數個額外的同步選通驅動器，用以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  116. 如申請專利範圍第113項之補償同步資料匯流排上的非對齊之裝置，其中該同步資料選通訊號以該提前量提前，且該提前量的範圍介於無提前至該資料選通計時訊號的半週期。
  117. 如申請專利範圍第113項之補償同步資料匯流排上的非對齊之裝置，其中該微處理器耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  118. 如申請專利範圍第113項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率與該匯流排計時訊號 的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該第一比例匯流排，該延遲鎖相迴路用以將該輸出訊號延遲該提前量。
  119. 如申請專利範圍第113項之補償同步資料匯流排上的非對齊之裝置，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
  120. 一種補償同步資料匯流排上的非對齊之方法，該方法包括：透過一測試行動聯合組織介面接收一標準測試行動聯合組織匯流排上的控制資訊，該控制資訊指示一提前量及一延遲量，以提前與一第一資料群組有關的一同步資料選通訊號，且延遲與一第二資料群組有關的一資料位元訊號；根據該控制資訊產生一可程式化資料位元延遲資訊至至一第一比例匯流排，該可程式化選通提前資訊指示該提前量，並產生一可程式化資料位元延遲資訊至一第二比例匯流排，該可程式化資料位元延遲資訊指示該延遲量；耦接一核心時鐘產生器至該第一比例匯流排，用以將一資料選通計時訊號提前該提前量； 該資料選通計時訊號至一同步選通驅動器，並根據該資料選通計時訊號產生該同步資料選通訊號，該同步資料選通訊號以該提前量提前；及耦接一延遲鎖相迴路至該第二比例匯流排，用以將該延遲量加至該資料位元訊號，以產生一延遲資料位元訊號。
  121. 如申請專利範圍第120項之補償同步資料匯流排上的非對齊之方法，更包括耦接複數個額外的核心時鐘產生器至該第一比例匯流排，用以將複數個對應的資料選通計時訊號以複數個提前量提前。
  122. 如申請專利範圍第121項之補償同步資料匯流排上的非對齊之方法，更包括提供複數個額外的同步選通驅動器，用以接收該些資料選通計時訊號，並根據該些資料選通訊號產生複數個同步資料選通訊號，該些同步資料選通訊號以該些提前量提前。
  123. 如申請專利範圍第120項之補償同步資料匯流排上的非對齊之方法，其中該同步資料選通訊號以該提前量提前，且該提前量的範圍介於無提前至該資料選通計時訊號的半週期。
  124. 如申請專利範圍第123項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器及該同步選通驅動器設置在一裝置中，該裝置耦接於一主機板，該測試行動聯合組織介面透過複數個額外的接腳進入該裝置。
  125. 如申請專利範圍第120項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊 號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一分頻器，用以接收該資料選通計時訊號，並產生一與匯流排計時訊號相同頻率的輸出訊號，使該些鎖相迴路向前元件可將該資料選通計時訊號的頻率與該匯流排計時訊號的頻率對齊；及一延遲鎖相迴路，接收該輸出訊號及該第一比例匯流排，該延遲鎖相迴路用以將該輸出訊號延後該提前量。
  126. 如申請專利範圍第120項之補償同步資料匯流排上的非對齊之方法，其中該核心時鐘產生器包括一鎖相迴路，該鎖相迴路包括：複數個鎖相迴路向前元件，用以接收一匯流排計時訊號，並產生該資料選通計時訊號，該資料選通計時訊號為該匯流排計時訊號的倍頻；一延遲鎖相迴路，接收該資料選通計時訊號及該比例匯流排，並產生一輸出訊號，該輸出訊號包含以該提前量延後的該資料選通計時訊號；及一分頻器，用以接收該輸出訊號，並產生一延遲參考訊號，該延遲參考訊號的頻率與該匯流排計時訊號的頻率相等，使該些鎖相迴路向前元件可將該輸出訊號的頻率與該匯流排計時訊號的頻率對齊，使該資料選通計時訊號提前該提前量。
TW101122105A 2011-06-21 2012-06-20 補償同步資料匯流排上的非對齊之裝置及方法 TWI482030B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US13/165,659 US8782460B2 (en) 2011-06-21 2011-06-21 Apparatus and method for delayed synchronous data reception
US13/165,654 US8683253B2 (en) 2011-06-21 2011-06-21 Optimized synchronous strobe transmission mechanism
US13/165,665 US8751851B2 (en) 2011-06-21 2011-06-21 Programmable mechanism for synchronous strobe advance
US13/165,664 US8751850B2 (en) 2011-06-21 2011-06-21 Optimized synchronous data reception mechanism
US13/165,671 US8751852B2 (en) 2011-06-21 2011-06-21 Programmable mechanism for delayed synchronous data reception
US13/165,679 US8839018B2 (en) 2011-06-21 2011-06-21 Programmable mechanism for optimizing a synchronous data bus
US13/165,650 US8782459B2 (en) 2011-06-21 2011-06-21 Apparatus and method for advanced synchronous strobe transmission

Publications (2)

Publication Number Publication Date
TW201301048A TW201301048A (zh) 2013-01-01
TWI482030B true TWI482030B (zh) 2015-04-21

Family

ID=47198664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122105A TWI482030B (zh) 2011-06-21 2012-06-20 補償同步資料匯流排上的非對齊之裝置及方法

Country Status (2)

Country Link
CN (8) CN105808483B (zh)
TW (1) TWI482030B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158364B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Realignment strength controller for solving loop conflict of realignment phase lock loop
KR102455370B1 (ko) * 2018-04-17 2022-10-18 에스케이하이닉스 주식회사 데이터 아이를 개선하는 전송 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
TW200723694A (en) * 2005-10-31 2007-06-16 Teradyne Inc Method and apparatus for adjustment of synchronous clock signals
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748549B1 (en) * 2000-06-26 2004-06-08 Intel Corporation Clocking an I/O buffer, having a selectable phase difference from the system clock, to and from a remote I/O buffer clocked in phase with the system clock
JP2002215333A (ja) * 2001-01-15 2002-08-02 Nec Microsystems Ltd データ転送システム及びそれを備えるコンピュータ
CN1196047C (zh) * 2002-05-21 2005-04-06 矽统科技股份有限公司 用来产生对准的时钟脉冲与资料信号的电路结构
KR100500929B1 (ko) * 2002-11-27 2005-07-14 주식회사 하이닉스반도체 지연 고정 루프 회로
KR100543910B1 (ko) * 2003-05-30 2006-01-23 주식회사 하이닉스반도체 디지털 지연고정루프 및 그의 제어 방법
JP4172355B2 (ja) * 2003-07-30 2008-10-29 ミツミ電機株式会社 電圧生成回路
CN1954499B (zh) * 2004-05-17 2012-08-08 三菱电机株式会社 锁相环(pll)电路及其相位同步方法与动作分析方法
FR2882871A1 (fr) * 2005-03-01 2006-09-08 Atmel Corp Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee
US20080046771A1 (en) * 2006-08-16 2008-02-21 Chi-Chun Hsu Adjustable delay compensation circuit
US20080144405A1 (en) * 2006-12-18 2008-06-19 Intel Corporation Data strobe timing compensation
US7543090B2 (en) * 2007-01-29 2009-06-02 Via Technologies, Inc. Double-pumped/quad-pumped variation mechanism for source synchronous strobe lockout

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7171321B2 (en) * 2004-08-20 2007-01-30 Rambus Inc. Individual data line strobe-offset control in memory systems
TW200723694A (en) * 2005-10-31 2007-06-16 Teradyne Inc Method and apparatus for adjustment of synchronous clock signals
US7733711B2 (en) * 2008-09-08 2010-06-08 Freescale Semiconductor, Inc. Circuit and method for optimizing memory sense amplifier timing

Also Published As

Publication number Publication date
CN105808483B (zh) 2018-11-02
CN105808485A (zh) 2016-07-27
TW201301048A (zh) 2013-01-01
CN105868150A (zh) 2016-08-17
CN105893310B (zh) 2019-04-26
CN105893310A (zh) 2016-08-24
CN105868150B (zh) 2019-02-01
CN105808484B (zh) 2019-02-01
CN105868152A (zh) 2016-08-17
CN102799551A (zh) 2012-11-28
CN105808484A (zh) 2016-07-27
CN105808483A (zh) 2016-07-27
CN105868152B (zh) 2018-11-27
CN105808485B (zh) 2018-11-27
CN102799551B (zh) 2016-04-20
CN105868151A (zh) 2016-08-17
CN105868151B (zh) 2018-11-27

Similar Documents

Publication Publication Date Title
US8782459B2 (en) Apparatus and method for advanced synchronous strobe transmission
US7571340B2 (en) Eliminating receiver clock drift caused by voltage and temperature change in a high-speed I/O system that uses a forwarded clock
US8839018B2 (en) Programmable mechanism for optimizing a synchronous data bus
EP2757484B1 (en) Apparatus and method for dynamically aligned source synchronous receiver
US20160227004A1 (en) High speed data transfer using calibrated, single-clock source synchronous serializer-deserializer protocol
US8683253B2 (en) Optimized synchronous strobe transmission mechanism
US9898036B2 (en) Apparatus and method for automatically aligning data signals and strobe signals on a source synchronous bus
CN104283665A (zh) 用于传送数据的系统和包括其的视频显示器
US8751851B2 (en) Programmable mechanism for synchronous strobe advance
US7900080B2 (en) Receiver mechanism for source synchronous strobe lockout
US8782460B2 (en) Apparatus and method for delayed synchronous data reception
TWI482030B (zh) 補償同步資料匯流排上的非對齊之裝置及方法
TWI522809B (zh) 補償同步資料匯流排之誤差的裝置與方法
US8751850B2 (en) Optimized synchronous data reception mechanism
US8751852B2 (en) Programmable mechanism for delayed synchronous data reception
US7804923B2 (en) Apparatus and method for locking out a source synchronous strobe receiver
Sawyer Source-synchronous serialization and deserialization (up to 1050 Mb/s)
TWI510930B (zh) 補償同步資料匯流排之誤差的裝置與方法
TWI344761B (en) Double-pumped/quad-pumped variation mechanism for source synchronous strobe lockout