KR100207494B1 - 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법 - Google Patents

넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법 Download PDF

Info

Publication number
KR100207494B1
KR100207494B1 KR1019960034771A KR19960034771A KR100207494B1 KR 100207494 B1 KR100207494 B1 KR 100207494B1 KR 1019960034771 A KR1019960034771 A KR 1019960034771A KR 19960034771 A KR19960034771 A KR 19960034771A KR 100207494 B1 KR100207494 B1 KR 100207494B1
Authority
KR
South Korea
Prior art keywords
signal
frequency
frequency difference
constant current
phase
Prior art date
Application number
KR1019960034771A
Other languages
English (en)
Other versions
KR19980015467A (ko
Inventor
최동명
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960034771A priority Critical patent/KR100207494B1/ko
Publication of KR19980015467A publication Critical patent/KR19980015467A/ko
Application granted granted Critical
Publication of KR100207494B1 publication Critical patent/KR100207494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법을 공개한다. 제어전압에 응답하여 발진되는 주파수를 갖는 발진 신호를 출력하는 VCO 및 입력한 EFM(Eight-to-Fourteen Modulation)신호와 발진신호의 위상 및 주파수를 각각 비교하고, 비교된 결과에 상응하는 제어전압을 출력하는 그 장치를 포함하는 PLL에서, 그 장치는, 발진신호의 주파수와 EFM신호의 주파수 차를 검출하고, 검출된 주파수 차를 상향 주파수 차 또는 하향 주파수 차 신호로서 출력하는 주파수 검출수단과, 상향 또는 하향 주파수 차 신호가 출력되면 제어신호를 발생하는 제어수단과, 입력한 발진신호와 EFM신호의 위상차를 검출하고, 검출된 상향 및 하향 위상 차 신호들을 출력하는 위상 검출수단과, 입력한 상향 및 하향 위상 차 신호들 또는 상향 및 하향 주파수 차 신호들에 응답하여 sink 또는 souce되는 정전류를 제어신호에 응답하여 선택적으로 출력하는 전하 펌핑 수단 및 입력한 정전류의 저역 성분을 필터링하고, 필터링된 값을 제어전압으로서 출력하는 LPF를 구비하는 것을 특징으로 하고, 위상 동기 루프를 구현하는 집적회로의 면적을 크게 줄이면서 시스템의 응답도 크게 향상시키는 효과가 있다.

Description

넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
본 발명은 위상 동기 루프(PLL:Phase Locked Loop)에 관한 것으로서, 특히, 넓은 주파수 도입 범위(wide capture range)를 갖는 PLL에서 전압 제어 발진기(VCO:Voltage Controlled Oscillator)를 제어하기 위해 이용되는 제어 전압을 발생하는 넓은 주파수 도입 범위를 갖는 PLL의 전압 제어 발진기 제어 장치 및 그 제어장치에서 수행되는 제어 전압 발생 방법에 관한 것이다.
일반적으로, 위상 동기 루프는 위상 검출 기능만 있었기 때문에 주파수 도입 범위가 ±10％ 이내였다. 그러나, 배속이 4배속 이상인 CD-ROM이나 DVDP등의 시스템에서는 디스크로부터의 데이타 엑세스 속도를 높이기 위해 넓은 주파수 도입 범위를 갖는 위상 동기 루프를 필요로 한다. 넓은 주파수 도입 범위를 갖는 위상 동기 루프는 일반적으로 위상과 주파수를 동기를 모두 맞추어 주어야 한다.
넓은 주파수 도입 범위를 갖는 위상 동기 루프는 EFM에 의해 변조된 데이타와 VCO로부터 출력되는 발진 신호를 입력하여, 주파수 에러(또는 차) 및 위상 에러를 검출하고, 검출된 주파수 에러와 위상 에러에 상응하는 제어 전압을 발생시키기 위해서 각각 저역 필터링한다. 이 때, 종래에는 주파수 에러 및 위상 에러 각각에 대해 저역 필터링하기 위해, 독립적인 저역 통과 필터를 사용하였으며, 이러한 독립적인 저역 통과 필터들의 사용은 다음과 같은 두가지의 문제를 유발시켰다.
첫째, 집적회로의 면적을 증가시키므로, 네트 다이(net die)의 감소로 인한 생산비의 증가를 초래하게 되고, 둘째, 무엇보다도, 주파수가 아직 동기되지 않았을 때, 위상 제어 신호가 겹쳐질 수 있어 시스템 제어의 방향성이 상실되어 결국 응답 속도를 떨어뜨릴 수 있는 문제점이 있다.본 발명은 위상 동기 루프(PLL:Phase Locked Loop)에 관한 것으로서, 특히, 넓은 주파수 도입 범위(wide capture range)를 갖는 PLL에서 전압 제어 발진기(VCO:Voltage Controlled Oscillator)를 제어하기 위해 이용되는 제어 전압을 발생하는 넓은 주파수 도입 범위를 갖는 PLL의 전압 제어 발진기 제어 장치 및 그 제어장치에서 수행되는 제어 전압 발생 방법에 관한 것이다.
일반적으로, 위상 동기 루프는 위상 검출 기능만 있었기 때문에 주파수 도입 범위가 ±10％ 이내였다. 그러나, 배속이 4배속 이상인 CD-ROM이나 DVDP등의 시스템에서는 디스크로부터의 데이타 엑세스 속도를 높이기 위해 넓은 주파수 도입 범위를 갖는 위상 동기 루프를 필요로 한다. 넓은 주파수 도입 범위를 갖는 위상 동기 루프는 일반적으로 위상과 주파수를 동기를 모두 맞추어 주어야 한다.
넓은 주파수 도입 범위를 갖는 위상 동기 루프는 EFM에 의해 변조된 데이타와 VCO로부터 출력되는 발진 신호를 입력하여, 주파수 에러(또는 차) 및 위상 에러를 검출하고, 검출된 주파수 에러와 위상 에러에 상응하는 제어 전압을 발생시키기 위해서 각각 저역 필터링한다. 이 때, 종래에는 주파수 에러 및 위상 에러 각각에 대해 저역 필터링하기 위해, 독립적인 저역 통과 필터를 사용하였으며, 이러한 독립적인 저역 통과 필터들의 사용은 다음과 같은 두가지의 문제를 유발시켰다.
첫째, 집적회로의 면적을 증가시키므로, 네트 다이(net die)의 감소로 인한 생산비의 증가를 초래하게 되고, 둘째, 무엇보다도, 주파수가 아직 동기되지 않았을 때, 위상 제어 신호가 겹쳐질 수 있어 시스템 제어의 방향성이 상실되어 결국 응답 속도를 떨어뜨릴 수 있는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 단일 저역 통과 필터를 채용하면서도 주파수가 아직 동기되지 않았을 때, 위상 제어신호가 겹치는 것을 방지하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치에서 수행되는 전압 제어 발진기를 위한 제어 전압 발생 방법을 제공하는데 있다.
도 1은 본 발명에 의한 전압 제어 발진기 제어 장치의 블록도이다.
도 2는 도 1에서 수행되는 본 발명에 의한 제어 전압 발생 방법을 설명하기 위한 플로우차트이다.
도 3은 도 2에 도시된 주파수 검출부의 본 발명에 의한 바람직한 일실시예의 블록도이다.
도 4는 도 2에 도시된 위상 검출부의 본 발명에 의한 바람직한 일실시예의 블록도이다.
도 5는 도 2에 도시된 전하 펌프의 본 발명에 의한 바람직한 일실시예의 블록도이다.
도 6은 도 5에 도시된 전하 펌프의 이득 특성을 나타내는 그래프이다.
도 7은 도 1에 도시된 각 부의 타이밍도들이다.
도 8은 도 1에 도시된 LPF에서 발생되는 제어 전압의 타이밍도를 나타내는 그래프이다.
상기 과제를 이루기 위해, 제어전압에 응답하여 발진되는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기 및 입력한 EFM신호와 상기 발진신호의 위상 및 주파수를 각각 비교하고, 비교된 결과에 상응하는 상기 제어전압을 출력하는 전압 제어 발진기 제어 장치를 포함하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프에서, 본 발명에 의한 전압 제어 발진기 제어 장치는 상기 발진신호의 주파수와 상기 EFM신호의 주파수 차를 검출하고, 검출된 주파수 차를 상향 주파수 차 또는 하향 주파수 차 신호로서 출력하는 주파수 검출수단과, 상기 상향 또는 상기 하향 주파수 차 신호가 출력되면 제어신호를 발생하는 제어수단과, 입력한 상기 발진신호와 상기 EFM신호의 위상차를 검출하고, 검출된 상향 및 하향 위상 차 신호들을 출력하는 위상 검출수단과, 입력한 상기 상향 및 하향 위상 차 신호들 또는 상기 상향 및 하향 주파수 차 신호들에 응답하여 싱킹(sink) 또는 소싱(souce)되는 정전류를 상기 제어신호에 응답하여 선택적으로 출력하는 전하 펌핑 수단 및 입력한 상기 정전류의 저역 성분을 필터링하고, 필터링된 값을 상기 제어전압으로서 출력하는 저역 통과 필터로 구성되는 것이 바람직하다.
상기 다른 목적을 달성하기 위해, 제어전압에 응답하여 발진되는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기 및 입력한 EFM신호와 상기 발진신호의 위상 및 주파수를 각각 비교하고, 비교된 결과에 상응하는 상기 제어전압을 출력하는 전압 제어 발진기 제어 장치를 포함하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프에서 수행되는 본 발명에 의한 제어 전압 발생 방법은, 상기 발진신호와 상기 EFM신호의 주파수차 및 위상차를 검출하는 단계와, 검출된 상기 주파수 차와 상기 위상 차에 상응하는 정전류를 구하는 단계와, 상기 주파수 차가 검출되었는가를 판단하는 단계와, 상기 주파수 차가 검출되었으면, 상기 주파수 차에 상응하는 정전류를 저역 통과 필터링하여 상기 제어전압으로서 발생하는 단계 및 상기 주파수 차가 더 이상 검출되지 않으면, 상기 위상 차에 상응하는 정전류를 저역 통과 필터링하여 상기 제어전압으로서 발생하는 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치의 구성 및 동작과 그 제어 전압 발생 방법을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 전압 제어 발진기 제어 장치의 블럭도로서, 주파수 검출부(10), 위상 검출부(12), 제어부(14), 전하 펌프(16) 및 저항(R)과 제1 및 제2커패시터들(C1 및 C2)로 구성되는 저역 통과 필터(LPF:Low Pass Filter)(18)로 구성된다.
도 2는 도 1에 도시된 장치에서 수행되는 본 발명에 의한 제어 전압 발생 방법을 설명하기 위한 플로우차트로서, 주파수 차 및 위상 차를 검출하여 정전류를 구하는 단계(제20 및 22단계), 주파수 차의 검출여부에 따라, 주파수 차 또는 위상 차에 상응하는 정전류를 이용하여 제어전압을 발생하는 단계(제24∼28단계)로 이루어진다.
먼저, 도 1에 도시된 본 발명에 의한 장치는 발진신호와 EFM 신호를 입력하여 다음과 같이, 주파수 차 및 위상 차를 검출한다(제20단계).
즉, 도 1에 도시된 주파수 검출부(10)는 입력단자 IN1을 통해 입력한 발진 신호와 입력단자 IN2를 통해 입력한 NRZ(Non Return to Zero)신호의 일종인 EFM신호의 주파수 차를 검출하고, 검출된 N(여기서, N은 2이상의 양의 정수)비트의 상향 주파수 차 신호 또는 N비트의 하향 주파수 차 신호를 제어부(14) 및 전하 펌프(16)로 각각 출력한다. 한편, 제어부(14)는 주파수 검출부(14)로부터 상향 주파수 차 신호 또는 하향 주파수 차 신호가 출력되면 제어신호(C)를 발생한다. 위상 검출부(12)는 입력한 발진신호와 EFM신호의 위상차를 검출하고, 검출된 상향 위상 차 신호(UPD) 및 하향 위상 차 신호(DPD)들을 전하 펌프(16)로 출력한다.
제20단계후에, 전하 펌프(16)는 주파수 검출부(10) 및 위상 검출부(12)로부터 입력한 상향 및 하향 주파수 차 신호 또는 상향 및 하향 위상 차 신호들에 응답하여 싱크(sink) 또는 소싱(souce)되는 정전류를 구한다(제22단계).
제22단계후에, 전하 펌프(16)는 주파수 검출부(10)에서 하향 또는 상향 주파수 차 신호가 검출되었는가를 판단한다(제24단계). 만일, 하향 또는 상향 주파수 차 신호가 검출되었으면 즉, 제어신호가 저레벨이면, 주파수 차 신호에 상응하여 전하 펌프(16)에서 싱크 또는 소싱된 정전류가 LPF(18)로 출력된다. LPF(18)는 입력한 정전류에 상응하는 제어전압을 출력단자 OUT를 통해 위상 동기 루프의 VCO(미도시)로 출력한다(제26단계).
그러나, 주파수 차 신호가 검출되지 않았으면, 위상 검출부(12)에서 검출된 위상 차 신호에 상응하여 전하 펌프(16)에서 소싱 또는 싱크된 정전류는 제어부(14)로부터 발생되는 제어신호(C)에 응답하여 전하 펌프(16)로부터 LPF(18)로 출력된다. LPF(18)는 입력한 정전류에 상응하는 제어전압을 출력단자 OUT를 통해 PLL의 VCO(미도시)로 선택적으로 출력한다(제28단계).
여기서, LPF(18)는 입력한 정전류의 저역 성분을 필터링하고, 필터링된 값을 제어전압으로서 출력하는 기능을 수행한다.
도 3은 도 2에 도시된 주파수 검출부(10)의 본 발명에 의한 바람직한일실시예의 블록도로서, 발진 신호(VCO)와 EFM신호(EFM)를 입력하여 클럭(CK)을 발생하는 클럭 발생부(40), EFM신호의 엣지(edge)에 발진신호가 몇 주기 있는가를 클럭(CK)에 응답하여 카운팅하고, 카운팅된 값을 출력하는 카운터(42), 입력한 카운팅된 값을 분해능에 상응하는 소정 주기값과 비교하고, 비교된 결과를 출력하는 비교부(44) 및 비교된 결과에 상응하여 해당하는 N비트의 상향 주파수 차 신호(UFD:Up Frequency Difference signal) 또는 N비트의 하향 주파수 차 신호(DFD:Down Frequency Difference signal)를 출력하는 주파수 차 신호 발생부(46)으로 구성된다.
도 3에 도시된 비교부(44)는 다수개의 디코더들로 구현될 수 있으며, 주파수 차 신호 발생부(46)는 각각 N비트의 상향 및 하향 주파수 차 신호를 발생하는 인코더들로 구현될 수 있다.
도 4는 도 2에 도시된 위상 검출부(12)의 본 발명에 의한 바람직한 일실시예의 블록도로서, EFM 신호(EFM)를 데이터 입력하고, 발진 신호(VCO)를 클럭 입력하는 제1D플립플롭(60), 제1D플립플롭(60)의 정출력(Q)을 데이타 입력하고, 반전된 발진신호를 클럭입력하는 제2D플립플롭(62), 발진 신호를 입력하여 반전하고, 반전된 발진 신호를 출력하는 인버터(64), EFM 신호와 제1D플립플롭(60)의 정출력(Q)을 배타적 논리합하여 상향 위상차 신호(UPD:Up Phase Difference signal)로서 출력하는 제1배타적 논리합(66) 및 제1D플립플롭(60)의 정출력(Q)과 제2D플립플롭(62)의 정출력(Q)을 배타적 논리합하여 하향 위상차 신호(DPD:Down Phase Difference signal)로서 출력하는 제2배타적 논리합(68)으로 구성되어 있다.
도 4에 도시된 위상 검출부(12)의 제1 및 제2D플립플롭(60 및 62)은 EFM신호와 발진 신호(VCO)의 위상이 어긋났는가 어긋나지 않았는가를 판단하는 기능을 수행한다. 그리고, 제1 및 제2배타적 논리합들(66 및 68)은 위상이 어긋나지 않았을 때, 상향 위상 차 신호(UPD) 및 하향 위상 차 신호(DPD)를 출력하지 않는 반면에, 위상이 어긋났을 때, 어느 정도 위상이 어긋났는가에 해당하는 상향 위상 차 신호(UPD) 또는 하향 위상 차 신호(DPD)를 출력한다.
도 5는 도 2에 도시된 전하 펌프(16)의 본 발명에 의한 바람직한 일실시예의 블록도로서, 입력한 N(여기서, N은 6)비트의 상향 주파수 차 신호(UFD)에 상응하는 정전류를 발생하는 제1정전류 발생부(80), 입력한 N비트의 하향 주파수 차 신호(DFD)에 상응하는 정전류를 발생하는 제2정전류 발생부(82), 입력한 논리곱(88)의 출력에 상응하는 정전류를 발생하는 제3정전류 발생부(84), 입력한 반전 논리곱(90)의 출력에 상응하는 정전류를 발생하는 제4정전류 발생부(86), 제어신호(C)와 하향 위상 차 신호(DPD)를 논리곱하여 출력하는 논리곱(88) 및 제어신호(C)와 상향 위상 차 신호(UPD)를 반전 논리곱하여 출력하는 반전 논리곱(90)으로 구성되어 있다.
도 5에 도시된 제1정전류 발생부(80)는 6비트의 상향 주파수 차 신호를 반전하여 출력하는 N개의 인버터들(I1, I2, I3, I4, I5 및 I6) 및 해당하는 인버터들(I1, I2, I3, I4, I5 및 I6)의 출력과 연결되는 게이트, 공급전원(VDD)과 LPF(18)에 연결되는 드레인 및 소스를 갖고, 정전류를 LPF(18)로 공급하는 N개의 제1트랜지스터들(MP1, MP2, MP3, MP4 및 MP5)로 구성된다. 여기서, 제1트랜지스터들(MP1, MP2, MP3, MP4 및 MP5) 각각은 외형비(W/L)를 달리한다.
제2정전류 발생부(82)는 저역 통과 필터와 접지 사이에 연결되는 드레인 및 소스를 갖고, 하향 주파수 차 신호(DFD)에 응답하여 발생한 정전류를 LPF(18)로 출력하는 N개의 제2트랜지스터들(MN1, MN2, MN3, MN4 및 MN5)로 구성되고, 제2트랜지스터들(MN1, MN2, MN3, MN4 및 MN5) 각각은 외형비를 달리한다.
제1 및 제2정전류 발생부들(80 및 82)은 제3 및 제4정전류 발생부(84 및 86)들보다 큰 정전류를 발생하여 LPF(18)로 공급한다.
한편, 제1트랜지스터들에서 MP1의 외형비를 가장 크게 하고, MP5의 외형비를 가장 작게 하거나, 반대로, MP1의 외형비를 가장 작게 하고, MP5의 외형비를 가장 크게 할 수 있다. 마찬가지로, MN1의 외형비를 가장 크게 하고, MN5의 외형비를 가장 작게 하거나, MN1의 외형비를 가장 작게 하고, MN5의 외형비를 가장 크게 할 수 있다. 이와 같이, 외형비를 달리하는 이유는 주파수 차는 대략 초기에 크고, 시간이 경과할수록 작아지는데, 초기에 주파수 차가 클 때, 큰 정전류를 LPF(18)에 공급하여 주파수를 빠른 시간안에 PLL을 로킹시키기 위해서이다.
도 6은 도 5에 도시된 전하 펌프(16)의 이득 특성을 나타내는 그래프로서, 횡축은 주파수 검출부(10)로부터 출력되는 주파수 차 신호의 크기를 나타내고, 종축은 전하 펌프(16)에서 출력되는 정전류의 크기를 나타낸다.
즉, 도 6에 도시된 바와 같이, 주파수 검출부(10)에서 출력되는 주파수 차가 클수록 큰 정전류가 출력됨을 알 수 있다.
도 7은 도 1에 도시된 각 부의 타이밍도들로서, 도 7의 a∼f들은 6비트의 상향 주파수 차 신호의 각 비트를 나타내며, 도 7의 a가 최하위 비트의 상향 주파수 차 신호를, 도 7의 f가 최상위 비트의 상향 주파수 차 신호를 나타내며, 도 7의 g∼l들은 6비트의 하향 주파수 차 신호의 각 비트를 나타내며, 도 7의 g가 최하위 비트의 하향 주파수 차 신호를, 도 7의 l가 최상위 비트의 하향 주파수 차 신호를 각각 나타내며, 도 7의 m는 제어신호(C)의 타이밍도를, 도 7의 n는 상향 위상 차 신호 및 도 7의 o는 하향 위상 차 신호의 타이밍도를 각각 나타낸다.
도 8은 도 1에 도시된 LPF(18)에서 발생되는 제어 전압의 타이밍도를 나타내는 그래프로서, 횡축은 시간을 종축은 진폭의 크기를 각각 나타낸다.
도 8에 도시된 바와 같이, 제1구간(100)에서는 LPF(18)로부터 출력되는 제어전압이 처음에는 이득(피크와 피크간의 값)이 증가하고, 점차 낮아지는 것을 알 수 있다. 그러므로, 도 7의 a∼f들에 도시된 바와 같이, 처음에는 상향 주파수 차 신호의 상위 비트들이 고레벨이 되고, 시간이 지날수록 주파수 차가 줄어들기 때문에, 하위 쪽 비트들이 점차로 고레벨이 됨을 알 수 있다. 이는, 상위 비트가 외형비가 큰 제1 또는 제2트랜지스터로 출력되면 많은 정전류가 발생하여 VCO(미도시)를 제어하는 제어 전압이 크게 출력되고, 적은 정전류가 발생하면 제어전압이 작게 출력되기 때문이다. 예를 들어, 주파수 차가 '음'이면 상향 주파수 차 신호를 발생하여, 주파수 차를 줄이고, 주파수 차가 '양'이면 하향 주파수 차 신호를 발생하여, 주파수 차를 줄인다.
도 8에 도시된 제2구간(102)에서는 어느 정도 주파수 차가 줄었음을 알 수 있다. 또한, 제1구간(100)에서 제2구간(102)까지는 상향 또는 하향 주파수 차 신호에 의해 제어 전압이 발생한다. 한편, 제8도에 도시된 바와 같이, 펄스가 한 번 튄 후로, 본 발명에 의한 장치는 제3구간(106)에 들어간다. 즉, 제3구간(104)부터는 위상 검출기(12)로부터 출력되는 상향 또는 하향 위상 차 신호들에 의해 발생된 제어 전압이 VCO(미도시)를 발진시킨다.
도 8에 도시된 바와 같이, 사실상 17㎲부터는 본 발명에 의한 장치를 포함하는 위상 동기 루프는 로킹된 것으로 간주할 수 있다. 즉, 이 때부터 PLL은 안정 상태(steady state)에 들어간다. 제3구간(104)에서는 주파수 검출기(10)로부터 주파수 차 신호가 발생되지 않으며, 전하 펌프(16)에서 위상 차 신호에 의해 생성된 정전류만이 제어신호(C)에 의해 LPF(18)로 선택적으로 출력된다.
이상에서 설명한 바와 같이, 본 발명에 의한 상술한 바와 같이, 본 발명에 의한 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법은 제1도에 도시된 바와 같이, 하나의 저항과 두 개의 커패시터로 구성되는 단일 저역 통과 필터만을 이용하면서도 복수개의 위상 차 신호 및 주파수 차 신호를 처리할 수 있으므로, 위상 동기 루프를 구현하는 집적회로의 면적을 크게 줄이면서 시스템의 응답도 크게 향상시키는 효과가 있다.

Claims (8)

  1. 제어전압에 응답하여 발진되는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기 및 입력한 EFM신호와 상기 발진신호의 위상 및 주파수를 각각 비교하고, 비교된 결과에 상응하는 상기 제어전압을 출력하는 전압 제어 발진기 제어 장치를 포함하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프에서, 상기 전압 제어 발진기 제어 장치는
    상기 발진신호의 주파수와 상기 EFM신호의 주파수 차를 검출하고, 검출된 주파수 차를 상향 주파수 차 또는 하향 주파수 차 신호로서 출력하는 주파수 검출수단;
    상기 상향 또는 상기 하향 주파수 차 신호가 출력되면 제어신호를 발생하는 제어수단;
    입력한 상기 발진신호와 상기 EFM신호의 위상차를 검출하고, 검출된 상향 및 하향 위상 차 신호들을 출력하는 위상 검출수단;
    입력한 상기 상향 및 하향 위상 차 신호들 또는 상기 상향 및 하향 주파수 차 신호들에 응답하여 싱크(sink) 또는 소싱(souce)되는 정전류를 상기 제어신호에 응답하여 선택적으로 출력하는 전하 펌핑 수단; 및
    입력한 상기 정전류의 저역 성분을 필터링하고, 필터링된 값을 상기 제어전압으로서 출력하는 저역 통과 필터를 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치.
  2. 제1항에 있어서, 상기 주파수 검출 수단은
    상기 주파수 차가 양수이면 상기 하향 주파수 차 신호를 출력되고, 상기 주파수 차가 음수이면 상기 상향 주파수 차 신호를 출력하며, 상기 주파수 차가 클수록 상기 하향 주파수 차 신호를 크게하고, 상기 주파수 차가 작을수록 상기 상향 주파수 차 신호를 크게하여 출력하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치.
  3. 제1항에 있어서, 상기 주파수 검출 수단은
    상기 발진 신호와 상기 EFM신호를 입력하여 클럭을 발생하는 클럭 발생수단;
    상기 EFM신호의 엣지에 상기 발진신호가 몇 주기 있는가를 상기 클럭에 응답하여 카운팅하고, 카운팅된 값을 출력하는 카운터;
    입력한 상기 카운팅된 값을 분해능에 상응하는 소정 주기값과 비교하고, 비교된 결과를 출력하는 비교수단; 및
    상기 비교된 결과에 상응하여 해당하는 N(N은 2이상의 정수)비트의 상기 상향 주파수 차 신호 또는 상기 N비트의 상기 하향 주파수 차 신호를 출력하는 주파수 차 신호 발생수단을 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치.
  4. 제3항에 있어서, 상기 전하 펌핑 수단은
    입력한 상기 N비트의 상향 주파수 차 신호에 상응하는 정전류를 발생하는 제1정전류 발생수단;
    입력한 상기 N비트의 하향 주파수 차 신호에 상응하는 정전류를 발생하는 제2정전류 발생수단;
    상기 제어신호와 상기 상향 위상 차 신호를 반전 논리곱하여 출력하는 반전 논리곱;
    상기 제어신호와 상기 하향 위상차 신호를 논리곱하여 출력하는 논리곱;
    입력한 상기 논리곱의 출력에 상응하는 정전류를 발생하는 제3정전류 발생수단; 및
    입력한 상기 반전 논리곱의 출력에 상응하는 정전류를 발생하는 제4정전류 발생수단을 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치.
  5. 제4항에 있어서, 상기 제1정전류 발생수단은
    상기 N비트의 상향 주파수 차 신호를 반전하여 출력하는 N개의 인버터들; 및
    해당하는 상기 인버터의 출력과 연결되는 게이트, 공급전원과 상기 저역 통과 필터에 연결되는 드레인 및 소스를 갖고, 상기 정전류를 상기 저역 통과 필터로 공급하는 상기 N개의 제1트랜지스터들을 구비하고,
    상기 N개의 제1트랜지스터들 각각은 외형비를 달리하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치.
  6. 제4항에 있어서, 상기 제2정전류 발생수단은
    상기 저역 통과 필터와 상기 기준전위 사이에 연결되는 드레인 및 소스를 갖고, 상기 하향 주파수 차 신호에 응답하여 발생된 정전류를 상기 저역 통과 필터로 출력하는 N개의 제2트랜지스터들을 구비하고,
    상기 제2트랜지스터들 각각은 외형비를 달리하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기.
  7. 제어전압에 응답하여 발진되는 주파수를 갖는 발진 신호를 출력하는 전압 제어 발진기 및 입력한 EFM신호와 상기 발진신호의 위상 및 주파수를 각각 비교하고, 비교된 결과에 상응하는 상기 제어전압을 출력하는 전압 제어 발진기 제어 장치를 포함하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프에서 수행되는 상기 제어 전압 발생 방법에 있어서,
    상기 발진신호와 상기 EFM신호의 주파수차 및 위상차를 검출하는 단계;
    검출된 상기 주파수 차와 상기 위상 차에 상응하는 정전류를 구하는 단계;
    상기 주파수 차가 검출되었는가를 판단하는 단계;
    상기 주파수 차가 검출되었으면, 상기 주파수 차에 상응하는 정전류를 저역 통과 필터링하여 상기 제어전압으로서 발생하는 단계; 및
    상기 주파수 차가 더 이상 검출되지 않으면, 상기 위상 차에 상응하는 정전류를 저역 통과 필터링하여 상기 제어전압으로서 발생하는 단계를 구비하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 방법.
  8. 제7항에 있어서, 상기 주파수 차가 클수록 상기 정전류를 크게 할당하고, 작을수록 작게 할당하여, 상기 정전류가 클수록 상기 주파수가 크게 발진되도록 하는 것을 특징으로 하는 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 방법.
KR1019960034771A 1996-08-21 1996-08-21 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법 KR100207494B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960034771A KR100207494B1 (ko) 1996-08-21 1996-08-21 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034771A KR100207494B1 (ko) 1996-08-21 1996-08-21 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR19980015467A KR19980015467A (ko) 1998-05-25
KR100207494B1 true KR100207494B1 (ko) 1999-07-15

Family

ID=19470365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034771A KR100207494B1 (ko) 1996-08-21 1996-08-21 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100207494B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086000A (ko) 2020-12-16 2022-06-23 대한민국(국립재활원장) 사용성이 개선된 폴딩 테이블

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474988B1 (ko) * 1997-07-15 2005-06-07 삼성전자주식회사 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법
KR100738345B1 (ko) * 2005-12-14 2007-07-12 주식회사 대우일렉트로닉스 클럭 발생 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220086000A (ko) 2020-12-16 2022-06-23 대한민국(국립재활원장) 사용성이 개선된 폴딩 테이블

Also Published As

Publication number Publication date
KR19980015467A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
US6295328B1 (en) Frequency multiplier using delayed lock loop (DLL)
US6628171B1 (en) Method, architecture and circuit for controlling and/or operating an oscillator
US20100214031A1 (en) Spectrum spread clock generation device
US5159279A (en) Apparatus and method for detecting out-of-lock condition in a phase lock loop
JPS63146613A (ja) 遅延回路
US6927635B2 (en) Lock detectors having a narrow sensitivity range
US6950957B1 (en) Phase comparator for a phase locked loop
US7279992B2 (en) Circuit for detecting phase errors and generating control signals and PLL using the same
US6940323B2 (en) Phase locked loop circuit with an unlock detection circuit and a switch
US9374038B2 (en) Phase frequency detector circuit
US6815987B2 (en) Phase locked loop
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
KR100207494B1 (ko) 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
JPH09214333A (ja) 半導体集積回路
US5153725A (en) Automatic frequency control circuit
US5610541A (en) Reset signal generation method and apparatus for use with a microcomputer
JP2877185B2 (ja) クロック発生器
JPH1070457A (ja) Ｐｌｌ回路
JP2003258632A (ja) ロック検出回路
JP3079943B2 (ja) Ｐｌｌ回路
JPH03216025A (ja) 並列直列変換器
KR100486201B1 (ko) 위상동기루프의로크상태검출장치및방법
KR20000022898A (ko) Ｐｌｌ회로
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
KR100213234B1 (ko) 광 대역 위상동기루프 및 그의 제어 전압 발생방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee