JPH04240917A - パルス信号処理回路 - Google Patents
パルス信号処理回路Info
- Publication number
- JPH04240917A JPH04240917A JP3024189A JP2418991A JPH04240917A JP H04240917 A JPH04240917 A JP H04240917A JP 3024189 A JP3024189 A JP 3024189A JP 2418991 A JP2418991 A JP 2418991A JP H04240917 A JPH04240917 A JP H04240917A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- ramp waveform
- circuit
- processing circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はパルス信号処理回路に係
わり、特に、入力パルス信号を数ピコセコンドオーダで
細かく遅延させた遅延パルス信号を出力する回路に用い
て好適なものである。
わり、特に、入力パルス信号を数ピコセコンドオーダで
細かく遅延させた遅延パルス信号を出力する回路に用い
て好適なものである。
【０００２】
【従来の技術】例えば、入力されたパルス信号を数ピコ
セカンドのような非常に細かい時間単位で遅延させる処
理を行い、上記入力されたパルス信号波形のデューテイ
を保持したままの遅延パルス信号を出力するようにした
パルス信号発生回路が知られている。
セカンドのような非常に細かい時間単位で遅延させる処
理を行い、上記入力されたパルス信号波形のデューテイ
を保持したままの遅延パルス信号を出力するようにした
パルス信号発生回路が知られている。
【０００３】図３は、従来より用いられているパルス信
号発生回路の構成図、図４は上記パルス信号発生回路に
用いられているランプ波形発生器から出力されるランプ
波形信号をスライスするためのしきい値レベルを加減す
ることにより、パルス信号を発生させるタイミングを制
御するパルス信号処理回路の回路図、図５は図３の各部
の動作を説明するための波形図をそれぞれ示している。 図３から明らかなように、このパルス信号発生回路は、
バッファアンプ２０を介して入力される入力パルス信号
（Ａ）および上記入力パルス信号（Ａ）を反転させた入
力パルス信号（Ｂ）を第１および第２のコンパレータ２
１，２２にそれぞれ供給する。これらのコンパレータ２
１，２２は、入力されたパルス信号（Ａ）および（Ｂ）
をパルス発生用電圧（Ｃ）のレベルでスライスし、処理
用パルス信号（Ｄ）および（Ｅ）を所定のタイミングで
発生させる。
号発生回路の構成図、図４は上記パルス信号発生回路に
用いられているランプ波形発生器から出力されるランプ
波形信号をスライスするためのしきい値レベルを加減す
ることにより、パルス信号を発生させるタイミングを制
御するパルス信号処理回路の回路図、図５は図３の各部
の動作を説明するための波形図をそれぞれ示している。 図３から明らかなように、このパルス信号発生回路は、
バッファアンプ２０を介して入力される入力パルス信号
（Ａ）および上記入力パルス信号（Ａ）を反転させた入
力パルス信号（Ｂ）を第１および第２のコンパレータ２
１，２２にそれぞれ供給する。これらのコンパレータ２
１，２２は、入力されたパルス信号（Ａ）および（Ｂ）
をパルス発生用電圧（Ｃ）のレベルでスライスし、処理
用パルス信号（Ｄ）および（Ｅ）を所定のタイミングで
発生させる。
【０００４】これらの処理用パルス信号（Ｄ）および（
Ｅ）は、第１および第２のランプ波形発生器２３，２４
に与えられる。第１および第２のランプ波形発生器２３
，２４は、与えられた処理用パルス信号（Ｄ）および（
Ｅ）に基き、図５に示すようなランプ波形信号（Ｆ），
（Ｇ）を発生させ、これを次段に設けられている第３お
よび第４のコンパレータ２５，２６の非反転入力端子に
それぞれ導出する。
Ｅ）は、第１および第２のランプ波形発生器２３，２４
に与えられる。第１および第２のランプ波形発生器２３
，２４は、与えられた処理用パルス信号（Ｄ）および（
Ｅ）に基き、図５に示すようなランプ波形信号（Ｆ），
（Ｇ）を発生させ、これを次段に設けられている第３お
よび第４のコンパレータ２５，２６の非反転入力端子に
それぞれ導出する。
【０００５】一方、第３および第４のコンパレータ２５
，２６の反転入力端子には、基準電圧Ｖｒｅｆが与えら
れることにより、図５の（Ｈ）に示すようなスレッシホ
ールドレベルが設定されている。このスレッシホールド
レベル（Ｈ）は可変できるようになされていて、ランプ
波形信号（Ｆ），（Ｇ）をスライスするレベルを可変す
ることにより、各コンパレータ２５，２６から出力する
遅延パルス信号（Ｉ），（Ｊ）の立ち上がりタイミング
をコントロールしている。
，２６の反転入力端子には、基準電圧Ｖｒｅｆが与えら
れることにより、図５の（Ｈ）に示すようなスレッシホ
ールドレベルが設定されている。このスレッシホールド
レベル（Ｈ）は可変できるようになされていて、ランプ
波形信号（Ｆ），（Ｇ）をスライスするレベルを可変す
ることにより、各コンパレータ２５，２６から出力する
遅延パルス信号（Ｉ），（Ｊ）の立ち上がりタイミング
をコントロールしている。
【０００６】
【発明が解決しようとする課題】図３における第１のラ
ンプ波形発生器２３および第３のコンパレータ２５より
なるパルス信号処理回路は、図４の回路図に示すように
構成される（第２のランプ波形発生器２４および第４の
コンパレータ２６よりなるパルス信号処理回路も同じ構
成である）。すなわち、トランジスタＱ１，Ｑ２，コン
デンサＣ，定電流源Ｉ等により第１のランプ波形発生器
２３が構成される。また、トランジスタＱ４、トランジ
スタＱ５，Ｑ６により形成される差動接続回路、上記ト
ランジスタＱ５のコレクタに接続された抵抗器Ｒ、およ
び出力用トランジスタＱ８、トランジスタＱ６のベース
に基準電圧Ｖｒｅｆを供給するためのトランジスタＱ７
などにより、第３のコンパレータ２５が形成されている
。
ンプ波形発生器２３および第３のコンパレータ２５より
なるパルス信号処理回路は、図４の回路図に示すように
構成される（第２のランプ波形発生器２４および第４の
コンパレータ２６よりなるパルス信号処理回路も同じ構
成である）。すなわち、トランジスタＱ１，Ｑ２，コン
デンサＣ，定電流源Ｉ等により第１のランプ波形発生器
２３が構成される。また、トランジスタＱ４、トランジ
スタＱ５，Ｑ６により形成される差動接続回路、上記ト
ランジスタＱ５のコレクタに接続された抵抗器Ｒ、およ
び出力用トランジスタＱ８、トランジスタＱ６のベース
に基準電圧Ｖｒｅｆを供給するためのトランジスタＱ７
などにより、第３のコンパレータ２５が形成されている
。
【０００７】このように構成されたパルス信号処理回路
において、第３および第４のコンパレータ２５、２６に
設定されるスレッシホールドレベル（Ｈ）が、ランプ波
形（Ｆ），（Ｇ）の高レベルに近づくに従って、遅延パ
ルス信号（Ｊ）の立ち下がりと遅延パルス信号（Ｉ）の
立ち上がりとがオーバーラップする。また、同様に、遅
延パルス信号（Ｉ）の立ち下がりと遅延パルス信号（Ｊ
）の立ち上がりとがオーバーラップする。
において、第３および第４のコンパレータ２５、２６に
設定されるスレッシホールドレベル（Ｈ）が、ランプ波
形（Ｆ），（Ｇ）の高レベルに近づくに従って、遅延パ
ルス信号（Ｊ）の立ち下がりと遅延パルス信号（Ｉ）の
立ち上がりとがオーバーラップする。また、同様に、遅
延パルス信号（Ｉ）の立ち下がりと遅延パルス信号（Ｊ
）の立ち上がりとがオーバーラップする。
【０００８】このため、これらの遅延パルス信号（Ｉ）
，（Ｊ）がＲ−Ｓフリップ・フロップ２７のセット入力
端子Ｓおよびリセット入力端子Ｒにそれぞれ与えられる
と、セット入力端子Ｓおよびリセット入力端子Ｒに“Ｈ
”レベルの信号がそれぞれ入力されてしまうことになる
。このように、Ｒ−Ｓフリップ・フロップ２７の入力が
共に“Ｈ”になるのは好ましくなく、このようになると
、セットタイミングおよびリセットタイミングがずれて
しまうことがあった。したがって、この場合には遅延パ
ルス信号（Ｋ）を正しく遅延して出力することができな
くなってしまう不都合が生じる。なお、上記説明は正論
理回路の場合について示したが、各極性を全て反転させ
た負論理回路の場合も同様な不都合が発生する。 本発明は上述の問題点に鑑み、ランプ波形発生器から出
力されるランプ波形信号を所定のレベルでスライスして
形成した遅延パルス信号の論理レベルが変化してから次
にその論理レベルが変化するまでの間にマージンを持た
せることができるようにすることを目的とする。
，（Ｊ）がＲ−Ｓフリップ・フロップ２７のセット入力
端子Ｓおよびリセット入力端子Ｒにそれぞれ与えられる
と、セット入力端子Ｓおよびリセット入力端子Ｒに“Ｈ
”レベルの信号がそれぞれ入力されてしまうことになる
。このように、Ｒ−Ｓフリップ・フロップ２７の入力が
共に“Ｈ”になるのは好ましくなく、このようになると
、セットタイミングおよびリセットタイミングがずれて
しまうことがあった。したがって、この場合には遅延パ
ルス信号（Ｋ）を正しく遅延して出力することができな
くなってしまう不都合が生じる。なお、上記説明は正論
理回路の場合について示したが、各極性を全て反転させ
た負論理回路の場合も同様な不都合が発生する。 本発明は上述の問題点に鑑み、ランプ波形発生器から出
力されるランプ波形信号を所定のレベルでスライスして
形成した遅延パルス信号の論理レベルが変化してから次
にその論理レベルが変化するまでの間にマージンを持た
せることができるようにすることを目的とする。
【０００９】
【課題を解決するための手段】本発明のパルス信号処理
回路は、入力されたパルス信号の立ち上がりエッジまた
は立ち下がりエツジの変化勾配を緩やかに変化させてラ
ンプ波形信号として出力するランプ波形発生器と、上記
ランプ波形発生器から出力されるランプ波形信号をスラ
イスするしきい値レベルを加減することによりパルス信
号を発生させるタイミングを制御し、上記入力パルス信
号を僅かに遅延させた遅延パルス信号を生成するパルス
信号生成回路と、上記遅延パルス信号の立ち上がりまた
は立ち下がりの変化勾配を急峻に変化させる変化勾配補
正回路とを具備している。また、本発明の他の特徴とす
るところは、上記ランプ波形発生器と、上記パルス信号
生成回路と、上記変化勾配補正回路とがそれぞれ並列に
２個設けられていて、入力パルス信号および上記入力パ
ルス信号を反転させた反転入力パルス信号よりなる一対
のパルス信号を上記各信号処理回路にそれぞれ供給する
ようにしている。
回路は、入力されたパルス信号の立ち上がりエッジまた
は立ち下がりエツジの変化勾配を緩やかに変化させてラ
ンプ波形信号として出力するランプ波形発生器と、上記
ランプ波形発生器から出力されるランプ波形信号をスラ
イスするしきい値レベルを加減することによりパルス信
号を発生させるタイミングを制御し、上記入力パルス信
号を僅かに遅延させた遅延パルス信号を生成するパルス
信号生成回路と、上記遅延パルス信号の立ち上がりまた
は立ち下がりの変化勾配を急峻に変化させる変化勾配補
正回路とを具備している。また、本発明の他の特徴とす
るところは、上記ランプ波形発生器と、上記パルス信号
生成回路と、上記変化勾配補正回路とがそれぞれ並列に
２個設けられていて、入力パルス信号および上記入力パ
ルス信号を反転させた反転入力パルス信号よりなる一対
のパルス信号を上記各信号処理回路にそれぞれ供給する
ようにしている。
【００１０】
【作用】ランプ波形発生器から出力されるランプ波形信
号をスライスして生成された上記入力パルス信号を僅か
に遅延させた遅延パルス信号の立ち上がりまたは立ち下
がりの変化勾配を急峻に変化させることにより、このパ
ルス信号処理回路から出力する遅延パルス信号の論理レ
ベルが変化してから、次にその論理レベルが変化するま
での間にマージンを持たせることができるようにして、
上記遅延パルス信号と上記遅延パルス信号を反転させた
反転遅延パルス信号とを１ペアとして使用した場合に、
これら２つのパルス信号の論理レベルが両方共に同じ論
理レベルになってしまう不都合を防止する。
号をスライスして生成された上記入力パルス信号を僅か
に遅延させた遅延パルス信号の立ち上がりまたは立ち下
がりの変化勾配を急峻に変化させることにより、このパ
ルス信号処理回路から出力する遅延パルス信号の論理レ
ベルが変化してから、次にその論理レベルが変化するま
での間にマージンを持たせることができるようにして、
上記遅延パルス信号と上記遅延パルス信号を反転させた
反転遅延パルス信号とを１ペアとして使用した場合に、
これら２つのパルス信号の論理レベルが両方共に同じ論
理レベルになってしまう不都合を防止する。
【００１１】
【実施例】図１は、本発明のパルス信号処理回路の一実
施例を示す要部回路図である。図１から明らかなように
、本実施例のパルス信号処理回路はランプ波形発生器１
、パルス信号生成回路２、変化勾配補正回路３等により
構成されている。
施例を示す要部回路図である。図１から明らかなように
、本実施例のパルス信号処理回路はランプ波形発生器１
、パルス信号生成回路２、変化勾配補正回路３等により
構成されている。
【００１２】図１から明らかなように、本実施例のパル
ス信号処理回路は、図３に示したパルス信号発生回路に
おけるパルス信号処理回路部分、すなわち、図４の回路
部分を次のように構成したものである。すなわち、トラ
ンジスタＱ１、Ｑ２、コンデンサＣ、定電流源Ｉ等によ
りランプ波形発生器１を構成するとともに、トランジス
タＱ４、トランジスタＱ５，Ｑ６により形成される差動
接続回路、上記トランジスタＱ５のコレクタに接続され
た抵抗器Ｒ、および出力用トランジスタＱ８、トランジ
スタＱ６のベースに基準電圧Ｖｒｅｆを供給するための
トランジスタＱ７などにより、パルス信号生成回路２を
構成する。
ス信号処理回路は、図３に示したパルス信号発生回路に
おけるパルス信号処理回路部分、すなわち、図４の回路
部分を次のように構成したものである。すなわち、トラ
ンジスタＱ１、Ｑ２、コンデンサＣ、定電流源Ｉ等によ
りランプ波形発生器１を構成するとともに、トランジス
タＱ４、トランジスタＱ５，Ｑ６により形成される差動
接続回路、上記トランジスタＱ５のコレクタに接続され
た抵抗器Ｒ、および出力用トランジスタＱ８、トランジ
スタＱ６のベースに基準電圧Ｖｒｅｆを供給するための
トランジスタＱ７などにより、パルス信号生成回路２を
構成する。
【００１３】これらのランプ波形発生器１およびパルス
信号生成回路２の構成は、図４に示した従来のパルス信
号処理回路と同様であり、本実施例の場合はこのように
構成されたパルス信号処理回路において、出力するパル
ス信号波形の立ち下がりの変化勾配を急峻に変化させる
変化勾配補正回路を付加したものである。
信号生成回路２の構成は、図４に示した従来のパルス信
号処理回路と同様であり、本実施例の場合はこのように
構成されたパルス信号処理回路において、出力するパル
ス信号波形の立ち下がりの変化勾配を急峻に変化させる
変化勾配補正回路を付加したものである。
【００１４】上記変化勾配補正回路３は、図１に示すよ
うにランプ波形発生器１を構成するトランジスタＱ２の
コレクタと、パルス信号生成回路２を構成するトランジ
スタＱ５のコレクタとを接続するとともに、上記トラン
ジスタＱ２のコレクタにダイオードＱ３を接続すること
により構成したものである。
うにランプ波形発生器１を構成するトランジスタＱ２の
コレクタと、パルス信号生成回路２を構成するトランジ
スタＱ５のコレクタとを接続するとともに、上記トラン
ジスタＱ２のコレクタにダイオードＱ３を接続すること
により構成したものである。
【００１５】このように構成した本実施例のパルス信号
処理回路においては、トランジスタＱ１のベース電圧が
“Ｌ”になった後、トランジスタＱ５のベース電圧がト
ランジスタＱ６のベース電圧よりも低くなると、上記ト
ランジスタＱ５のコレクタ電圧は“Ｈ”になる。なお、
この一連の動作において、トランジスタＱ２はオフして
いるので、トランジスタＱ２にはコレクタ電流は流れな
い。この場合、トランジスタＱ１のベース電圧の振れ幅
をΔＶとすると、トランジスタＱ２のエミッタの電位が
ΔＶだけ変化するば、その時点でトランジスタＱ２はオ
ンとなる。
処理回路においては、トランジスタＱ１のベース電圧が
“Ｌ”になった後、トランジスタＱ５のベース電圧がト
ランジスタＱ６のベース電圧よりも低くなると、上記ト
ランジスタＱ５のコレクタ電圧は“Ｈ”になる。なお、
この一連の動作において、トランジスタＱ２はオフして
いるので、トランジスタＱ２にはコレクタ電流は流れな
い。この場合、トランジスタＱ１のベース電圧の振れ幅
をΔＶとすると、トランジスタＱ２のエミッタの電位が
ΔＶだけ変化するば、その時点でトランジスタＱ２はオ
ンとなる。
【００１６】この状態より、トランジスタＱ１のベース
電圧が“Ｈ”になるとその出力は“Ｌ”になるが、トラ
ンジスタＱ２のエミッタがコンデンサＣを充電しながら
“Ｈ”になって行くので、この時にトランジスタＱ２の
コレクタにトランジェント電流が流れる。上記トランジ
ェント電流は負荷抵抗Ｒに流れるので、出力波形の立ち
下がりの変化勾配は急峻になる。
電圧が“Ｈ”になるとその出力は“Ｌ”になるが、トラ
ンジスタＱ２のエミッタがコンデンサＣを充電しながら
“Ｈ”になって行くので、この時にトランジスタＱ２の
コレクタにトランジェント電流が流れる。上記トランジ
ェント電流は負荷抵抗Ｒに流れるので、出力波形の立ち
下がりの変化勾配は急峻になる。
【００１７】このようなパルス信号処理回路を図３に示
したようなＲ−Ｆフリップ・フロップ２７のセットＳ側
およびリセットＲ側の両方に用いれば、図２に示すよう
に、ランプ波形信号（Ｅ），（Ｇ）をスライスするスレ
ッシホールドレベル（Ｈ）が高くなっても、セットＳ側
およびリセットＲ側に入力する信号（Ｉ），（Ｊ）の論
理レベルの立ち下がり時間を非常に短くすることができ
るる。したがって、上記２つのパルス信号（Ｉ）と（Ｊ
）との間にマージンを持たせることができ、信号処理回
路から出力するこれらのパルス信号（Ｉ）と（Ｊ）の論
理レベルが両方共に“Ｈ”レベルにならないようにする
ことができる。
したようなＲ−Ｆフリップ・フロップ２７のセットＳ側
およびリセットＲ側の両方に用いれば、図２に示すよう
に、ランプ波形信号（Ｅ），（Ｇ）をスライスするスレ
ッシホールドレベル（Ｈ）が高くなっても、セットＳ側
およびリセットＲ側に入力する信号（Ｉ），（Ｊ）の論
理レベルの立ち下がり時間を非常に短くすることができ
るる。したがって、上記２つのパルス信号（Ｉ）と（Ｊ
）との間にマージンを持たせることができ、信号処理回
路から出力するこれらのパルス信号（Ｉ）と（Ｊ）の論
理レベルが両方共に“Ｈ”レベルにならないようにする
ことができる。
【００１８】したがって、上記パルス信号（Ｉ）、（Ｊ
）を供給すれば、上記Ｒ−Ｆフリップ・フロップ２７の
セットＳ側およびリセットＲ側の両方が共に“Ｈ”にな
らないようにすることができ、上記Ｒ−Ｆフリップ・フ
ロップ２７を高速に動作させることが可能になる。 なお、上記説明は正論理回路の場合について示したが、
各極性を全て反転させて負論理回路を構成した場合も同
様に動作させることができ、上記実施例に示したものと
同様な作用効果を得ることができる。
）を供給すれば、上記Ｒ−Ｆフリップ・フロップ２７の
セットＳ側およびリセットＲ側の両方が共に“Ｈ”にな
らないようにすることができ、上記Ｒ−Ｆフリップ・フ
ロップ２７を高速に動作させることが可能になる。 なお、上記説明は正論理回路の場合について示したが、
各極性を全て反転させて負論理回路を構成した場合も同
様に動作させることができ、上記実施例に示したものと
同様な作用効果を得ることができる。
【００１９】また、本実施例の場合、立ち上がりエッジ
でＲ−Ｆフリップ・フロップ２７を駆動させるので、上
記遅延パルス信号（Ｉ）、（Ｊ）の立ち下がりの変化勾
配を急峻にするように示した。しかし、上記遅延パルス
信号（Ｉ）、（Ｊ）の立ち下がりエッジを使用する場合
には、上記遅延パルス信号（Ｉ）、（Ｊ）の立ち上がり
の変化勾配を急峻にするようにすればよい。なお、実施
例のパルス信号処理回路は、Ｒ−Ｆフリップ・フロップ
を駆動する回路としてのみならず、高速動作が要求され
る種々のパルス駆動回路に使用することができる。
でＲ−Ｆフリップ・フロップ２７を駆動させるので、上
記遅延パルス信号（Ｉ）、（Ｊ）の立ち下がりの変化勾
配を急峻にするように示した。しかし、上記遅延パルス
信号（Ｉ）、（Ｊ）の立ち下がりエッジを使用する場合
には、上記遅延パルス信号（Ｉ）、（Ｊ）の立ち上がり
の変化勾配を急峻にするようにすればよい。なお、実施
例のパルス信号処理回路は、Ｒ−Ｆフリップ・フロップ
を駆動する回路としてのみならず、高速動作が要求され
る種々のパルス駆動回路に使用することができる。
【００２０】
【発明の効果】本発明は上述したように、ランプ波形発
生器から出力されるランプ波形信号をスライスして生成
された遅延パルス信号の立ち上がりまたは立ち下がりの
変化勾配を急峻にするようにしたので、このパルス信号
処理回路から出力する遅延パルス信号の論理レベルが変
化してから、次に論理レベルが変化するまでの間にマー
ジンを設けることができる。したがって、上記遅延パル
ス信号を反転させたパルス信号とペアで使用した場合、
これらの遅延パルス信号および反転遅延パルス信号の論
理レベルが両方共同じ論理レベルになる不都合を防止す
ることができ、ランプ波形発生器を用いて僅かな時間だ
け高精度に遅延させたパルス信号を使用する回路の高速
化を可能にする。また、請求項２の発明によれば、反転
パルス信号および非反転入力パルス信号が両方ともに同
じ論理レベルにならないようにすることができ、例えば
フリップ・フロップのような種々の論理回路を良好に高
速駆動させることができる。
生器から出力されるランプ波形信号をスライスして生成
された遅延パルス信号の立ち上がりまたは立ち下がりの
変化勾配を急峻にするようにしたので、このパルス信号
処理回路から出力する遅延パルス信号の論理レベルが変
化してから、次に論理レベルが変化するまでの間にマー
ジンを設けることができる。したがって、上記遅延パル
ス信号を反転させたパルス信号とペアで使用した場合、
これらの遅延パルス信号および反転遅延パルス信号の論
理レベルが両方共同じ論理レベルになる不都合を防止す
ることができ、ランプ波形発生器を用いて僅かな時間だ
け高精度に遅延させたパルス信号を使用する回路の高速
化を可能にする。また、請求項２の発明によれば、反転
パルス信号および非反転入力パルス信号が両方ともに同
じ論理レベルにならないようにすることができ、例えば
フリップ・フロップのような種々の論理回路を良好に高
速駆動させることができる。
【図１】本発明のパルス信号処理回路の一実施例の要部
を示す回路構成図である。
を示す回路構成図である。
【図２】図１の回路の動作を説明するための波形図であ
る。
る。
【図３】本実施例のパルス信号処理回路が用いられてい
る状態の一例を示すパルス信号発生回路の構成図である
。
る状態の一例を示すパルス信号発生回路の構成図である
。
【図４】図３のパルス信号発生回路に用いられるパルス
信号処理回路の従来例を示す回路図である。
信号処理回路の従来例を示す回路図である。
【図５】図３および図４の回路の各部の動作を説明する
ための波形図である。
ための波形図である。
【図６】図３におけるコンパレータのスレッシホールド
レベルがランプ波形信号の最高レベルに近づいた場合に
おけるパルス信号処理回路の出力パルス信号の波形を示
す波形図である。
レベルがランプ波形信号の最高レベルに近づいた場合に
おけるパルス信号処理回路の出力パルス信号の波形を示
す波形図である。
１ ランプ波形発生器
２ パルス信号生成回路
３ 変化勾配補正回路
４ 接続用配線
（Ａ） 入力パルス信号
（Ｂ） 反転入力パルス信号
（Ｆ） ランプ波形信号
（Ｇ） ランプ波形信号
（Ｉ） 遅延パルス信号
（Ｊ） 遅延パルス信号
Claims (2)
- 【請求項１】 入力されたパルス信号の立ち上がりエ
ッジまたは立ち下がりエッジの変化勾配を緩やかに変化
させてランプ波形信号として出力するランプ波形発生器
と、上記ランプ波形発生器から出力されるランプ波形信
号をスライスするしきい値レベルを加減することにより
パルス信号を発生させるタイミングを制御し、上記入力
パルス信号を僅かに遅延させた遅延パルス信号を生成す
るパルス信号生成回路と、上記遅延パルス信号の立ち上
がりまたは立ち下がりの変化勾配を急峻に変化させる変
化勾配補正回路とを具備することを特徴とするパルス信
号処理回路。 - 【請求項２】 上記ランプ波形発生器と、上記パルス
信号生成回路と、上記変化勾配補正回路とがそれぞれ並
列に２個設けられていて、入力パルス信号および上記入
力パルス信号を反転させた反転入力パルス信号よりなる
一対のパルス信号を上記それぞれの信号処理回路に供給
するようにしたことを特徴とする請求項１に記載のパル
ス信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02418991A JP3185229B2 (ja) | 1991-01-24 | 1991-01-24 | パルス信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02418991A JP3185229B2 (ja) | 1991-01-24 | 1991-01-24 | パルス信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04240917A true JPH04240917A (ja) | 1992-08-28 |
| JP3185229B2 JP3185229B2 (ja) | 2001-07-09 |
Family
ID=12131382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02418991A Expired - Fee Related JP3185229B2 (ja) | 1991-01-24 | 1991-01-24 | パルス信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185229B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016584A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 移相回路 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9648935B2 (en) | 2013-11-08 | 2017-05-16 | Kiss Nail Products, Inc. | Hair curling devices and related systems and methods |
| KR101787174B1 (ko) * | 2014-12-19 | 2017-10-18 | 정성열 | 헤어 스타일링 장치 |
| US11457712B2 (en) | 2015-12-28 | 2022-10-04 | Kiss Nail Products, Inc. | Hairstyling apparatuses and related methods |
-
1991
- 1991-01-24 JP JP02418991A patent/JP3185229B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010016584A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 移相回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3185229B2 (ja) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711025B2 (ja) | パルス幅変調器 | |
| JPH0448285B2 (ja) | ||
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| JPH0239720A (ja) | 可変遅延回路 | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| US4691120A (en) | Pulse delay circuit device | |
| JPH09186570A (ja) | 差動型電流スイッチ回路及びこれを用いたｄ／ａ変換回路並びに過渡応答低減方法 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH0249572B2 (ja) | ||
| JPH042295A (ja) | 非対称信号生成回路 | |
| US5587679A (en) | Pulse generator including slew rate controller without complementary transistors | |
| US4379240A (en) | Latching pulse width modulation comparator | |
| EP0130384A1 (en) | A two phase voltage signal generating circuit | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| US3946253A (en) | Pulse train generator | |
| JP2999268B2 (ja) | パルス可変遅延回路 | |
| EP0347048A2 (en) | A CMOS differential driver | |
| JPS6331214A (ja) | 可変遅延回路 | |
| JP2728506B2 (ja) | 論理回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JP2658923B2 (ja) | レベル変換回路 | |
| JPH07162277A (ja) | パルス発生装置 | |
| JPS6193714A (ja) | デユ−テイ変換回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |