JPH0249572B2 - - Google Patents
Info
- Publication number
- JPH0249572B2 JPH0249572B2 JP56200799A JP20079981A JPH0249572B2 JP H0249572 B2 JPH0249572 B2 JP H0249572B2 JP 56200799 A JP56200799 A JP 56200799A JP 20079981 A JP20079981 A JP 20079981A JP H0249572 B2 JPH0249572 B2 JP H0249572B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- pulse
- spike
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000630 rising effect Effects 0.000 claims description 10
- 230000007704 transition Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明はパルス増幅器、特に高速パルス過渡状
態部を有するパルス増幅用出力段回路に関する。
態部を有するパルス増幅用出力段回路に関する。
各種回路試験の為にパルス発生器は広く使用さ
れており、その為に各種パラメータを独立して調
整できる電子計測器として市販されている。これ
らパラメータとしてはパルス振幅、パルス幅、周
期、立上がり及び立下がり時間等がある。斯るパ
ルス発生器出力段のダイオードやトランジスタの
如き能動素子は一般に大きな静電容量を有し、こ
れがパルス変化部分のスルーレートを決定する。
一般には1ns以下から数nsレンジの高速出力パル
ス立上がり及び立下がりを実現する為に、出力段
はこれら大きな静電容量を駆動する大電流に耐え
るものでなければならなかつた。この静電容量が
出力パルスの立上がり及び立下がりに及ぼす効果
を解決、又は制限する為に大きな定常電流を流す
と、大きな電力消費を招来し、且つ発熱の原因と
なつた。
れており、その為に各種パラメータを独立して調
整できる電子計測器として市販されている。これ
らパラメータとしてはパルス振幅、パルス幅、周
期、立上がり及び立下がり時間等がある。斯るパ
ルス発生器出力段のダイオードやトランジスタの
如き能動素子は一般に大きな静電容量を有し、こ
れがパルス変化部分のスルーレートを決定する。
一般には1ns以下から数nsレンジの高速出力パル
ス立上がり及び立下がりを実現する為に、出力段
はこれら大きな静電容量を駆動する大電流に耐え
るものでなければならなかつた。この静電容量が
出力パルスの立上がり及び立下がりに及ぼす効果
を解決、又は制限する為に大きな定常電流を流す
と、大きな電力消費を招来し、且つ発熱の原因と
なつた。
従つて、本発明の目的は立ち上がり及び立ち下
がり遷移が極めて高速なパルス増幅器を提供する
ことである。本発明の他の目的は、所望の最大レ
ベル及び最小レベルを有する出力パルス信号を発
生するパルス増幅器を提供することである。
がり遷移が極めて高速なパルス増幅器を提供する
ことである。本発明の他の目的は、所望の最大レ
ベル及び最小レベルを有する出力パルス信号を発
生するパルス増幅器を提供することである。
本発明の他の目的は電力消費が最低となるパル
ス出力増幅器を提供することである。
ス出力増幅器を提供することである。
本発明の上記及びその他の目的及び作用効果は
添付図を参照しながら以下の説明を読めば当業者
には明らかとなろう。
添付図を参照しながら以下の説明を読めば当業者
には明らかとなろう。
本発明によれば、パルス発生器相補増幅器出力
段用切換電流発生回路を設け、出力パルスの定常
状態下では低電力動作をし、パルス過渡期間中は
瞬間的に電流を増加して上述した不可避的に存す
る回路の静電容量を駆動し、もつて出力パルスの
立上がり及び立下がり時間を高速となす。
段用切換電流発生回路を設け、出力パルスの定常
状態下では低電力動作をし、パルス過渡期間中は
瞬間的に電流を増加して上述した不可避的に存す
る回路の静電容量を駆動し、もつて出力パルスの
立上がり及び立下がり時間を高速となす。
低電圧の矩形波で駆動される回路は出力パルス
の増加極性部を形成する為のカレントソースと減
少極性部を形成する為のカレントシンク部とに分
割される。各部共に電流スパイク発生器を有し、
オン状態に切換えられると特定のスルーレートに
必要な振幅とパルス幅の微分電流スパイクを発生
する。この電流スパイクは同時発生の矩形波パル
スレベルと加算されて電流を維持し、出力を独立
して調整可能な正及び負基準電圧間で切換え、速
い立上がり及び立下がりを有するパルス電圧出力
パルスを発生する。
の増加極性部を形成する為のカレントソースと減
少極性部を形成する為のカレントシンク部とに分
割される。各部共に電流スパイク発生器を有し、
オン状態に切換えられると特定のスルーレートに
必要な振幅とパルス幅の微分電流スパイクを発生
する。この電流スパイクは同時発生の矩形波パル
スレベルと加算されて電流を維持し、出力を独立
して調整可能な正及び負基準電圧間で切換え、速
い立上がり及び立下がりを有するパルス電圧出力
パルスを発生する。
以下添付図を参照して本発明のパルス増幅器を
詳細に説明する。第１図は本発明のパルス増幅回
路原理を示すブロツク図である。パルス増幅器は
電流駆動出力点１２に入力端を接続した出力電圧
フオロワ１０を含み、出力端子１４に電圧出力信
号Voutを出力する。１対の互に逆極性の電圧ク
ランプダイオード１６，１８を出力点１２と所望
且つ調整可能な電源＋VREF及び−VREF間に接続す
る。破線で示すコンデンサ２０が出力点１２に接
続される全半導体素子等の対地等価静電容量であ
り、これは勿論クランプダイオード１６，１８、
電圧フオロワ１０の入力段トランジスタのベース
コレクタ間静電容量をも含む。本発明のパルス増
幅器の動作の原理を容易にならしめる為に、各部
動作波形図は別個に図示する代りに第１図中の各
部に直接示している。
詳細に説明する。第１図は本発明のパルス増幅回
路原理を示すブロツク図である。パルス増幅器は
電流駆動出力点１２に入力端を接続した出力電圧
フオロワ１０を含み、出力端子１４に電圧出力信
号Voutを出力する。１対の互に逆極性の電圧ク
ランプダイオード１６，１８を出力点１２と所望
且つ調整可能な電源＋VREF及び−VREF間に接続す
る。破線で示すコンデンサ２０が出力点１２に接
続される全半導体素子等の対地等価静電容量であ
り、これは勿論クランプダイオード１６，１８、
電圧フオロワ１０の入力段トランジスタのベース
コレクタ間静電容量をも含む。本発明のパルス増
幅器の動作の原理を容易にならしめる為に、各部
動作波形図は別個に図示する代りに第１図中の各
部に直接示している。
入力端子２２に印加した低電圧スイツチング信
号VINは、出力電圧信号Voutを発生する為の時間
情報を含んでいるので、所望のパルス周期とデユ
テイーサイクルを有する。出力パルスの増加極性
部を発生する為の第１電流発生回路は２つの略矩
形状電流を発生する電流分割発生器３０、電流ス
パイク発生器３２及び１対の電流加算点３４，３
６を有する。２電流II，IRを電流分割発生器３０
に供給し、これを入力信号VINにより切換えるこ
とにより、この信号に同期した２つの並列電流
IR，IIを得る。加算点３４において、微少固定電
流Iaを電流信号I1に加算する。電流信号IRはＡ倍
に増幅された後微分回路である電流スパイク発生
器３２で微分してIR信号の前縁で大きな電流スパ
イクを発生する。この電流スパイクを加算点３６
でI1＋Ia信号と加算し、この加算点から出力点１
２を介してコンデンサ２０へ流入せしめてその充
電状態を変化させる。電流スパイク発生器３２で
発生した大きな電流スパイクはサージ電流であつ
て、出力点１２の電圧が正方向へ変化しようとす
るとき急速にその充電状態を変化させ、出力信号
Voutの急激な立上がり部を発生させる。コンデ
ンサ２０が出力パルスの上限レベル＋VREFまで充
電されると、正クランプダイオード１６がオンと
なり加算点３６からの電流はダイオード１６を介
して＋VREFへ流れる。電流サージが減少した後
は、電流I1＋Iaが出力電圧レベルを＋VREFへ維持
する。
号VINは、出力電圧信号Voutを発生する為の時間
情報を含んでいるので、所望のパルス周期とデユ
テイーサイクルを有する。出力パルスの増加極性
部を発生する為の第１電流発生回路は２つの略矩
形状電流を発生する電流分割発生器３０、電流ス
パイク発生器３２及び１対の電流加算点３４，３
６を有する。２電流II，IRを電流分割発生器３０
に供給し、これを入力信号VINにより切換えるこ
とにより、この信号に同期した２つの並列電流
IR，IIを得る。加算点３４において、微少固定電
流Iaを電流信号I1に加算する。電流信号IRはＡ倍
に増幅された後微分回路である電流スパイク発生
器３２で微分してIR信号の前縁で大きな電流スパ
イクを発生する。この電流スパイクを加算点３６
でI1＋Ia信号と加算し、この加算点から出力点１
２を介してコンデンサ２０へ流入せしめてその充
電状態を変化させる。電流スパイク発生器３２で
発生した大きな電流スパイクはサージ電流であつ
て、出力点１２の電圧が正方向へ変化しようとす
るとき急速にその充電状態を変化させ、出力信号
Voutの急激な立上がり部を発生させる。コンデ
ンサ２０が出力パルスの上限レベル＋VREFまで充
電されると、正クランプダイオード１６がオンと
なり加算点３６からの電流はダイオード１６を介
して＋VREFへ流れる。電流サージが減少した後
は、電流I1＋Iaが出力電圧レベルを＋VREFへ維持
する。
同様に、出力パルスの負極性部分を発生する第
２電流発生回路は電流分割発生器４０、電流スパ
イク発生器４２及び１対の電流加算点４４及び４
６を含む。２電流I2，IFを電流分割発生器４０に
印加し、入力信号VINにより切換えられて、これ
に同期して２つの並列出力電流I2，IFを発生す
る。加算点４４で電流信号I2に微少固定電流Ibを
加算する。電流信号IFをＡ倍に増幅後電流スパイ
ク発生器４２により微分して信号IFの後縁で大き
な負電流スパイクを発生する。この電流スパイク
即ちサージ電流をI2＋Ib信号に加算点４６で加算
して出力点１２を介してコンデンサ２０へ流入せ
しめ、出力点１２の電圧を負方向へ移動させる。
加算点４４，４６は代数加算点であつて、出力点
１２への矢印の方向は電流波形で例示する通り逆
方向であることに留意されたい。電流スパイク発
生器４２で発生した大きな電流スパイクはコンデ
ンサ２０を放電する電流サージとなり、出力点１
２の電圧が負方向に急激に変化するとき出力信号
Voutの立下がりを急激に変化せしめ、パルス下
限レベル−VREFに至る。−VREFレベルとなると、
負クランプダイオード１８がオン状態となり、加
算点４６からの電流はコンデンサ２０に代つてダ
イオード１８を介して−VREF電源へ供給される。
電流サージが減少すると、電流I2＋Ibのみで充分
に出力レベルを−VREFに維持することができる。
２電流発生回路は電流分割発生器４０、電流スパ
イク発生器４２及び１対の電流加算点４４及び４
６を含む。２電流I2，IFを電流分割発生器４０に
印加し、入力信号VINにより切換えられて、これ
に同期して２つの並列出力電流I2，IFを発生す
る。加算点４４で電流信号I2に微少固定電流Ibを
加算する。電流信号IFをＡ倍に増幅後電流スパイ
ク発生器４２により微分して信号IFの後縁で大き
な負電流スパイクを発生する。この電流スパイク
即ちサージ電流をI2＋Ib信号に加算点４６で加算
して出力点１２を介してコンデンサ２０へ流入せ
しめ、出力点１２の電圧を負方向へ移動させる。
加算点４４，４６は代数加算点であつて、出力点
１２への矢印の方向は電流波形で例示する通り逆
方向であることに留意されたい。電流スパイク発
生器４２で発生した大きな電流スパイクはコンデ
ンサ２０を放電する電流サージとなり、出力点１
２の電圧が負方向に急激に変化するとき出力信号
Voutの立下がりを急激に変化せしめ、パルス下
限レベル−VREFに至る。−VREFレベルとなると、
負クランプダイオード１８がオン状態となり、加
算点４６からの電流はコンデンサ２０に代つてダ
イオード１８を介して−VREF電源へ供給される。
電流サージが減少すると、電流I2＋Ibのみで充分
に出力レベルを−VREFに維持することができる。
以上が出力端子１４における出力信号の１サイ
クル間の動作である。これで判る通り、回路内の
種種の電圧及び電流は必要に応じて任意に調節し
て広範囲のパルス出力周波数、デユテイーサイク
ル、電流振幅に対処し得る。例えば、上限及び下
限電圧は＋VREF及び−VREFをフロントパネルのポ
テンシヨメータつまみ等の調整により設定し得
る。高周波動作における又は大振幅パルスによる
高速立上がり及び立下がり時間を維持する為、所
望前後縁が得られるように電流IR，IFを変化して
サージ電流量を調整することができる。
クル間の動作である。これで判る通り、回路内の
種種の電圧及び電流は必要に応じて任意に調節し
て広範囲のパルス出力周波数、デユテイーサイク
ル、電流振幅に対処し得る。例えば、上限及び下
限電圧は＋VREF及び−VREFをフロントパネルのポ
テンシヨメータつまみ等の調整により設定し得
る。高周波動作における又は大振幅パルスによる
高速立上がり及び立下がり時間を維持する為、所
望前後縁が得られるように電流IR，IFを変化して
サージ電流量を調整することができる。
実用回路例を第２図に示すが、その動作は第１
図につき行つた上記説明通りであることが理解で
きよう。第１、即ち上部電流発生回路用電流分割
発生器３０は相互接続したエミツタにカレントシ
ンク５４を接続した第１エミツタ結合トランジス
タ対５０，５２、及び同様にエミツタにカレント
シンク６０を接続した第２エミツタ結合トランジ
スタ対５６，５８を含む。トランジスタ５０，５
２のベースには１対の入力端子６２，６４を接続
する。トランジスタ５０のコレクタはトランジス
タ５６のベースに接続すると共に抵抗器６６，６
８を含むベースバイアス分圧回路網に接続する。
トランジスタ５８のベースには所定バイアス電圧
を印加する。
図につき行つた上記説明通りであることが理解で
きよう。第１、即ち上部電流発生回路用電流分割
発生器３０は相互接続したエミツタにカレントシ
ンク５４を接続した第１エミツタ結合トランジス
タ対５０，５２、及び同様にエミツタにカレント
シンク６０を接続した第２エミツタ結合トランジ
スタ対５６，５８を含む。トランジスタ５０，５
２のベースには１対の入力端子６２，６４を接続
する。トランジスタ５０のコレクタはトランジス
タ５６のベースに接続すると共に抵抗器６６，６
８を含むベースバイアス分圧回路網に接続する。
トランジスタ５８のベースには所定バイアス電圧
を印加する。
電流スパイク発生器３２は、トランジスタ５２
のコレクタに接続されたベース接地トランジスタ
７０及びそのコレクタにベースが接続された増幅
用トランジスタ７２とを含む。トランジスタ７０
のコレクタとトランジスタ７２のベースの接続点
はインダクタ７４及び抵抗器７６を介して正電圧
源＋Ｖに接続する。また、トランジスタ７２のエ
ミツタは抵抗器７８を介して正電源＋Ｖに接続
し、そのコレクタは加算点３６に接続する。
のコレクタに接続されたベース接地トランジスタ
７０及びそのコレクタにベースが接続された増幅
用トランジスタ７２とを含む。トランジスタ７０
のコレクタとトランジスタ７２のベースの接続点
はインダクタ７４及び抵抗器７６を介して正電圧
源＋Ｖに接続する。また、トランジスタ７２のエ
ミツタは抵抗器７８を介して正電源＋Ｖに接続
し、そのコレクタは加算点３６に接続する。
レベル維持電流I1＋Iaをベース接地型増幅用ト
ランジスタ８０より成るスイツチング電流源によ
り発生する。このトランジスタ８０のエミツタは
電流設定抵抗器８２を介して正電圧源＋Ｖに、コ
レクタは加算点３６に接続される。電流加算点３
４はトランジスタ８０のエミツタであり、トラン
ジスタ５８のコレクタにも接続している。
ランジスタ８０より成るスイツチング電流源によ
り発生する。このトランジスタ８０のエミツタは
電流設定抵抗器８２を介して正電圧源＋Ｖに、コ
レクタは加算点３６に接続される。電流加算点３
４はトランジスタ８０のエミツタであり、トラン
ジスタ５８のコレクタにも接続している。
第２、即ち下側の電流発生回路は実質的に上述
した上側の回路と同一であるが、極性が異なるの
みであつて、従つてプライムを有する同様の参照
番号を附している。
した上側の回路と同一であるが、極性が異なるの
みであつて、従つてプライムを有する同様の参照
番号を附している。
出力回路は加算点３６，４６間に接続され、ト
ランジスタ８６，８８より成る相補エミツタフオ
ロワ増幅器１０より成り、その出力信号は共通エ
ミツタに現われ出力端子１４から利用できる。ト
ランジスタ８６のベースを正クランプダイオード
１６を介して可変基準電圧源９０である＋VREFに
接続し、トランジスタ８８のベースを負クランプ
ダイオード１８を介して可変基準電圧源９２であ
る−VREFに接続する。１対のダイオード９４，９
６をトランジスタ８６，８８のベース間に直列接
続している。
ランジスタ８６，８８より成る相補エミツタフオ
ロワ増幅器１０より成り、その出力信号は共通エ
ミツタに現われ出力端子１４から利用できる。ト
ランジスタ８６のベースを正クランプダイオード
１６を介して可変基準電圧源９０である＋VREFに
接続し、トランジスタ８８のベースを負クランプ
ダイオード１８を介して可変基準電圧源９２であ
る−VREFに接続する。１対のダイオード９４，９
６をトランジスタ８６，８８のベース間に直列接
続している。
以下第２図の回路動作を説明する。第１図につ
き説明したと同じ低圧の矩形波信号VINが入力端
子６２，６４間に接続され、端子６２が端子６４
に対して正となる瞬間から１サイクルが開始する
と仮定する。この瞬間にトランジスタ５０′，５
２，５６，５８′がオン状態となり、トランジス
タ５０，５２′，５６′，５８がオフ状態となる。
トランジスタ５８は加算点３４から電流を奪つて
いたが、今やこの電流はトランジスタ８０を介し
て加算点３６に流れる。トランジスタ５２は導通
しているので、コレクタ電流IRは最初インダクタ
７４を流れることができず、よつてトランジスタ
７２のベースを流れ、トランジスタ７２のコレク
タの大電流を加算点３６へ流し電流I1＋Iaと加算
される。トランジスタ５８′は導通するので、電
流I2は加算点４４へ注入され、トランジスタは微
少電流Ibを流すのみであり、ダイオード９４，９
６のアイドリング電流及び出力トランジスタ８８
のベース駆動電流となる。トランジスタ５２のコ
レクタ電流IRは一定であるので、L/R比率で増加
する電流がインダクタ７４を流れ始めると、トラ
ンジスタ７２を流れる電流は減少し、ついには電
流IRの全部がインダクタ７４、抵抗器７６を流れ
トランジスタ７２をオフ状態とする。その後トラ
ンジスタ８０は電流I1＋Iaを加算点３６を介して
出力電圧フオロワ８６及びダイオード９４，９６
に供給する。第１図につき前述した通り、トラン
ジスタ７２を流れる大きなサージ電流はダイオー
ド１６及びトランジスタ８６等に付随する静電容
量を急激に充電し、ダイオード１６をオンとして
出力端子１４を＋VREFにクランプする。よつて、
出力パルスの前縁を急唆にすると共に鋭いコーナ
ーが得られる。上述した動作は1ns（＝10-9秒）以
下の短時間に起り得る。
き説明したと同じ低圧の矩形波信号VINが入力端
子６２，６４間に接続され、端子６２が端子６４
に対して正となる瞬間から１サイクルが開始する
と仮定する。この瞬間にトランジスタ５０′，５
２，５６，５８′がオン状態となり、トランジス
タ５０，５２′，５６′，５８がオフ状態となる。
トランジスタ５８は加算点３４から電流を奪つて
いたが、今やこの電流はトランジスタ８０を介し
て加算点３６に流れる。トランジスタ５２は導通
しているので、コレクタ電流IRは最初インダクタ
７４を流れることができず、よつてトランジスタ
７２のベースを流れ、トランジスタ７２のコレク
タの大電流を加算点３６へ流し電流I1＋Iaと加算
される。トランジスタ５８′は導通するので、電
流I2は加算点４４へ注入され、トランジスタは微
少電流Ibを流すのみであり、ダイオード９４，９
６のアイドリング電流及び出力トランジスタ８８
のベース駆動電流となる。トランジスタ５２のコ
レクタ電流IRは一定であるので、L/R比率で増加
する電流がインダクタ７４を流れ始めると、トラ
ンジスタ７２を流れる電流は減少し、ついには電
流IRの全部がインダクタ７４、抵抗器７６を流れ
トランジスタ７２をオフ状態とする。その後トラ
ンジスタ８０は電流I1＋Iaを加算点３６を介して
出力電圧フオロワ８６及びダイオード９４，９６
に供給する。第１図につき前述した通り、トラン
ジスタ７２を流れる大きなサージ電流はダイオー
ド１６及びトランジスタ８６等に付随する静電容
量を急激に充電し、ダイオード１６をオンとして
出力端子１４を＋VREFにクランプする。よつて、
出力パルスの前縁を急唆にすると共に鋭いコーナ
ーが得られる。上述した動作は1ns（＝10-9秒）以
下の短時間に起り得る。
入力信号VINのスイツチ状態が反転すると、即
ち端子６２が６４に対して負電圧となると、今度
はトランジスタ５０，５２′，５６′，５８がオン
状態、トランジスタ５０′，５２，５６，５８′が
オフ状態となる。トランジスタ５８は電流I1を接
続点３４から奪い、トランジスタ８０′は電流I2
＋Ibの全部を吸収する。トランジスタ７２′がオ
ン状態となつた瞬間はβIF（ここにβはトランジス
タ７２′の電流増幅率）に等しいサージ電流が流
れて出力端子１４の電圧が急激に−VREFに降下す
るようになす。トランジスタ７０′の電流IFの全
部がインダクタ７４′に移つた後、トランジスタ
７２′はオフとなりトランジスタ８０′が出力パル
スを−VREFレベルに維持する為の電流を供給し続
ける。以上で１サイクルの動作が完了し、以下同
様動作を反復する。
ち端子６２が６４に対して負電圧となると、今度
はトランジスタ５０，５２′，５６′，５８がオン
状態、トランジスタ５０′，５２，５６，５８′が
オフ状態となる。トランジスタ５８は電流I1を接
続点３４から奪い、トランジスタ８０′は電流I2
＋Ibの全部を吸収する。トランジスタ７２′がオ
ン状態となつた瞬間はβIF（ここにβはトランジス
タ７２′の電流増幅率）に等しいサージ電流が流
れて出力端子１４の電圧が急激に−VREFに降下す
るようになす。トランジスタ７０′の電流IFの全
部がインダクタ７４′に移つた後、トランジスタ
７２′はオフとなりトランジスタ８０′が出力パル
スを−VREFレベルに維持する為の電流を供給し続
ける。以上で１サイクルの動作が完了し、以下同
様動作を反復する。
前述した通り、入力信号VINは任意の反復周期
及びデユテイーサイクルでよい。出力パルスの高
及び低レベルは＋VREF及び−VREFを調整すること
により設定できる。本発明のパルス増幅器は1ns
以下の高速立上がり及び立下がり時間の電圧パル
スを発生することができる。電流発生器５４，５
４′は独立して調整することもできるが、要求さ
れる過渡特性に応じてプログラム制御することも
可能である。
及びデユテイーサイクルでよい。出力パルスの高
及び低レベルは＋VREF及び−VREFを調整すること
により設定できる。本発明のパルス増幅器は1ns
以下の高速立上がり及び立下がり時間の電圧パル
スを発生することができる。電流発生器５４，５
４′は独立して調整することもできるが、要求さ
れる過渡特性に応じてプログラム制御することも
可能である。
本発明のパルス増幅器によると、入力パルス信
号の立ち上がり遷移及び立ち下がり遷移に夫々対
応する立ち上がり及び立ち下がりスパイク信号を
発生し、入力パルス信号に応じて発生した２つの
矩形パルス信号に立ち上がり及び立ち下がりスパ
イク信号を夫々加算し、これらの信号を更に加算
並びに第１及び第２の所望レベルでクランプする
ことにより、立ち上がり及び立ち下がり遷移が極
めて高速で、且つ最大及び最小レベルが任意に設
定可能な出力パルス信号が得られる。従つて、本
発明のパルス増幅器は、高精度な基準パルス信号
発生器として好適である。更に、入力信号の過渡
的遷移期間中のみ大電流で駆動することにより、
回路の消費電力を最少にすることも出来る。
号の立ち上がり遷移及び立ち下がり遷移に夫々対
応する立ち上がり及び立ち下がりスパイク信号を
発生し、入力パルス信号に応じて発生した２つの
矩形パルス信号に立ち上がり及び立ち下がりスパ
イク信号を夫々加算し、これらの信号を更に加算
並びに第１及び第２の所望レベルでクランプする
ことにより、立ち上がり及び立ち下がり遷移が極
めて高速で、且つ最大及び最小レベルが任意に設
定可能な出力パルス信号が得られる。従つて、本
発明のパルス増幅器は、高精度な基準パルス信号
発生器として好適である。更に、入力信号の過渡
的遷移期間中のみ大電流で駆動することにより、
回路の消費電力を最少にすることも出来る。
また第１加算手段は、第１矩形電流発生手段の
他方の出力電流と立ち上がりスパイク電流とを単
に加算するのみならず、正極性微少固定電流も加
算している。よつて、正極性に対して動作する第
１加算手段と、この第１加算手段の出力電流に対
応する出力手段の部分とは、常に順方向にバイア
スされていることになる。よつて、第１加算手段
及び出力手段のこの部分は、スイツチング動作で
なく、常に能動領域で動作することになる。すな
わち、立ち上がり遷移に対して一層高速な動作を
行う。
他方の出力電流と立ち上がりスパイク電流とを単
に加算するのみならず、正極性微少固定電流も加
算している。よつて、正極性に対して動作する第
１加算手段と、この第１加算手段の出力電流に対
応する出力手段の部分とは、常に順方向にバイア
スされていることになる。よつて、第１加算手段
及び出力手段のこの部分は、スイツチング動作で
なく、常に能動領域で動作することになる。すな
わち、立ち上がり遷移に対して一層高速な動作を
行う。
同様に、第２加算手段は、第２矩形電流発生手
段の他方の出力電流と立ち下がりスパイク電流と
を単に加算するのみならず、負極性微少固定電流
も加算している。よつて、負極性に対して動作す
る第２加算手段と、この第２加算手段の出力電流
に応答する出力手段の部分とは、常に順方向にバ
イアスされていることになる。よつて、第２加算
手段及び出力手段のこの部分は、スイツチング動
作でなく、常に能動領域で動作することになる。
すなわち、立ち下がり遷移に対して一層高速な動
作を行う。
段の他方の出力電流と立ち下がりスパイク電流と
を単に加算するのみならず、負極性微少固定電流
も加算している。よつて、負極性に対して動作す
る第２加算手段と、この第２加算手段の出力電流
に応答する出力手段の部分とは、常に順方向にバ
イアスされていることになる。よつて、第２加算
手段及び出力手段のこの部分は、スイツチング動
作でなく、常に能動領域で動作することになる。
すなわち、立ち下がり遷移に対して一層高速な動
作を行う。
したがつて、立ち上がり及び立ち下がりの両方
の遷移に対して、非常に高速な応答をするパルス
増幅器が得られる。
の遷移に対して、非常に高速な応答をするパルス
増幅器が得られる。
以上、本発明のパルス増幅器を、好適実施例に
基づき説明したが、本発明は何らこれら実施例に
限定するものではなく、用途に応じて当業者は本
発明の要旨を逸脱することなく種々の変更変形が
可能であることが理解できよう。
基づき説明したが、本発明は何らこれら実施例に
限定するものではなく、用途に応じて当業者は本
発明の要旨を逸脱することなく種々の変更変形が
可能であることが理解できよう。
第１図は本発明のパルス増幅器の原理を示すブ
ロツク図、第２図は本発明のパルス増幅器の実用
回路の一例を示す。 １０，１２，１６，１８は出力手段、３０は第
１矩形電流発生手段、３２は第１スパイク電流発
生手段、３４，３６は第１加算手段、４０は第２
矩形電流発生手段、４２は第２スパイク電流発生
手段、４４，４６は第２加算手段である。
ロツク図、第２図は本発明のパルス増幅器の実用
回路の一例を示す。 １０，１２，１６，１８は出力手段、３０は第
１矩形電流発生手段、３２は第１スパイク電流発
生手段、３４，３６は第１加算手段、４０は第２
矩形電流発生手段、４２は第２スパイク電流発生
手段、４４，４６は第２加算手段である。
Claims (1)
- 【特許請求の範囲】 １ 入力パルス信号に応じて１対の略矩形パルス
電流を夫々発生する第１及び第２矩形電流発生手
段と、 上記第１矩形電流発生手段の一方の出力電流を
微分し、上記入力パルス信号の立ち上がり遷移に
対応した立ち上がりスパイク電流を発生する第１
スパイク電流発生手段と、 上記第１矩形電流発生手段の他方の出力電流、
上記立ち上がりスパイク電流及び正極性の微少固
定電流を加算する第１加算手段と、 上記第２矩形電流発生手段の一方の出力電流を
微分し、上記入力パルス信号の立ち下がり遷移に
対応した立ち下がりスパイク電流を発生する第２
スパイク電流発生手段と、 上記第２矩形電流発生手段の他方の出力電流、
上記立ち下がりスパイク電流及び負極性の微少固
定電流を加算する第２加算手段と、 上記第１及び第２加算手段の出力電流の加算に
より生じた電圧を第１及び第２の所望電圧により
クランプして、出力パルス信号を発生する出力手
段と を具えることを特徴とするパルス増幅器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/217,954 US4362955A (en) | 1980-12-18 | 1980-12-18 | Current boost circuit for a pulse generator output stage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57124930A JPS57124930A (en) | 1982-08-04 |
| JPH0249572B2 true JPH0249572B2 (ja) | 1990-10-30 |
Family
ID=22813158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56200799A Granted JPS57124930A (en) | 1980-12-18 | 1981-12-11 | Pulse amplifier |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4362955A (ja) |
| JP (1) | JPS57124930A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024191400A1 (en) | 2023-03-10 | 2024-09-19 | R.Flo Llc | A system for regeneration of electrolytes of an all-iron flow battery |
| WO2024191401A1 (en) | 2023-03-10 | 2024-09-19 | R.Flo Llc | A method for regenerating electrolytes of an all-iron flow battery |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60134517A (ja) * | 1983-12-21 | 1985-07-17 | Matsushita Electric Ind Co Ltd | パルス増幅回路 |
| US4791312A (en) * | 1987-06-08 | 1988-12-13 | Grumman Aerospace Corporation | Programmable level shifting interface device |
| JPH051153Y2 (ja) * | 1987-06-22 | 1993-01-13 | ||
| DE3808737A1 (de) * | 1987-06-24 | 1989-01-05 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zum vermindern von stoerungen |
| JPH0773196B2 (ja) * | 1988-08-31 | 1995-08-02 | 安藤電気株式会社 | パルス幅可変の定電流パルス発生装置 |
| JP2910859B2 (ja) * | 1989-09-29 | 1999-06-23 | 株式会社東芝 | 半導体素子の駆動回路 |
| US5212474A (en) * | 1990-05-07 | 1993-05-18 | U.S. Philips Corporation | Quasi-static level shifter |
| US6246270B1 (en) * | 1998-07-02 | 2001-06-12 | Altera Corporation | Innovated AC kicker for high speed low voltage swing differential output buffer with temperature compensation |
| US7049713B2 (en) | 2003-12-10 | 2006-05-23 | Qualitau, Inc. | Pulsed current generator circuit with charge booster |
| US7193443B1 (en) | 2005-05-23 | 2007-03-20 | Altera Corporation | Differential output buffer with super size |
| US20140368278A1 (en) * | 2013-06-18 | 2014-12-18 | Auriga Measurement Systems, LLC | Using Multiple-Driver Stages to Realize Fast Rise/Fall Time And Large Current Capability |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177057A (ja) * | 1974-12-27 | 1976-07-03 | Fujitsu Ltd | Parusuhatsuseikairo |
| JPS5247406U (ja) * | 1975-09-30 | 1977-04-04 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3125694A (en) * | 1964-03-17 | Nput s | ||
| US3448300A (en) * | 1965-12-21 | 1969-06-03 | Westinghouse Electric Corp | Firing circuit for solid state controllable valves in high di/dt applications |
| US3470391A (en) * | 1966-06-03 | 1969-09-30 | Rca Corp | Current pulse driver with means to steepen and stabilize trailing edge |
| JPS567040Y2 (ja) * | 1975-05-14 | 1981-02-16 |
-
1980
- 1980-12-18 US US06/217,954 patent/US4362955A/en not_active Expired - Lifetime
-
1981
- 1981-12-11 JP JP56200799A patent/JPS57124930A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5177057A (ja) * | 1974-12-27 | 1976-07-03 | Fujitsu Ltd | Parusuhatsuseikairo |
| JPS5247406U (ja) * | 1975-09-30 | 1977-04-04 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024191400A1 (en) | 2023-03-10 | 2024-09-19 | R.Flo Llc | A system for regeneration of electrolytes of an all-iron flow battery |
| WO2024191401A1 (en) | 2023-03-10 | 2024-09-19 | R.Flo Llc | A method for regenerating electrolytes of an all-iron flow battery |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57124930A (en) | 1982-08-04 |
| US4362955A (en) | 1982-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3471770A (en) | Pulsed current generating circuits | |
| JPH0249572B2 (ja) | ||
| CN113594849B (zh) | 激光器恒流驱动方法及led光源驱动电路 | |
| US3312837A (en) | Trapezoidal waveform generator | |
| JP3492891B2 (ja) | 出力回路装置 | |
| US3526786A (en) | Control apparatus | |
| JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
| JPH0714141B2 (ja) | パルス発生器 | |
| JPS60117913A (ja) | のこぎり波発生回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| JPH10145221A (ja) | 出力回路装置 | |
| US3946253A (en) | Pulse train generator | |
| US4117391A (en) | Current stabilizing circuit | |
| US5059817A (en) | Narrow pulse generator | |
| US3394272A (en) | Pulse generator | |
| SU683001A1 (ru) | Усилитель-формирователь пр моугольных импульсов | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| US6765449B2 (en) | Pulse width modulation circuit | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JPS63169117A (ja) | 電流パルス発生回路 | |
| JPH02161818A (ja) | 傾斜電流出力を有する論理バッファ回路 | |
| SU1187248A1 (ru) | Генератор пилообразных импульсов | |
| JPH0224271Y2 (ja) | ||
| SU915233A1 (ru) | Импульсный усилитель 1 | |
| JPH0637604A (ja) | 三角波発生回路 |