JPH0773196B2 - パルス幅可変の定電流パルス発生装置 - Google Patents
パルス幅可変の定電流パルス発生装置Info
- Publication number
- JPH0773196B2 JPH0773196B2 JP63218191A JP21819188A JPH0773196B2 JP H0773196 B2 JPH0773196 B2 JP H0773196B2 JP 63218191 A JP63218191 A JP 63218191A JP 21819188 A JP21819188 A JP 21819188A JP H0773196 B2 JPH0773196 B2 JP H0773196B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- constant current
- turned
- constant
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/12—Shaping pulses by steepening leading or trailing edges
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 （ａ） 発明の技術分野 この発明は、高速応答の第１の増幅器と低速応答の第２
の増幅器を並列に接続し、第１の増幅器のオンオフ時間
と第２の増幅器のオンオフ時間を制御することにより、
パルス幅可変の定電流パルスを発生させる装置について
のものである。
の増幅器を並列に接続し、第１の増幅器のオンオフ時間
と第２の増幅器のオンオフ時間を制御することにより、
パルス幅可変の定電流パルスを発生させる装置について
のものである。
（ｂ） 従来技術と問題点 パルス出力を利用する技術に、レーザダイオード（以
下、LDという。）の熱評価試験がある。
下、LDという。）の熱評価試験がある。
LDは、熱に対して敏感な素子であり、温度が高くなる
と、発振波長が長波長域にシフトしたり、発振しきい値
電流が増加したりする。これにより、光出力が低下した
り、寿命が短くなったりする。
と、発振波長が長波長域にシフトしたり、発振しきい値
電流が増加したりする。これにより、光出力が低下した
り、寿命が短くなったりする。
LDの温度上昇は、LDを発光させるために加える電流値と
電流供給時間に比例する。
電流供給時間に比例する。
LDを安定に動作させるためには、発光のために注入され
た電流による温度上昇を低く抑えたり、発光状態で発生
する熱を外部に逃がしたりする構造が要求される。
た電流による温度上昇を低く抑えたり、発光状態で発生
する熱を外部に逃がしたりする構造が要求される。
LDを動作状態にし、LDの熱評価をする方法には、次のよ
うなものがある。LDにパルス状の短い電流を与えるか、
またはパルス幅を長くしたパルスを与えるなどして、駆
動時間を変えたときの発光特性の変化を比較測定する。
うなものがある。LDにパルス状の短い電流を与えるか、
またはパルス幅を長くしたパルスを与えるなどして、駆
動時間を変えたときの発光特性の変化を比較測定する。
この発明は、LDの熱評価をする場合に使用するパルス発
生装置についてのものであり、パルス幅可変の定電流パ
ルス発生装置に関するものである。
生装置についてのものであり、パルス幅可変の定電流パ
ルス発生装置に関するものである。
定電流を発生させる従来技術として、例えば特開昭62−
63834号公報の第３図と第４図に記載されている帰還回
路を利用するものなどがある。
63834号公報の第３図と第４図に記載されている帰還回
路を利用するものなどがある。
このような出力装置の後段に使用するトランジスタは高
速スイッチング用のものを複数並列に接続して用いる
が、これらのトランジスタは一般にコレクタ許容損失が
小さく、出力パルス幅の狭い場合と出力電流のデューテ
ィ比が数％以下の領域の場合でしか動作できないという
問題がある。
速スイッチング用のものを複数並列に接続して用いる
が、これらのトランジスタは一般にコレクタ許容損失が
小さく、出力パルス幅の狭い場合と出力電流のデューテ
ィ比が数％以下の領域の場合でしか動作できないという
問題がある。
出力パルス幅を広くして使用する場合は、出力段のトラ
ンジスタを多数並列に接続して用いるが、回路を構成す
る部品とアース間の静電容量が増加して動作が不安定に
なることと、回路が高価になるという欠点がある。
ンジスタを多数並列に接続して用いるが、回路を構成す
る部品とアース間の静電容量が増加して動作が不安定に
なることと、回路が高価になるという欠点がある。
次に、従来装置の構成図を第５図に示す。
第５図の21は入力電圧端子、22はタイミング信号入力端
子、23はアナログスイッチ、24〜27は増幅器、28はLDで
ある。
子、23はアナログスイッチ、24〜27は増幅器、28はLDで
ある。
増幅器25は、トランジスタを３個並列に接続したもので
あり、増幅器24〜27は帰還回路で定電流回路を構成す
る。
あり、増幅器24〜27は帰還回路で定電流回路を構成す
る。
端子22からタイミング信号でアナログスイッチ23をオン
オフすることにより、方形波をLD28に供給する。
オフすることにより、方形波をLD28に供給する。
次に、第５図の出力特性を第６図と第７図に示す。第６
図から明らかなように、デューティ比0.1％でパルス幅
が10,000μＳを越えると、増幅器25からLD28に加えるこ
とができる電流IFが落ちてくる。いいかえると、パルス
幅を広くしていくと、定電流出力が取り出させなくなる
という問題がある。
図から明らかなように、デューティ比0.1％でパルス幅
が10,000μＳを越えると、増幅器25からLD28に加えるこ
とができる電流IFが落ちてくる。いいかえると、パルス
幅を広くしていくと、定電流出力が取り出させなくなる
という問題がある。
また、第７図から明らかなように、デューティ比が大き
くなると、電流IFが落ちてくる。いいかえると、デュー
ティ比を大きくしていくと、大きな定電流出力が取り出
させなくなるという問題がある。これは、増幅器25を構
成するトランジスタのコレクタ損失による温度上昇が通
過電流と通電時間の積に比例するため、出力動作条件が
制限されるためである。
くなると、電流IFが落ちてくる。いいかえると、デュー
ティ比を大きくしていくと、大きな定電流出力が取り出
させなくなるという問題がある。これは、増幅器25を構
成するトランジスタのコレクタ損失による温度上昇が通
過電流と通電時間の積に比例するため、出力動作条件が
制限されるためである。
（ｃ） 発明の目的 この目的は、高速応答の定電流回路と応答は低速だが出
力電流が大きい定電流回路の出力電流または出力電圧を
合成することで、パルス状に出力される電流の時間幅を
無限大まで可変することができるパルス幅可変の定電流
パルス発生装置の提供を目的とする。
力電流が大きい定電流回路の出力電流または出力電圧を
合成することで、パルス状に出力される電流の時間幅を
無限大まで可変することができるパルス幅可変の定電流
パルス発生装置の提供を目的とする。
（ｄ） 発明の実施例 次に、この発明による実施例の構成図を第１図に示す。
第１図の１は入力電圧端子、２と３はタイミング信号入
力端子、４はアナログスイッチ、７はバイアス回路、８
は増幅器、９はLDである。
第１図の１は入力電圧端子、２と３はタイミング信号入
力端子、４はアナログスイッチ、７はバイアス回路、８
は増幅器、９はLDである。
増幅器８は、LD9の順方向電圧を−１倍に増幅するため
の演算増幅器である。
の演算増幅器である。
第１図は電流合成型定電流ドライバの構成例である。５
は高速の増幅器5A・5Bと、増幅器８で構成する第１の定
電流回路である。
は高速の増幅器5A・5Bと、増幅器８で構成する第１の定
電流回路である。
また、６は低速の増幅器6A・6Bと、増幅器８で構成する
第２の定電流回路である。定電流回路５・６は並列に接
続され、LD9に定電流のパルスを加える。
第２の定電流回路である。定電流回路５・６は並列に接
続され、LD9に定電流のパルスを加える。
次に、第１図に示す回路の動作を説明する。第１の定電
流回路は、タイミング信号T2がオンのとき、入力端子１
の電圧を増幅器5A・5Bから成る加算回路で−１倍に増幅
し、出力電圧5Cを出力する。
流回路は、タイミング信号T2がオンのとき、入力端子１
の電圧を増幅器5A・5Bから成る加算回路で−１倍に増幅
し、出力電圧5Cを出力する。
出力電圧5Cは、抵抗10Bを介してLD9のアノードに電流を
流す。増幅器８は、LD9のアノード電圧を−１倍に増幅
して、出力を増幅器5Aの入力に加える。その結果、第１
の定電流回路５の出力5Cは、入力端子１の電圧にLD9の
アノード電圧を加えた値に等しく、抵抗10の両端には入
力電圧と同じ大きさの電圧が加わる。つまり、LD9へは
入力端子１の電圧を抵抗10Bの抵抗値で除した値に等し
い定電流が出力される。
流す。増幅器８は、LD9のアノード電圧を−１倍に増幅
して、出力を増幅器5Aの入力に加える。その結果、第１
の定電流回路５の出力5Cは、入力端子１の電圧にLD9の
アノード電圧を加えた値に等しく、抵抗10の両端には入
力電圧と同じ大きさの電圧が加わる。つまり、LD9へは
入力端子１の電圧を抵抗10Bの抵抗値で除した値に等し
い定電流が出力される。
第２の定電流回路６は、タイミング信号T1がオンのと
き、第１の定電流回路５と同様な動作原理で定電流を出
力する。
き、第１の定電流回路５と同様な動作原理で定電流を出
力する。
第１と第２の定電流回路の違いは、第１の定電流回路５
は、より広帯域高速応答を得るために、第１と第２の定
電流回路で共通に構成される増幅器８も含め広帯域・高
速性に優れた増幅器で構成される。
は、より広帯域高速応答を得るために、第１と第２の定
電流回路で共通に構成される増幅器８も含め広帯域・高
速性に優れた増幅器で構成される。
第２の定電流回路６の出力段を構成する増幅器6Bには、
コレクタ許容損失の大きいパワートランジスタが適す
る。
コレクタ許容損失の大きいパワートランジスタが適す
る。
第１と第２の定電流回路の出力電圧5Cと6Cは、増幅器5B
と6Bからそれぞれ出力され、動作方向がプラスである。
と6Bからそれぞれ出力され、動作方向がプラスである。
この２台の定電流回路５、６の出力は第１図に示すよう
に並列に接続されており、もし、第２の定電流回路によ
る出力電圧が、第１の定電流回路５による出力電圧より
も高くなれば、第１の定電流回路５は、出力電圧5Cを下
げる方向に動作して増幅器5Bをオフにする。
に並列に接続されており、もし、第２の定電流回路によ
る出力電圧が、第１の定電流回路５による出力電圧より
も高くなれば、第１の定電流回路５は、出力電圧5Cを下
げる方向に動作して増幅器5Bをオフにする。
バイアス回路７は、第２の定電流回路６の出力電圧6Cが
定電流回路５の出力電圧5Cより高くなるように設定され
る。
定電流回路５の出力電圧5Cより高くなるように設定され
る。
例えば、増幅器6Bの出力電圧6Cが増幅器5Bの出力電圧5C
よりも約10mV高くなるように、増幅器6Bにオフセット電
圧を与える。
よりも約10mV高くなるように、増幅器6Bにオフセット電
圧を与える。
なお、バイアス回路７の代わりに、電源7Aを使用しても
よい。この場合、電源7Aは増幅器6Aにバイアスを加え、
定電流回路６の出力電圧6Cが定電流回路５の出力電圧5C
より高くなるように設定される。
よい。この場合、電源7Aは増幅器6Aにバイアスを加え、
定電流回路６の出力電圧6Cが定電流回路５の出力電圧5C
より高くなるように設定される。
端子２からのタイミング信号T1はアナログスイッチ４を
動作させて、第２の定電流回路６をオンオフさせる。
動作させて、第２の定電流回路６をオンオフさせる。
端子３からのタイミング信号T2はアナログスイッチ４を
動作させて、第１の定電流回路５をオンオフさせる。
動作させて、第１の定電流回路５をオンオフさせる。
なお、第１図の出力極性は正であるが、出力極性を負に
するには、電源＋Ｖ、−Ｖの極性を逆にして増幅器5B・
6BをNPN型にし、増幅器6Bに接続するダイオード6Dの向
きも逆にする。
するには、電源＋Ｖ、−Ｖの極性を逆にして増幅器5B・
6BをNPN型にし、増幅器6Bに接続するダイオード6Dの向
きも逆にする。
第１図の回路が動作すると、入力端子１の電圧と、抵抗
10Bの両端の電圧が同じになる。
10Bの両端の電圧が同じになる。
次に、第１図の波形図を第２図に示す。第２図アはタイ
ミング信号T2の波形図であり、第２図イはタイミング信
号T1の波形図である。タイミング信号をオンするとき
は、タイミング信号T1とT2が同時にオンし、オフすると
きは、タイミング信号T1をオフしてからタイミング信号
T2をオフする場合を示している。
ミング信号T2の波形図であり、第２図イはタイミング信
号T1の波形図である。タイミング信号をオンするとき
は、タイミング信号T1とT2が同時にオンし、オフすると
きは、タイミング信号T1をオフしてからタイミング信号
T2をオフする場合を示している。
第２図ウは第１の定電流回路５による出力電流波形図で
あり、第２図エは第２の定電流回路６による出力電流波
形図である。
あり、第２図エは第２の定電流回路６による出力電流波
形図である。
第２図オはLD9に加えられる合成出力波形であり、第２
図ウと第２図エの出力電流波形を合成したものである。
第２図アと第２図イから明らかなように、タイミング信
号T1とタイミング信号T2を同時にオンにし、タイミング
信号T1をオフしてからタイミング信号T2をオフにする。
タイミング信号T1のオンオフ時間とタイミング信号T2の
オンオフ時間を変えることにより、合成出力の幅を変え
ることができる。
図ウと第２図エの出力電流波形を合成したものである。
第２図アと第２図イから明らかなように、タイミング信
号T1とタイミング信号T2を同時にオンにし、タイミング
信号T1をオフしてからタイミング信号T2をオフにする。
タイミング信号T1のオンオフ時間とタイミング信号T2の
オンオフ時間を変えることにより、合成出力の幅を変え
ることができる。
次に、第２図ウと第２図エの作用を説明する。タイミン
グ信号T1とタイミング信号T2を同時に加えると、第１の
定電流回路５は、高速の増幅器で構成されているので、
第２ウの左端のように、直ちにオンになり、LD9に供給
される電流が第１の定電流回路５から取り出される。
グ信号T1とタイミング信号T2を同時に加えると、第１の
定電流回路５は、高速の増幅器で構成されているので、
第２ウの左端のように、直ちにオンになり、LD9に供給
される電流が第１の定電流回路５から取り出される。
これに対し、第２の定電流回路６は低速の増幅器で構成
されているので、第１の定電流回路５がオンになって
も、まだオフの状態である。
されているので、第１の定電流回路５がオンになって
も、まだオフの状態である。
ところで、第２の定電流回路６の出力電圧6Cは第１の定
電流回路５の出力電圧5Cより高くなるようにバイアス回
路７で設定されているので、定電流回路６の増幅器が動
作を始めると、定電流回路６の出力が徐々に増えてい
き、定電流回路６が働き出すと、定電流回路６の出力電
圧6Cは、定電流回路５の出力電圧5Cをオフセット電圧の
分だけ強制的に大きくする。
電流回路５の出力電圧5Cより高くなるようにバイアス回
路７で設定されているので、定電流回路６の増幅器が動
作を始めると、定電流回路６の出力が徐々に増えてい
き、定電流回路６が働き出すと、定電流回路６の出力電
圧6Cは、定電流回路５の出力電圧5Cをオフセット電圧の
分だけ強制的に大きくする。
その結果、定電流回路５に対してはプラスの差電圧を抵
抗10Aを通して負帰還させることになり、増幅器5Bはオ
フとなって、定電流回路５の出力電圧5Cは急速に減少す
る。
抗10Aを通して負帰還させることになり、増幅器5Bはオ
フとなって、定電流回路５の出力電圧5Cは急速に減少す
る。
例えば、第２図エの第２の定電流回路６がオンになるま
での時間が20μｓ〜30μｓである場合は、第２図アのタ
イミング信号T2と第２図イのタイミング信号T1をそれぞ
れオンにする時間は、T2≧T1＋30μＳの関係を満足する
ことが必要である。
での時間が20μｓ〜30μｓである場合は、第２図アのタ
イミング信号T2と第２図イのタイミング信号T1をそれぞ
れオンにする時間は、T2≧T1＋30μＳの関係を満足する
ことが必要である。
第２図イでタイミング信号T1がオフになると、第２図エ
の右側のように、定電流回路６の出力はオフになってい
く。
の右側のように、定電流回路６の出力はオフになってい
く。
このとき、それまで第２の定電流回路６のオフセット出
力電圧がかかってオフ状態になっていた第１の定電流回
路５が働き出し、第２図ウの右側のように、定電流回路
５の出力が再びオンになる。
力電圧がかかってオフ状態になっていた第１の定電流回
路５が働き出し、第２図ウの右側のように、定電流回路
５の出力が再びオンになる。
第２図アでタイミング信号T2がオフになると、第２図ウ
の右側のように、第１の定電流回路５の出力は高速にオ
フになる。
の右側のように、第１の定電流回路５の出力は高速にオ
フになる。
結局、第２図オの合成出力は、次のような波形を合成し
たものである。スタート波形は第１の定電流回路５の出
力で高速に立ち上がり、中間は低速の第２の定電流回路
６でフラット出力になる。そして、ストップ波形は定電
流回路５で高速に立ち下がる。
たものである。スタート波形は第１の定電流回路５の出
力で高速に立ち上がり、中間は低速の第２の定電流回路
６でフラット出力になる。そして、ストップ波形は定電
流回路５で高速に立ち下がる。
また、抵抗10Cはパルス電流の立下がり特性を補うため
のブリーダ電流設定用抵抗であるが、他の手段、例えば
定電流ダイオードまたはトランジスタを併用してもよ
い。
のブリーダ電流設定用抵抗であるが、他の手段、例えば
定電流ダイオードまたはトランジスタを併用してもよ
い。
次に、この発明による実施例の他の構成図を第３図に示
す。第３図は、電圧合成型定電流ドライバの例である。
す。第３図は、電圧合成型定電流ドライバの例である。
第３図の11〜19は、第１図の１〜９に対応する。15は高
速の増幅器15A・15Bで構成する第１の定電圧回路であ
る。
速の増幅器15A・15Bで構成する第１の定電圧回路であ
る。
また、16は低速の増幅器16A・16Bで構成する第２の定電
圧回路である。
圧回路である。
定電圧回路15と増幅器18で定電流回路を構成し、定電圧
回路16と増幅器18で定電流回路を構成する。
回路16と増幅器18で定電流回路を構成する。
バイアス回路17は、定電圧回路16の出力電圧16Cが定電
圧回路15の出力電圧15Cより高くなるように設定され
る。
圧回路15の出力電圧15Cより高くなるように設定され
る。
定電圧回路15・16の出力は並列に接続される。第１図の
増幅器5B・6BはPNP型トランジスタを使用しているが、
第３図の増幅器15B・16BにはNPN型トランジスタを使用
して電圧合成型になるように構成している。
増幅器5B・6BはPNP型トランジスタを使用しているが、
第３図の増幅器15B・16BにはNPN型トランジスタを使用
して電圧合成型になるように構成している。
なお、増幅器16Bに使用されるトランジスタのベース・
エミッタ間逆方向耐圧が定電圧回路15・16の出力電圧よ
り大きい場合は、ダイオード16Dを省略することもでき
る。
エミッタ間逆方向耐圧が定電圧回路15・16の出力電圧よ
り大きい場合は、ダイオード16Dを省略することもでき
る。
次に、第３図の波形図を第４図に示す。
第４図ア〜オは、それぞれ第２図ア〜オに対応して、電
圧合成型として動作する。第１図、第３図の回路で電流
容量を増やしたい場合は、次のようにする。
圧合成型として動作する。第１図、第３図の回路で電流
容量を増やしたい場合は、次のようにする。
増幅器5Bを複数並列に接続するとともに、増幅器6Bを複
数並列に接続して、電流容量を増やす。
数並列に接続して、電流容量を増やす。
同じように、増幅器15Bを複数並列に接続するととも
に、増幅器16Bを複数並列に接続して、電流容量を増や
す。
に、増幅器16Bを複数並列に接続して、電流容量を増や
す。
（ｅ） 発明の効果 この発明によれば、第２図ウとエに示すように、スター
ト波形とストップ波形では高速応答の定電流出力回路だ
けが出力し、フラット部分では大電力が容易に得られる
低速応答の定電流出力回路だけが出力し、これら出力回
路の出力電流または出力電圧を合成しているので、パル
ス状に出力される電流の時間幅を無限大まで可変するこ
とができるパルス幅可変の定電流パルス発生装置を提供
することができる。
ト波形とストップ波形では高速応答の定電流出力回路だ
けが出力し、フラット部分では大電力が容易に得られる
低速応答の定電流出力回路だけが出力し、これら出力回
路の出力電流または出力電圧を合成しているので、パル
ス状に出力される電流の時間幅を無限大まで可変するこ
とができるパルス幅可変の定電流パルス発生装置を提供
することができる。
この発明装置を利用すれば、LDの熱評価をする場合に、
パルス幅可変の定電流パルスをLDに加えられるので、LD
にパルス状の短い電流を与えたり、パルス幅を長くした
パルスを与えたりして、駆動時間を変えたときの発光特
性の変化を比較測定することができる。
パルス幅可変の定電流パルスをLDに加えられるので、LD
にパルス状の短い電流を与えたり、パルス幅を長くした
パルスを与えたりして、駆動時間を変えたときの発光特
性の変化を比較測定することができる。
第１図はこの発明による実施例の構成図、第２図は第１
図の波形図、第３図はこの発明による他の実施例の構成
図、第４図は第３図の波形図、第５図は従来装置の構成
図、第６図と第７図は第５図の出力特性図である。 １……入力電圧端子、２・３……タイミング信号入力端
子、４……アナログスイッチ、５……第１の定電流回
路、６……第２の定電流回路、７……バイアス回路、８
……増幅器、９……LD、11……入力電圧端子、12・13…
…タイミング信号入力端子、14……アナログスイッチ、
15……第１の定電圧回路、16……第２の定電圧回路、17
……バイアス回路、18……増幅器、19……LD。
図の波形図、第３図はこの発明による他の実施例の構成
図、第４図は第３図の波形図、第５図は従来装置の構成
図、第６図と第７図は第５図の出力特性図である。 １……入力電圧端子、２・３……タイミング信号入力端
子、４……アナログスイッチ、５……第１の定電流回
路、６……第２の定電流回路、７……バイアス回路、８
……増幅器、９……LD、11……入力電圧端子、12・13…
…タイミング信号入力端子、14……アナログスイッチ、
15……第１の定電圧回路、16……第２の定電圧回路、17
……バイアス回路、18……増幅器、19……LD。
Claims (2)
- 【請求項１】高速応答の増幅器で構成され、第２のタイ
ミング信号でオンオフされる第１の定電流回路と、 低速応答の増幅器で構成され、第１の定電流回路と並列
に接続され、第１のタイミング信号でオンオフされる第
２の定電流回路と、 第２の定電流回路の出力電圧を第１の定電流回路の出力
電圧より高くするバイアス回路とを備え、 第１の定電流回路と第２の定電流回路とからの出力電流
をオンにするときは、第１のタイミング信号と第２のタ
イミング信号を同時にオンして、第１の定電流回路を第
２の定電流回路より先にオンにし、第２の定電流回路の
出力電圧が第１の定電流回路の出力電圧より高くなった
とき、第１の定電流回路をオフし、 第１の定電流回路と第２の定電流回路とからの出力電流
をオフにするときは、第１のタイミング信号をオフにし
てから第２のタイミング信号をオフにして、第２の定電
流回路がオフしてから第２のタイミング信号がオフする
まで第１の定電流回路をオンにすることを特徴とするパ
ルス幅可変の定電流パルス発生装置。 - 【請求項２】高速応答の増幅器で構成され、第２のタイ
ミング信号でオンオフされる第１の定電圧回路と、 低速応答の増幅器で構成され、第１の定電圧回路と並列
に接続され、第１のタイミング信号でオンオフされる第
２の定電圧回路と、 第２の定電圧回路の出力電圧を第１の定電圧回路の出力
電圧より高くするバイアス回路とを備え、 第１の定電圧回路と第２の定電圧回路とからの出力電流
をオンにするときは、第１のタイミング信号と第２のタ
イミング信号を同時にオンして、第１の定電圧回路を第
２の定電圧回路より先にオンし、第２の定電圧回路の出
力電圧が第１の定電圧回路の出力電圧より高くなったと
き、第１の定電圧回路をオフし、 第１の定電圧回路と第２の定電圧回路とからの出力電流
をオフにするときは、第１のタイミング信号をオフにし
てから第２のタイミング信号をオフにして、第２の定電
圧回路がオフしてから第２のタイミング信号がオフする
まで第１の定電圧回路をオンにすることを特徴とするパ
ルス幅可変の定電流パルス発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218191A JPH0773196B2 (ja) | 1988-08-31 | 1988-08-31 | パルス幅可変の定電流パルス発生装置 |
| US07/388,200 US5008562A (en) | 1988-08-31 | 1989-08-01 | Apparatus for generating pulse-like constant current having variable pulse width |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63218191A JPH0773196B2 (ja) | 1988-08-31 | 1988-08-31 | パルス幅可変の定電流パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0265522A JPH0265522A (ja) | 1990-03-06 |
| JPH0773196B2 true JPH0773196B2 (ja) | 1995-08-02 |
Family
ID=16716041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63218191A Expired - Lifetime JPH0773196B2 (ja) | 1988-08-31 | 1988-08-31 | パルス幅可変の定電流パルス発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5008562A (ja) |
| JP (1) | JPH0773196B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079453A (en) * | 1990-09-04 | 1992-01-07 | Motorola, Inc. | Slope compensation circuit for stabilizing current mode converters |
| US5126601A (en) * | 1990-11-15 | 1992-06-30 | Ncr Corporation | Driver and receiver for a differential-signal electrical interface |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4031414A (en) * | 1976-06-10 | 1977-06-21 | Gte Automatic Electric Laboratories Incorporated | Circuit arrangement for producing high current pulses |
| US4362955A (en) * | 1980-12-18 | 1982-12-07 | Tektronix, Inc. | Current boost circuit for a pulse generator output stage |
| US4609832A (en) * | 1983-10-14 | 1986-09-02 | Sundstrand Corporation | Incremental base drive circuit for a power transistor |
| US4866299A (en) * | 1988-08-01 | 1989-09-12 | Eastman Kodak Company | Remotely driving a CCD |
-
1988
- 1988-08-31 JP JP63218191A patent/JPH0773196B2/ja not_active Expired - Lifetime
-
1989
- 1989-08-01 US US07/388,200 patent/US5008562A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5008562A (en) | 1991-04-16 |
| JPH0265522A (ja) | 1990-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819241A (en) | Laser diode driving circuit | |
| US5590652A (en) | Drive circuit for light-emitting diode in pulse oximeter | |
| US7912379B2 (en) | Optical transmitter circuit | |
| JPH11121852A (ja) | 発光素子駆動回路 | |
| EP0779688B1 (en) | Laser diode driving circuit | |
| JPH10261827A (ja) | レーザーダイオードの駆動回路および駆動方法 | |
| JPH0773196B2 (ja) | パルス幅可変の定電流パルス発生装置 | |
| JP3407827B2 (ja) | 光ダイオードの駆動回路 | |
| JPH0661555A (ja) | レーザダイオード駆動回路 | |
| JP5194391B2 (ja) | 発光装置及び発光素子駆動方法 | |
| US4366447A (en) | Push-pull amplifier circuit | |
| JPH0327580A (ja) | 発光ダイオード駆動回路 | |
| JPH02205380A (ja) | 発光素子駆動回路 | |
| JPH0595148A (ja) | レーザダイオード駆動回路 | |
| JPH0856031A (ja) | レーザダイオードの発光駆動回路 | |
| JPH0541554A (ja) | レーザダイオード駆動回路 | |
| JPH11195826A (ja) | 発光部駆動装置 | |
| JPH05152662A (ja) | 半導体発光素子駆動回路 | |
| KR100754391B1 (ko) | 온도 제어 장치를 갖는 발광소자 | |
| JP2710487B2 (ja) | 半導体発光素子駆動回路 | |
| JPH06140700A (ja) | 半導体発光素子駆動回路 | |
| JPH0445269Y2 (ja) | ||
| JP2934302B2 (ja) | 光信号発生回路 | |
| JPH0685362A (ja) | 広温度範囲のレーザダイオード駆動回路 | |
| JPH0319146A (ja) | 半導体レーザ変調装置 |