JP2006029826A - 遅延量測定方法 - Google Patents

遅延量測定方法 Download PDF

Info

Publication number
JP2006029826A
JP2006029826A JP2004205178A JP2004205178A JP2006029826A JP 2006029826 A JP2006029826 A JP 2006029826A JP 2004205178 A JP2004205178 A JP 2004205178A JP 2004205178 A JP2004205178 A JP 2004205178A JP 2006029826 A JP2006029826 A JP 2006029826A
Authority
JP
Japan
Prior art keywords
output signal
electronic device
digital data
amount
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004205178A
Other languages
English (en)
Other versions
JP2006029826A5 (ja
JP4526891B2 (ja
Inventor
Koji Asami
幸司 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004205178A priority Critical patent/JP4526891B2/ja
Priority to PCT/JP2005/011439 priority patent/WO2006006354A1/ja
Priority to DE112005001590T priority patent/DE112005001590T5/de
Priority to US11/251,600 priority patent/US7197413B2/en
Publication of JP2006029826A publication Critical patent/JP2006029826A/ja
Publication of JP2006029826A5 publication Critical patent/JP2006029826A5/ja
Application granted granted Critical
Publication of JP4526891B2 publication Critical patent/JP4526891B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3016Delay or race condition test, e.g. race hazard test

Abstract

【課題】電子デバイスの非線形性によって出力信号に歪みが生じている場合であっても、出力信号の波形に依存せず精度よく電子デバイスにおける遅延量を算出することができる遅延量測定方法を提供する。
【解決手段】入力信号に応じて出力信号を出力する電子デバイスにおける遅延量を測定する遅延量測定方法であって、入力信号及び出力信号をデジタルデータに変換する変換段階と、入力信号又は出力信号のいずれかのデジタルデータを時間方向に順次シフトさせるシフト段階と、入力信号のデジタルデータと、出力信号のデジタルデータとの二乗誤差を、シフト段階におけるシフト量のそれぞれに対して算出する誤差算出段階と、二乗誤差が極小値となるシフト量を非線形最小二乗法によって算出し、算出したシフト量を電子デバイスにおける遅延量とする遅延量算出段階とを備える遅延量測定方法を提供する。
【選択図】図2

Description

本発明は、入力信号に応じて出力信号を出力する電子デバイスにおける遅延量を測定する遅延量測定方法に関する。
従来、アンプ等の電子デバイスの入出力の非線形特性を測定する場合、入力波形と出力波形の振幅比及び位相差から非線形特性を算出している。このような非線形特性を算出する場合、入力波形と出力波形の比較ポイントが正確に合っていることが必要である。このため、アンプ等における遅延時間を正確に測定する必要がある。
例えば、入力波形と出力波形の相互相関関数を用いて遅延時間を測定する方法が知られている。この方法は、入力波形と出力波形をそれぞれフーリエ変換して相互相関関数を算出する。そして相互相関関数の位相特性をアンラップして直線の特性を求め、当該特性の傾きから遅延時間を算出する。
関連する特許文献等は、現在認識していないため、その記載を省略する。
しかし、アンプ等の特性における非線形性が強い場合、相互相関関数を正確に算出することができず、アンプ等における遅延時間を精度よく算出することができない。また、入力波形が、例えばマルチトーン信号のように周波数軸方向で不連続な波形である場合、相互相関関数の位相特性をアンラップしても不連続になるため、アンプ等における遅延時間を精度よく算出することができない。
アンプ等の非線形性が強い場合、当該非線形性を補正しながら遅延時間を反復的に求めることによりある程度正確に遅延時間を求めることができるが、演算時間が非常に大きくなり、測定効率に問題が生じる。また、位相特性の演算はノイズ等の影響を受けやすいため、誤差が大きく出てしまう。
このため本発明は、上述した課題を解決することのできる遅延量測定方法を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の形態においては、入力信号に応じて出力信号を出力する電子デバイスにおける遅延量を測定する遅延量測定方法であって、入力信号及び出力信号をデジタルデータに変換する変換段階と、入力信号又は出力信号のいずれかのデジタルデータを時間方向に順次シフトさせるシフト段階と、入力信号のデジタルデータと、出力信号のデジタルデータとの二乗誤差を、シフト段階におけるシフト量のそれぞれに対して算出する誤差算出段階と、二乗誤差が極小値となるシフト量を非線形最小二乗法によって算出し、算出したシフト量を電子デバイスにおける遅延量とする遅延量算出段階とを備える遅延量測定方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る測定装置100の構成の一例を示す図である。測定装置100は、アンプ等の電子デバイス200の非線形特性を測定する装置であって、信号発生器10、スイッチ(12、14)、アナログデジタルコンバータ20(以下ADC20)、メモリ30、及び演算部40を備える。
測定装置100は、電子デバイス200の非線形特性を測定するために、メモリ30に、電子デバイス200に入力するべき入力信号と、電子デバイス200が出力する出力信号とを格納する。
信号発生器10は、電子デバイス200に入力するべき入力信号を生成する。スイッチ12は、信号発生器10に、電子デバイス200とADC20のいずれを接続するかを切り換える。メモリ30に入力信号を格納する場合、スイッチ12は、信号発生器10にADC20を接続する。またメモリ30に出力信号を格納する場合、スイッチ12は、信号発生器10に電子デバイス200を接続し、電子デバイス200に入力信号を入力する。
ADC20は、与えられるアナログ信号をデジタル信号に変換する。スイッチ14は、ADC20に、電子デバイス200と信号発生器10のいずれを接続するかを切り換える。メモリ30に入力信号を格納する場合、スイッチ14は、ADC20に信号発生器10を接続し、ADC20を介してメモリ30に入力信号を格納する。またメモリ30に出力信号を格納する場合、スイッチ14は、ADC20に電子デバイス200を接続し、ADC20を介してメモリ30に出力信号を格納する。
演算部40は、メモリ30に格納された入力信号及び出力信号に基づいて電子デバイス200における信号の遅延時間を算出し、当該遅延時間に基づいて入力信号及び出力信号の位相差を補正し、位相差を補正した入力信号及び出力信号に基づいて、電子デバイス200の非線形特性を算出する。次に、入力信号及び出力信号に基づく電子デバイス200における遅延時間の測定方法について説明する。
図2は、電子デバイス200における遅延量を測定する遅延量測定方法の一例を示すフローチャートである。まず、ADC20によって電子デバイス200の入力信号及び出力信号をデジタルデータに変換し、メモリ30に格納する(S300)。
次に、出力信号のデジタルデータを時間方向に順次シフトする(S302)。出力信号に代えて入力信号のデジタルデータを時間方向に順次シフトしてもよい。このとき、デジタルデータを順次シフトするシフト量は、測定したい遅延時間の精度に応じて予め定められる。
次に、シフトしたそれぞれの入力信号のデジタルデータと、出力信号のデジタルデータとの二乗誤差を、S302において順次シフトするシフト量のそれぞれに対して算出する(S304)。ここで、出力信号をシフト量τだけ位相シフトしたときの、入力信号と出力信号との二乗誤差Err[τ]は下式で与えられる。
Figure 2006029826
但し、Meas(k、τ)は、出力信号をτだけ位相シフトしたときの、出力信号のデジタルデータのk番目のデータを示し、Ref(k)は、入力信号のデジタルデータのk番目のデータを示し、Nは入力信号及び出力信号のデータ数を示す。
ここで、出力信号のシフト量τは、ADC20のサンプリング周期の整数倍であってよい。例えばシフト量τをADC20のサンプリング周期と同一にする場合には、演算部40は、出力信号のデジタルデータを時間方向に一つずつシフトすることにより、容易にシフトデータを得ることができる。
また、出力信号のシフト量τを、ADC20のサンプリング周期より小さくする場合、演算部40は、出力信号のデジタルデータを離散フーリエ変換して、周波数領域の複素信号に変換し、周波数領域の複素信号の位相を、シフト量τに応じてシフトし、位相をシフトした周波数領域の複素信号を逆離散フーリエ変換して、時間領域の信号に変換することにより、シフトデータを算出してよい。
次に、それぞれのシフト量τ毎に算出した二乗誤差を、非線形最小二乗法により近似して二乗誤差の極小値を算出する(S306)。そして、二乗誤差が極小値となるシフト量τを、入力信号と出力信号との位相差、即ち電子デバイス200における遅延量として算出する(S308)。
このような動作により、電子デバイス200における遅延量を算出することができる。また、本例における遅延量測定方法によれば、電子デバイス200の非線形性によって出力信号に歪みが生じている場合であっても、出力信号の波形に依存せず精度よく遅延量を算出することができる。
図3は、入力信号及び出力信号の波形に一例を示す図である。図3においては、入力信号を実線の波形で示し、出力信号を波線の波形で示す。出力信号をシフト量τだけシフトさせた場合、入力信号と出力信号との位相差は、電子デバイス200における遅延量をTpdとすると、Tpd−τで与えられる。
図2において説明したように、演算部40は、出力信号をシフト量τだけ位相シフトし、それぞれのサンプリングポイントにおける入力信号のデータと出力信号のデータとの二乗誤差の総和を算出する。そして、シフト量τを変動させ、当該二乗誤差が極小となるシフト量τを求める。二乗誤差が極小となるのは、Tpd=τのときであるため、二乗誤差が極小となるτを求めることにより、電子デバイス200における遅延量を算出することができる。
図4は、それぞれのシフト量τに対して算出した二乗誤差を示すグラフである。図4において横軸はシフト量τを示し、縦軸は二乗誤差を示す。図4に示すように、二乗誤差は二次曲線で精度よく近似することができる。二乗誤差を非線形最小二乗法により二次曲線に近似し、当該二次曲線の極小値を算出し、そのときのシフト量を求めることにより電子デバイス200における遅延量を精度よく算出することができる。
図5は、遅延量測定方法の他の例を示すフローチャートである。まず、ADC20によって電子デバイス200の入力信号及び出力信号をデジタルデータに変換し、メモリ30に格納する(S300)。次に、出力信号を順次位相シフトするシフト量を決定する(S310)。そして、出力信号のデジタルデータを時間方向に当該シフト量ずつ順次シフトする(S302)。ここで、S302にそれぞれシフトされた出力信号のデジタルデータと、入力信号のデジタルデータとの二乗誤差を算出する(S304)。そして、それぞれのシフト量毎に算出した二乗誤差を、非線形最小二乗法により近似して二乗誤差の極小値を算出する(S306)。このような動作により、S310において設定したシフト量の分解能で、入力信号と出力信号との位相差を算出することができる。
本例における遅延量測定方法は、S310〜S306までの動作を、S310において設定するシフト量を小さくしながら複数回繰り返す。つまり、入力信号と出力信号との位相差の算出を、分解能を小さくしながら行う。例えば、一回目のS310〜S306の動作では、S310において設定するシフト量を、ADC20のサンプリング周期と同一として算出し、二回目のS310〜S306の動作では、S310において設定するシフト量を、ADC20のサンプリング周期の1/10として算出する。
このとき、二回目のS302においては、一回目のS306で算出した、二乗誤差が極小値となるシフト量の周辺のみにおいて、出力信号の位相をシフトする。例えば、二回目のS302においては、一回目のS306で算出したシフト量の前後における、S310で設定した分解能分だけ出力信号をシフトする。このような動作を複数回繰り返し、入力信号と出力信号との位相差を精度よく算出する。S310〜S306までの動作を何回繰り返すかを示すループ回数は、算出したい遅延量の精度に応じて予め定められていてよい。そして、当該ループ回数S310〜S306の動作を行った後、最後のS306で算出したシフト量を電子デバイス200における遅延量として算出する(S308)。
また、ADC20のサンプリング周期の分解能で入力信号と出力信号との位相差を算出する一回目のS310〜S306の動作に代えて、入力信号のデジタルデータと、出力信号のデジタルデータとの相互相関関数を用いて、ADC20のサンプリング周期の分解能で入力信号と出力信号との位相差を算出してもよい。つまり、演算部40は、当該相互相関関数がピーク値を取る位相を、ADC20のサンプリング周期の分解能での、入力信号と出力信号との位相差として算出してよい。
図6は、電子デバイス200の非線形特性を算出する非線形特性算出方法の一例を示すフローチャートである。本例における非線形特性算出方法では、電子デバイス200の非線形特性を算出し、当該非線形特性による出力信号の歪みを補正するためのプリディストーション波形を生成する。プリディストーション波形とは、アンプ等の電子デバイス200に入力する入力信号に、予め電子デバイス200の非線形特性に応じた歪みを与えるための波形である。つまり、プリディストーション波形を入力信号に重畳することにより、電子デバイス200の非線形特性による歪みを相殺することができる。
まず、電子デバイス200における遅延量を測定する(S400)。S400は、図2又は図5に関連して説明した遅延量測定方法によって遅延量を測定する。S400においては更に、算出した遅延量に基づいて、出力信号又は入力信号の位相をシフトし、電子デバイス200における遅延量の影響をキャンセルする。
次に、電子デバイス200における遅延量の影響をキャンセルした入力信号及び出力信号のデータに基づいて、I成分及びQ成分の直交成分のアンバランスを補正する(S402)。そして、S402において補正された入力信号及び出力信号のデータに基づいて、電子デバイス200におけるAM−AM変換特性を算出する(S404)。AM−AM変換特性とは、例えば入力信号のレベルに応じて変化する、電子デバイス200におけるゲインの特性である。S404において算出したAM−AM変換特性は、演算部40が格納する。そして、AM−AM変換特性を補正する(S406)。
次に、補正された入力信号及び出力信号のデータに基づいて、電子デバイス200のAM−PM変換特性を算出する(S408)。AM−PM変換特性とは、例えば入力信号のレベルに応じて変化する、出力信号の位相の特性である。S406において算出したAM−PM変換特性は、演算部40が格納する。そして、AM−PM変換特性を補正する(S410)。そして、演算部40が格納したAM−AM変換特性及びAM−PM変換特性に基づいて、プリディストーション波形を生成する(S412)。
本例における非線形特性算出方法によれば、電子デバイス200における遅延量による影響を、精度よく補正することができるため、電子デバイス200の非線形特性を精度よく算出することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、電子デバイスの非線形性によって出力信号に歪みが生じている場合であっても、出力信号の波形に依存せず精度よく電子デバイスにおける遅延量を算出することができる。
本発明の実施形態に係る測定装置100の構成の一例を示す図である。 電子デバイス200における遅延量を測定する遅延量測定方法の一例を示すフローチャートである。 入力信号及び出力信号の波形に一例を示す図である。 それぞれのシフト量τに対して算出した二乗誤差を示すグラフである。 遅延量測定方法の他の例を示すフローチャートである。 電子デバイス200の非線形特性を算出する非線形特性算出方法の一例を示すフローチャートである。
符号の説明
10・・・信号発生器、12、14・・・スイッチ、20・・・アナログデジタルコンバータ、30・・・メモリ、40・・・演算部、100・・・測定装置、200・・・電子デバイス

Claims (1)

  1. 入力信号に応じて出力信号を出力する電子デバイスにおける遅延量を測定する遅延量測定方法であって、
    前記入力信号及び前記出力信号をデジタルデータに変換する変換段階と、
    前記入力信号又は前記出力信号のいずれかの前記デジタルデータを時間方向に順次シフトさせるシフト段階と、
    前記入力信号のデジタルデータと、前記出力信号のデジタルデータとの二乗誤差を、前記シフト段階におけるシフト量のそれぞれに対して算出する誤差算出段階と、
    前記二乗誤差が極小値となる前記シフト量を非線形最小二乗法によって算出し、算出した前記シフト量を前記電子デバイスにおける遅延量とする遅延量算出段階と
    を備える遅延量測定方法。
JP2004205178A 2004-07-12 2004-07-12 遅延量測定方法、及び測定装置 Expired - Fee Related JP4526891B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004205178A JP4526891B2 (ja) 2004-07-12 2004-07-12 遅延量測定方法、及び測定装置
PCT/JP2005/011439 WO2006006354A1 (ja) 2004-07-12 2005-06-22 遅延量測定方法
DE112005001590T DE112005001590T5 (de) 2004-07-12 2005-06-22 Verzögerungsmessverfahren
US11/251,600 US7197413B2 (en) 2004-07-12 2005-10-25 Delay amount measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004205178A JP4526891B2 (ja) 2004-07-12 2004-07-12 遅延量測定方法、及び測定装置

Publications (3)

Publication Number Publication Date
JP2006029826A true JP2006029826A (ja) 2006-02-02
JP2006029826A5 JP2006029826A5 (ja) 2007-04-19
JP4526891B2 JP4526891B2 (ja) 2010-08-18

Family

ID=35783703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004205178A Expired - Fee Related JP4526891B2 (ja) 2004-07-12 2004-07-12 遅延量測定方法、及び測定装置

Country Status (4)

Country Link
US (1) US7197413B2 (ja)
JP (1) JP4526891B2 (ja)
DE (1) DE112005001590T5 (ja)
WO (1) WO2006006354A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009222898A (ja) * 2008-03-14 2009-10-01 Ricoh Co Ltd ベルト駆動制御装置及び画像形成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214525A (ja) * 1985-07-11 1987-01-23 Yokogawa Hewlett Packard Ltd タイミング較正方法
JPH04120472A (ja) * 1990-09-11 1992-04-21 Matsushita Electric Ind Co Ltd 信号比較装置
JP2002040099A (ja) * 2000-07-24 2002-02-06 Advantest Corp 近似波形生成方法及び半導体試験装置
JP2003014786A (ja) * 2001-06-27 2003-01-15 Iwatsu Electric Co Ltd トリガ信号生成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214525A (ja) * 1985-07-11 1987-01-23 Yokogawa Hewlett Packard Ltd タイミング較正方法
JPH04120472A (ja) * 1990-09-11 1992-04-21 Matsushita Electric Ind Co Ltd 信号比較装置
JP2002040099A (ja) * 2000-07-24 2002-02-06 Advantest Corp 近似波形生成方法及び半導体試験装置
JP2003014786A (ja) * 2001-06-27 2003-01-15 Iwatsu Electric Co Ltd トリガ信号生成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009222898A (ja) * 2008-03-14 2009-10-01 Ricoh Co Ltd ベルト駆動制御装置及び画像形成装置

Also Published As

Publication number Publication date
WO2006006354A1 (ja) 2006-01-19
US7197413B2 (en) 2007-03-27
US20060161383A1 (en) 2006-07-20
DE112005001590T5 (de) 2007-05-31
JP4526891B2 (ja) 2010-08-18

Similar Documents

Publication Publication Date Title
US8290032B2 (en) Distortion identification apparatus, test system, recording medium and distortion identification method
TWI423589B (zh) 用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法
US8280667B2 (en) Test apparatus, performance board and calibration board
KR101407354B1 (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
EP1583243B1 (en) Linearity compensation by harmonic cancellation
US7999706B2 (en) Characteristic acquisition device, method and program
US8358682B2 (en) Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method
JP2003133954A (ja) インターリーブa/d変換器の校正方法
KR20090031211A (ko) 주기 신호의 진폭 측정 방법 및 장치 및 자기 헤드의 시험방법 및 장치
US7821432B2 (en) Analog digital convert apparatus, analog digital convert method, control apparatus and program
US6809668B2 (en) Interleaving A/D conversion type waveform digitizer module and a test apparatus
JPH10145231A (ja) A/d変換装置及びd/a変換装置におけるデータ補正方法
JP5035815B2 (ja) 周波数測定装置
US9166610B2 (en) Converter arrangement and method for converting an analogue input signal into a digital output signal
US8208586B2 (en) Jitter measuring apparatus
US20150035691A1 (en) Method and related device for generating a digital output signal corresponding to an analog input signal
US7526701B2 (en) Method and apparatus for measuring group delay of a device under test
JP4526891B2 (ja) 遅延量測定方法、及び測定装置
KR20090085283A (ko) 아날로그 디지털 변환기의 오차 보정 장치 및 방법
US9292035B2 (en) Packet based DDS minimizing mathematical and DAC noise
US7777661B2 (en) Interpolation method and a circuit for carrying out said method used in a high-resolution encoder
JP2698598B2 (ja) 波形測定装置
JP2011024200A (ja) 変調装置、試験装置および補正方法
JP4814136B2 (ja) 信号処理方法および信号処理装置
JP2021016028A (ja) Ad変換装置、ad変換方法および信号処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130611

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees