TWI423589B - 用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法 - Google Patents

用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法 Download PDF

Info

Publication number
TWI423589B
TWI423589B TW096135907A TW96135907A TWI423589B TW I423589 B TWI423589 B TW I423589B TW 096135907 A TW096135907 A TW 096135907A TW 96135907 A TW96135907 A TW 96135907A TW I423589 B TWI423589 B TW I423589B
Authority
TW
Taiwan
Prior art keywords
circuit
output
signal
values
value
Prior art date
Application number
TW096135907A
Other languages
English (en)
Other versions
TW200832920A (en
Inventor
William Scott Mcdonald
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of TW200832920A publication Critical patent/TW200832920A/zh
Application granted granted Critical
Publication of TWI423589B publication Critical patent/TWI423589B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0328—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers in which the phase increment is adjustable, e.g. by using an adder-accumulator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Details Of Television Scanning (AREA)

Description

用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法
本發明大致上係關於自動測試設備，並且特別是關於用以測試半導體裝置之信號的產生作業。
半導體裝置在其製造的過程中係被測試，並且經常是多次。可利用一稱為「測試器」的自動測試設備以產生測試信號俾激勵一待測裝置(DUT)，並且測量來自該DUT的回應。該測試器可藉由比較由一經審慎控制之測試樣式所激起的回應與一所預期回應，以決定該DUT是否適當地運作。
為完整地進行裝置測試，該測試器應產生並測量像是可在該等裝置之所欲操作環境裡發現到的信號。由於需要測試無數種半導體裝置，因此自動測試設備係經設計為可予程式設計，因此該者可產生或測量為以測試任何所欲類型之半導體裝置而需要的信號。
此外，必須準確地產生出該等測試信號。不準確的測試信號係導致不準確的測試結果，而這又將係造成將按如預期般實際地執行的半導體裝置歸類為瑕疵性裝置並予拋除。測試信號的不準確性亦可能產生測試結果的不確定性，使得對於一些所測裝置之子集合而言，即無法決定該裝置是否按如預期般執行。而當不確定性排除掉決定一裝置是否準確地運作時，係將該裝置歸類為瑕疵性且予拋除。因此在一測試器裡不準確的信號產生作業係具有與其相關聯的高成本。
正弦信號是一種在一測試器中經常係產生出的信號。例如，可將一正弦信號供應至該待測裝置，並因此可測量該裝置對此正弦信號的回應。在其他實例裡，是將該正弦信號運用在施加於該待測裝置的時序信號。
無論是以怎樣的方式將該正弦信號運用作為一測試信號，信號產生作業的不準確性都會影響到測試結果。若是將該正弦信號直接地施用於該待測裝置，所測得回應可能不會如所預期般－這並非因為該裝置有瑕疵，而是由於該測試信號並非如所預期者。若將該正弦信號運用在對其他事件進行計時，則可能會無法偵測到所預期回應－這並非因為該裝置無法產生該回應，而是由於該測試器是在錯誤時刻處測試該回應。因此，準確地產生出可設計之正弦信號在一自動測試系統的許多方面來說確為重要。
有些測試器是利用直接數位合成(DDS)以產生出具可設計之頻率的正弦信號。而利用DDS以產生一正弦信號的傳統方式是將代表一正弦信號循環的數值儲存在查找表之內。一相位累計器週期性地產生相位值，此等可作為對該查找表的位址。在該累計器內之數值係每個時段增加一個經設計的相位增量。當利用來自該相位累計器的數值以定址該查找表時，該查找表的輸出為一序列的數值，該等是代表位在一正弦波之上而於相位上係按該相位增量所相隔的多個點處。而為產生一週期性信號，該相位累計器可在當按該相位增量而增加所累計相位時利用模數算術。當將該相位增量加至經累計相位係導致一超出該正弦波之一循環的終點處之相位值時，該相位累計器即將該相位值轉換為一距該經儲存在該查找表內之循環起點處等同距離的相位值。
該經設計之相位增量的大小控制著該查找表之輸出為行旅一個正弦波循環所需耗用時間的長度。此時間係與所產生出之正弦波的頻率成反比，因此，標定該相位增量可提供一種設計該正弦波之頻率的機制。
可將在來自該查找表之系列輸出內的數值轉換成一類比信號，其係一具有經設計頻率的正弦波。
可藉由數位方式產生出一近似一正弦波之信號，藉以實作一種用以產生出可程式設計正弦信號的低成本且高準確電路。雖此一信號若經直接地使用可能會產生一具高失真度的正弦波，然可利用一校正非線性誤差的電路以降低此失真度。而用以校正在一數位至類比轉換器或該測試系統其他部分內之非線性誤差的相同電路亦可校正因利用一僅近似一正弦波之數位信號而引入的非線性誤差。
可按如一拋物線函數來計算該近似一正弦波的數位信號。因為能夠計算拋物線函數－而不是儲存在一查找表內－故可利用場可程式閘極陣列，或是其他具備有限板上記憶體的元件，以產生該正弦近似值。由於可按低成本獲用此等元件，並且常常會為其他理由而經併入在測試系統內，因此隨可按低成本方式將一根據本發明之一實施例的正弦信號產生器併入在一測試系統裡。
在一特點裡，本發明是有關於一種用以產生一正弦信號的設備。該設備含有一數位至類比轉換器，其係具有一數位輸入及一類比輸出。該數位至類比轉換器係經調適以在該類比輸出處產生一代表在該數位輸入處之數位數值的類比信號。該類比信號包含一由一轉換誤差函數所表示的誤差。該設備包含一第一電路，其係具有一提供複數個近似於正弦信號之至少一部分的數值之輸出。該等複數個數值具有一近似誤差。該設備亦包含一第二電路，其係經耦接於該第一電路的輸出與該數位至類比轉換器的數位輸入之間。該第二電路係經調適以失真在該第一電路之輸出處的數值，藉以至少部份地補償該數位至類比轉換器的轉換誤差函數以及該第一電路的近似誤差。
在另一特點裡，本發明是有關於一種用以產生複數個正弦信號的設備。該設備含有，對於該等複數個正弦信號各者，一數位至類比轉換器，其係具有一數位輸入及一類比輸出。該數位至類比轉換器係經調適以在該類比輸出處產生一代表在該數位輸入處之數位數值的類比信號。該設備亦包含一第一電路，其係具有一提供複數個近似於正弦信號之至少一部分的數值之輸出。該設備亦包含一第二電路，其係經耦接於該第一電路的輸出與該數位至類比轉換器的數位輸入之間。該第二電路係經調適以失真在該第一電路之輸出處的數值，藉以至少部份地補償該第一電路的近似誤差。
在一進一步特點裡，本發明是關於一種產生一正弦信號的方法。該方法包含產生一數位數值序串，其係代表一正弦信號之至少一部分的近似值；失真該等數位數值，藉以補償一在逼近該正弦信號上的誤差及一轉換誤差；以及將該等經失真之數位數值轉換成一類比信號。
本發明人既已知曉可藉由一準確、可程式設計之正弦信號產生器以改善一半導體測試系統，而該產生器係隨可按低成本而如一測試系統之一部份的方式所實作。根據本發明之一實施例，可實作一正弦信號產生器而不需由查找表儲存該正弦信號的表示。因此，隨即能夠在一場可程式閘極陣列，或是其他具備有限記憶體的半導體裝置，中實作出該正弦信號產生器。而按如一含有多個正弦信號產生器之自動測試系統的一部份將會特別地希望降低對大量記憶體以儲存一查找表作為一正弦信號產生器之一部份的需要。
圖1說明一自動測試系統，其係可運用一或更多個根據本發明之一實施例的正弦信號產生器。該測試信號110含有控制電路112。該控制電路112可含有一電腦作站或是其他作為一使用者介面的裝置。經由此一使用者介面，一使用者可程式設計該系統110，藉以產生作為該待測裝置(DUT)150之激訊的測試信號，並且捕捉來自該DUT 150的回應。而透過該控制電路112的程式設計亦可標定對各激訊信號或激訊信號之樣式的所預期回應。
該控制電路112可包含一電腦工作站，其係經接附於一測試器本體，該本體為併同於在一測試器本體之內的控制電路而運作。該工作站可經程式設計以既控制該測試系統110俾產生測試信號，並且又分析由該測試系統110所測得的信號。然而，該控制電路112之實作並非本發明的關鍵，同時可按如一傳統測試系統或是按任何其他的適當方式以實作該控制電路112。
該控制電路112可控制多個產生經施加於該DUT 150之信號及/或測量該DUT 150之信號輸出的電路。在所述實施例裡，該測試系統110可產生並/或測量數位及類比信號兩者。
數位通道電路1141 、1142 、...、114N 可經程式設計以根據經設計之激訊樣式產生數位測試信號。該等數位通道電路1141 、1142 、...、114N 亦可經程式設計以測量該DUT 150的數位信號輸出，並且決定該DUT 150是否按如預期般地回應於所施加的激訊。各個數位通道電路1141 、1142 、...、114N 可一次對一位在該DUT 150上之測試點產生或測量一數位測試信號。由於該DUT 150可含有無數個測試點，因此該測試系統110可含有多個數位通道電路。
即以該數位通道電路1141 為例，該等數位通道電路各者含有多個子電路，藉以根據一經設計樣式產生或測量一數位測試信號。該數位通道電路1141 的操作係由一或更多的時脈所計時，而該等時脈是由一時脈產生器118所產生。因為可對該時脈產生器118所產生之時脈的頻率加以設計，從而該數位通道電路1141 能夠在所欲時點處產生具所欲頻率的測試信號。
時序產生器120利用由該時脈產生器118所產生的時脈以產生一或更多時序信號，此等控制在該數位通道電路1141 內之其他元件的操作。在圖1所述之實施例裡，該數位通道電路1141 含有一格式電路116。該格式電路116利用由該時序產生器120所產生之時序信號以將一經由該驅動器122施加至該DUT 150上一測試點的波形予以格式化。例如，該格式電路116可產生信號，而該等信號係在由來自該時序產生器120之時序信號所控制的時點處進行狀態移轉，像是自一邏輯高位狀態轉至一邏輯低位狀態。
為對來自該DUT 150的輸出加以測量，來自該時序產生器120之信號可控制該比較器124對該DUT 150上一測試點的輸出進行取樣之時點。例如，該格式電路116可讀取該比較器124的輸出，並且將其比較於一經設計之預期數值，以決定該DUT 150是否在一由該時序產生器120產生之時序信號所控制的時點處按如預期般地輸出一數值。
通常可利用如在傳統測試系統內之元件或是其他的適當元件以實作該數位通道電路1141 的元件。然而，在所述實施例裡，該時脈產生器118含有一或更多根據本發明之一實施例的正弦信號產生器。
可利用此一正弦信號產生器以產生一具有一經設計頻率的正弦信號。該正弦信號可用於導衍出一具有相同頻率的時脈。例如，可在一極高增益放大器中將該正弦信號放大，以產生一酷似經常在一電子設備中用來作為一時脈信號之傳統方波的信號。對於按此方式所產生出以獲致一準確時脈信號的信號而言，該正弦信號最好是具有低失真，這是由於正弦信號的失真可能會轉譯為根據該時脈所產生之時序信號裡的不準確性。
該自動測試系統110亦含有一或更多用以產生或測量類比信號的類比通道。在圖1的實施例裡，該測試系統110係經顯示為具有一類比通道130以產生一類比信號。在圖1所示之實施例裡，該類比通道130產生一類比測試信號，其係經顯示如一具有可設計頻率的正弦波。因此，該類比通道130係經顯示為含有一正弦波產生器132，而該者則是耦接於一驅動器134。該驅動器134又耦接於該DUT 150上的一測試點，並且供應由該正弦波產生器132所產生之正弦波作為一測試信號。
該類比通道140可捕捉一類比信號以供分析。在所述實施例裡，該類比通道140含有一接收器144，其係可作為一信號緩衝器及調節器。該類比通道140亦含有一類比捕捉電路142。該類比捕捉電路142可對一經該接收器144所緩衝之信號加以取樣，以供在該控制電路112或該自動測試系統110內的其他元件裡進行處理。可藉由自一正弦信號產生器所導算出的時脈來控制這些樣本的時序。
切換電路雖未經顯明表示，然亦可納入此等電路，藉以將該等類比及數位通道耦接至該DUT 150上的一測試點或其他信號，而該自動測試系統110可含有此等切換電路。經耦接於該類比通道140的切換電路可讓該類比通道140能夠按如一測試之一部份以對由該DUT 150所產生的信號進行測量。此外，此切換電路可讓該類比通道140能夠連接至該測試系統110的其他類比或數位通道，藉此為以校調或其他之目的而對由該等通道所產生的信號進行測量。
圖1為簡便說明之目的顯示有兩個類比通訊。而一根據本發明之一實施例的測試系統可擁有任意數量能夠產生及/或測量類比測試信號的類比通道。可將執行不同或額外功能的類比通道併入在該測試器110內。此等不同或額外類比通道亦可併入可程式設計的正弦波產生器，藉以產生為以施加於該DUT 150的正弦信號，或是另以控制該DUT 150之一測試作業的部份特點。
即如可自圖1之自動測試系統110的繪圖中觀察得知，一自動測試系統可含有多個電路，該等產生具有可程式設計頻率的正弦波。圖2說明一正弦波產生器210，其係可用以產生在該測試器110內的部份或所有正弦信號。該正弦波產生器210可用來產生具有可程式設計頻率的正弦波，並且可運用在一像是數位通道1141 之數位通道內，或一像是類比通道130或140之類比通道內，或者是一自動測試系統內的任何其他位置處。
該正弦波產生器210含有一查找表220。該查找表220可經實作於一或更多的記憶體內，而其係儲存有代表在一正弦波上之多個點處的數位數值。該等數值係經儲存於該查找表220裡，在與該正弦波之相位相關聯而於該點出現該數值的位址處。因此，當藉一代表該正弦波上之一相位的數值以定址該查找表220時，該數表即輸出該正弦波在該相位處的數值。
至該查找表220的位址是由該相位累計器410所產生。即如在傳統DDS電路內般，該相位累計器410輸出一系列的位址，此等係按一相位增量而接續地遞增。利用一模數算術以計算該增量，因此若增加該相位累計器410內之數值係獲致一超出該正弦波一循環之終點的相位，則該相位累計器410計算一相位，其係一超出該正弦波之循環起點而與超出該循環終點之遞增相位相同的量值。
回應於該位址系列，該查找表220產生一輸出222，其係一序列在一正弦樣式上有所變化的數位數值。該樣式之變異頻率係依據由該相位累計器410所使用的相位增量而定。從而，藉由設計該相位增量，即能設計自該查找表220所輸出之正弦波的頻率。
該輸出222處的數位數值係經耦接到一數位至類比轉換器(D/A)224。該D/A 224將該數位數值系列轉換成在其輸出226處的類比信號。在一理想數位至類比轉換器裡，若在其輸入處的數位數值系列代表一完美正弦波，則在該輸出226處的類比信號係為一理想正弦波。然而，實際的數位至類比轉換器實作在其操作上並非完美地線性。從而，各個數位至類比轉換器係引入微量的非線性誤差。當產生一正弦波時，由一數位至類比轉換器所引入的非線性誤差係狀似在輸出226處之類比信號裡的失真。
為減少由該D/A 224所引入的非線性誤差量，並因而該失真量，可將一預失真電路460連接於該查找表220與該D/A 224之間。該預失真電路460含有查找表，其係可經程式設計以表示由該D/A 224所引入之非線性誤差的數值。可將這些數值自該輸出222處之數值串流裡的數值減除，藉此移抵由該D/A 224所引入的誤差。當將該預失真電路460的輸出施用於該D/A 224時，經該預失真電路460所扣減之失真可移抵由該D/A 224內之轉換作業增入的失真。從而，該輸出226可準確地表示一純淨正弦波而具較低度的失真。
在圖2所示之實施例裡，該預失真電路460僅補償在該D/A 224內所引入的非線性誤差。而在其他實施例裡，該預失真電路460亦可補償其他的非線性誤差來源，包含因儲存在該查找表220之內的數值並非描述一完美正弦波而所引入的誤差。
在圖2的實施例裡，該正弦信號產生器210可按兩種方式利用該查找表。可利用該查找表220以儲存一正弦波表示。亦可在該預失真電路460裡利用查找表以儲存校正因數。在一些實施例裡，可能是會希望減少在實作一正弦信號產生器時所使用的記憶體數量。圖3顯示一正弦信號產生器310，其係使用較少的查找表，並因此可實作於具較少記憶體的電路內。
即如該正弦信號產生器210般(圖2)，該正弦信號產生器310含有一相位累計器410，其係可經設計有一相位增測量，藉以控制在輸出326處所產生之正弦波的頻率。即如該正弦信號產生器210般，是由該D/A 224產生該輸出326。同時，亦如該正弦信號產生器210般，對該D/A 224的數位輸入係經預失真。在圖3的實施例裡，是在一預失真電路460’裡提供該預失真。
該預失真電路460’可為一具有與該預失真電路460(圖2)相同之拓樸的電路。然而，對該預失真電路460’的輸入是不同於對該預失真電路460的輸入。從而，在該預失真電路460’內所施加的校正因數可為異於在該預失真電路460內所施加者。即如在後文中參照於圖4B進一步詳述者，該預失真電路460是藉由讀取經實作於電腦記憶體之內的查找表以計算出校正因數。
從而，該預失真電路460’異於該預失真電路460之處在於，查找表裡所儲存之特定數值是包含在該預失真電路460’內。在該正弦信號產生器310裡，該預失真電路460’儲存有能夠校正在該D/A 224內所引入之失真，以及由該輸出322與一正弦波間之差值所引入的失真，兩者的數值。
在該正弦信號產生器310裡，輸出322僅係用以作為一正弦波的近似。因此，輸出322與一正弦波之間的差值大於輸出222與一正弦波之間的差值。從而，相較於在該正弦信號產生器210(圖2)裡補償由輸出222與一正弦波間之差值而引入的失真，在該正弦信號產生器310裡補償由輸出322與一正弦波間之差值而引入的失真可獲益更多。
可利用一拋物線產生器510而取代該查找表220(圖2)，藉以在該正弦信號產生器310內產生對於一正弦波的近似結果。不以自一查找表讀取描述一正弦波之數值，而是由該拋物線產生器510計算出逼近一正弦波的數值。在圖3所述之實施例裡，該拋物線產生器510可利用一拋物線函數，對由該相位累計器410所標定之任何相位計算出對一正弦波之數值的近似值。然確可運用任何為以逼近一正弦波的適當方法。
該拋物線產生器510雖因輸出322並不代表一正弦波而引入不準確性，然這些不準確性不需影響到該輸出326所代表的準確性。可在當校正該D/A 224所引入的不準確性時，同時地在該預失真電路460’裡校正該輸出322內的不準確性。可藉由在一校調副程式的過程中，測量因該D/A 224中而引入之非線性誤差以及因該輸出322僅一正弦波之近似值而引入的失真兩者所引起的失真來達到此校正。底下說明一決定用於該預失真電路460及460’之校調係數的方法。
即如該正弦信號產生器210，可按任何適當方式實作該正弦信號產生器310。即以一範例，可在半導體積體電路上實作該等正弦信號產生器210及310的元件。第4A、4B及5圖提供電路組態範例，該等可用以在一半導體積體電路中，或是按任何其他的適當方式，實作該正弦信號產生器的元件。
圖4A提供一電路範例，其係可用以實作該相位累計器410。即如圖4A所示，該相位累計器410含有一暫存器416，其係儲存一代表一經累計相位的數值。該暫存器416儲存一具有N個位元的數值。在該暫存器416內的位元數目對於本發明並非關鍵，同時可使用任何適當數量的位元。無論該暫存器416內的位元數目為多少，皆可將經儲存在該暫存器416內的數值經解譯為在一正弦波循環內之一點處的相位值。對於該相位累計器410的各個操作時段，在該暫存器416內的所存數值係依一經儲存在該暫存器412之內的相位增量所遞增。
雖未經顯明表示，然確可由像是該控制電路112(圖1)程式設計在該相位增量暫存器412之內的數值。在所述實施例裡，可藉由程式設計經儲存在該暫存器412內的相位增量值，來設計利用相位累計器410而由該正弦信號產生器所產生之輸出的頻率。
該相位累計器410含有一加法器414。對於該相位累計器410的各個操作時段，先前經儲存在該經累計相位暫存器416內的數值係被經儲存在該相位增量暫存器412之內的數值所遞增。然後將該加法器414的輸出儲存在累計相位暫存器416內，以作為新的累計相位。
若在該加法器414之輸入處的數值加總至一需要比起可儲存在一累計相位暫存器416內者為更多之位元來表示的數值，則可逕拋除該總和的最顯著位元。拋除最顯著位元可獲致經儲存在該累計相位暫存器416內之數值係按照與利用模數算術將該相位增量加至該累計相位相同的方式遞增。由於是利用該相位累計器410的輸出以定址一正弦波之一循環上的點處，因此拋除該總和的最顯著位元可獲致將一表示超出該循環終點之相位的數值轉換成超出該循環起點一與超出該循環終點之數值相同量值的數值。因此可利用圖4A的電路以產生一系列循環地重複的相位值。然而，可運用任何為以產生一相位信號的適當技術。
圖4B說明一可用以實作該預失真電路460之電路的實施例。該預失真電路460含有兩個查找表，即I查找表462及Q查找表464。該等查找表462及464各者可為於一電腦記憶體內，或是按任何其他適當方式，所實作。可一校調副程式過程中決定這些經儲存在該等查找表462及464各者之內的數值。後文中將說明一適當校調副程式的範例。簡言之，該校調副程式可決定同相及正交相位校正值。這些校正值被分別地儲存在該I查找表462及該Q查找表464內。
當將一待予預失真之信號施加於該預失真電路460的輸入處時，可利用該信號以定址該I查找表462。在該相移器470裡將該輸入信號移位約90°，以產生象限信號Q(t)。利用該Q(t)以定址該Q查找表464。對於該輸入信號的各個樣本而言，可分別地自該I查找表462及該Q查找表464中讀取出一I校正值及一Q校正值。在該加法器472處將這些校正因數加總。將該等I及Q校正因數的總和自該加法器474處之輸入信號中減除，以在該預失真電路460的輸出處產生一經預失真信號。
在該正弦信號產生器310(圖3)裡，可將該拋物線產生器510的輸出322表示如X(t)，即所欲輸出信號，再加上一失真量，此值在圖4B中經標註為p(t)。該函數p(t)代表由於該輸出322是由對一正弦波之拋物線近似值所導出，而並非一正弦波表示，所引入的誤差。該D/A 224中所引入的誤差則可表如c(t)。
經儲存在該I查找表462及該Q查找表464內的係數共集地代表因該D/A 224內之轉換結果而引入，以及由於該輸出322並非精確正弦而引入，的非線性誤差。因此，該加法器472的輸出可表示如c(t)＋p(t)，這表示一由藉一拋物線函數以逼近一正弦波所引入之誤差，即p(t)，以及由該D/A轉換器224所引入之誤差，即c(t)，的組合。當將此數值自該加法器474內的輸入減除時，可將該所獲輸出表示如X(t)－c(t)。因此，該預失真電路460的部份輸出可移除藉由以一拋物線函數來表示一在輸出322處之正弦波所引入的誤差，而同時將待予施加於該D/A 224的數值預失真一量值，藉以補償在該D/A 224內進行轉換時係被引入的失真。
現參照圖5，其中說明一可用以計算對一正弦信號之近似值的電路之範例。圖5說明一其中利用一拋物線函數以逼近一正弦波的實作。
在所述實施例裡，該拋物線信號產生器510包含一子電路512I 及一子電路512Q 。該等子電路512I 及512Q 具有相同的組態，然處理不同資料以產生表示一正弦波的同相及正交相位成份。該拋物線信號產生器510的輸入係經耦接如一對該子電路512I 的輸入。相同的輸入值經由該相移器530而耦接至該子電路512Q 的輸入。在所述實施例裡，該相移器530可為一按任何適當方式所實作的90°相移電路。
由於該等子電路512I 及512Q 可擁有相同的組態，因此僅對該子電路512I 的操作加以描述。然在另一實施例裡，該等子電路512I 及子電路512Q 可擁有不同的組態。
該子電路512I 可利用一與正弦波相關聯的對稱性，藉此簡化為以產生一正弦波之完整循環的數值所需之電路。可將一正弦波視為具有四個象限。該第一象限展據0到90°之間的相位值。該該第二象限展據90°到180°之間的相位值。該第三象限展據180°到270°之間的相位值，而該第四象限展據270°到360°之間的相位值。
該等象限係關聯於由該相位累計器410所輸出的相位值。於0與該相位累計器410輸出處之完整大小數值的四分之一間的數值是位在第一象限內。於該相位累計器410輸出處之完整大小數值的四分之一及一半間的數值是位在第二象限內。第三及第四象限是對應於在該相位累計器410輸出處之完整大小數值的一半及完整大小數值間的數值。從而，可藉由該相位累計器410所輸出之相位值的兩個最顯著位元來識別出一相位值所落屬的象限。
由於一正弦波的對稱性，因此在象限二、三及四之內的正弦波數值可從在第一象限之內的數值導算出。在該第二象限內的數值為在該第一象限內之數值的映射影像，然係隨相位增加而減少，相對於在該第一象限內之數值是隨相位增加而提高。而在該等第三及第四象限之內的數值則可為按如在該等第一及第二象限內之相對應數值的負值者所決定。
為充分發揮此一對稱性，該子電路512I 含有可識別出與一在其輸入處之相位值相關聯的象限之電路。計算作業係基於一待予對其產生一數值之相位的所有(除最顯著位元外)位元所執行－這可獲致對一在該正弦波之前半循環內的相位可計算出與在後半之內者相同的數值。稍後可施加適當的校正作業以令在該循環後半裡之數值為負值。
在該子電路512I 內的計算作業是在一乘法器516I 內執行。該乘法器516I 接收一待予對其產生一數值之相位的全部(除該最顯著者外)位元以作為一輸入。第二個乘法運算元為該第一輸入之2的補數，並且是在一2補數電路514I 之內所產生。
至於如何運用該乘法器516I 是根據該其中數值所落屬於此之象限而定。若該數值是在第一象限裡，則在該乘法器516I 中所計算出之乘積的最顯著位元是代表該正弦波近似值超出零的量值。若該數值是在第二象限裡，則該最顯著位元是代表該近似值低於該完整大小值的量值。而對於在第三及第四象限裡的數值，該數值係若該數值為分別地位在該第一或第二象限內則將會被計算出之數值的負值。
為根據象限以將所算得數值加以轉換，首先將在該乘法器516I 之輸出處的最顯著位元傳至一1補數電路520I 。在所示實施例裡，係將23個位元傳至該1補數電路520I 。該1補數電路520I 可選擇性地構成該乘法器516I 之輸出的壹補數。
該1補數電路520I 是否在其輸入處構成1的補數是根據該數值所落屬之象限而定。該1的補數係為位在第二及第四象限之內的數值所計算。位在第一及第三象限之內的數值則通過該1補數電路520I 而無予補算。為依需要而選擇性地補算該乘法器516I 之輸出，該l補數電路520I 係經供以該比較器518I 的輸出。
在所述實施例裡，該相位累計器410輸出的長度為23位元。從而，一200,000H 的數值可識別該完整大小數值的四分之一。藉由利用一200,000H 遮罩以比較該輸入相位，該比較器518I 可決定該輸入相位究係將一數值標定在該正弦波的第二或是第四象限之內。若該相位在相符於該200,000H 內之邏輯1的位元位置處具有邏輯1，則該比較器518I 的輸出係經確張，而這表示一在該第二或第四象限之內的相位。
為產生在第二或第四象限之內而與相位成正比地遞減的數值，可對在這些象限內的數值，計算出該乘法器516I 所輸出數值之1的補數。由於該比較器518I 的輸出被提供作為一對該1補數電路520I 的致能輸入，因此該1補數電路520I 對於在該第二或第四象限之內的數值補算該乘法器516I 的輸出。
對於在象限一及二之內的相位，該1補數電路520I 所輸出之數值是代表該子電路512I 之輸出應超出零的量值。而對於在象限三及四之內的相位，該1補數電路520I 所輸出之數值則是代表該子電路512I 之輸出應少於零的量值。為產生一由該子電路512I 所輸出而具有所欲特徵的數值，可將該1補數電路520I 所輸出之數值平行地施加於加法器522I 及減法器525I 。依據該輸入相位的象限，選擇在該加法器522I 或該減法器525I 內所算得之數值輸出的任一者來作為該子電路512I 的輸出。
在所述實施例裡，該子電路512I 的輸出係按如24位元所表示。從而，800000H 為輸出數值範圍的中點。高於800000H 的數值可被視為正值。低於800000H 的數值可被視為負值。在該加法器522I 裡，將由該1補數電路520I 所輸出的數值加上800,000H 以表示一正值，像是出現在一正弦波之第一及第二象限內。相反地，該減法器525I 自800,000H 減去由該1補數電路520I 所輸出的數值以表示一負值，像是出現在一正弦波之第三及第四象限內。
該乘法器526I 可根據該輸入相位輸出究係分別地代表一在該正弦波之第一或第二象限內之相位抑或在該正弦波之第三或第四象限內之相位而定，選擇該加法器522I 或該減法器525I 的數值輸出以作為實際的輸出數值。由於在該正弦波之第一或第二象限內的相位值具有一最顯著位元0，並且在該正弦波之第三或第四象限內的相位值具有一最顯著位元1，因此可利用來自該相位累計器410的數值之最顯著位元值以於該加法器522I 與該減法器525I 的輸出之間進行選擇。從而，可利用該輸入相位之最顯著位元作為一對於該乘法器516I 的選擇輸入。
操作上，自該相位累計器410輸出一系列的相位值，並施加作為一對於該拋物線信號產生器510的輸入。雖未顯明表示，然可將圖5內的電路管線化，藉以縮短在計算該輸入序列裡逼近該相位值之正弦數值上的平均延遲。
該子電路512Q 的運作方式是類似於該子電路512I ，除對該子電路512Q 之輸入係在相位上經位移約90度以外。此外，該子電路512Q 的元件可具有與在該子電路512I 內之相對應元件相同的結構及功能。例如，該2補數電路514Q 可具有與該2補數電路514I 相同的結構及功能。同樣地，該等乘法器516Q 、比較器518Q 、1補數電路520Q 、加法器522Q 、減法器524Q 及乘法器526Q 可特別地具有類似於該等乘法器516I 、比較器518I 、1補數電路520I 、加法器522I 、減法器524I 及乘法器526I 者的結構及功能。
藉由計算該拋物線信號的I及Q成份兩者，即可將該拋物線信號產生器510的輸出施加在運作於一I及一Q成份兩者的下游電路。例如，圖4B顯示該預失真電路460收到一輸入I(t)以作為對該I查找表462的輸入，以及一數值Q(t)以作為對該Q查找表464的輸入。在其中是併同於一預失真電路460而運用該拋物線信號產生器510的實施例裡，可將該子電路512I 輸出耦接至該I查找表462的輸入，並且將該子電路512Q 的輸出耦接至該Q查找表的輸入。
無論是以怎樣方式運用該拋物線信號產生器510所輸出的數值，圖5皆說明確能計算出該等輸出而無須使用到查找表。可利用數位邏輯電路來實作該拋物線信號產生器510的各主要元件。因此，可在含有數位邏輯之半導體晶片內實作該正弦波產生器310，即使是該等半導體晶片並不含有為查找表所需要的大量記憶體亦然。而在一含有多個正弦波產生器之自動測試系統的情境下，係特別地希望是在數位邏輯裡實作一正弦波產生器。例如該自動測試系統110可在各個數位通道內，像是數位通道1141 、...、114N ，之時脈產生器118裡含有一或更多個正弦波產生器。同樣地，可在各個類比通道裡實作一或更多的正弦波產生器。
即如一範例，可在一可程式邏輯裝置裡實作一或更多的正弦信號產生器。圖6說明一積體電路晶片，其係適於運用在實作一或更多像是該正弦信號產生器310的正弦信號產生器。
該場可程式閘極陣列610含有輸入單元612、輸出單元614、可程式邏輯單元616及區塊記憶體618。該等可程式邏輯單元616及區塊記憶體618可經組態設定以實作一或更多功能，此等係經對施加至該等輸入單元612的輸入信號所執行，藉以在該等輸出單元614處產生輸出信號。
該場可程式閘極陣列610可經程式設計以執行多相功能。然而，在該場可程式閘極陣列內所設計的功能共集地皆無法要求超過在該等可程式邏輯單元616之內所含有的可程式邏輯單元。同樣地，在該場可程式閘極陣列610之內所實作的功能共集地皆無法要求較該區塊記憶體618內所含有者為多的記憶體。若需要更多的邏輯單元或是更多的記憶體任一者以實作一組功能，則必須將額外的半導體晶片增入至該測試系統，藉此提供支援所要求功能的電路。
該正弦信號產生器310具有一良好適合於在一像是該場可程式閘極陣列610，而其中含有可組態設定之邏輯和一些記憶體，之可程式邏輯裝置內進行實作的架構。可利用該等可程式邏輯單元616以實作該相位累計器410及該拋物線產生器510。該預失真電路460’的邏輯部分亦可為在該等可程式邏輯單元616內所實作。而該預失真電路460’內的查找表則可為在該區塊記憶體618內所實作。
若該正弦信號產生器310要求進一步的區塊記憶體以亦儲存一正弦波查找表，則在該區塊記憶體618內的記憶體量或將不適合於實作一正弦信號產生器，或者視需要而為數個正弦產生器，的全部功能。相對地，利用區塊記憶體以將查找表儲存在該預失真電路460’內，而非儲存個別正弦波查找表，可獲以有效率地實作一正弦信號產生器。從而，利用一查找表以產生一正弦信號之數位表示的實施例可能需要較多的半導體裝置或是具有較多記憶體的裝置。由於任一可能方式皆會造成所不樂見的測試系統成本及/或尺寸增加，因此在許多實施例裡，或會偏好於按如圖3所描繪之方式實作一正弦信號產生器，其中對於正弦波的近似值是計算獲得而非利用查找表所產生。
現參照圖7，其中說明利用一如前述般含有一或更多正弦信號產生器之自動測試系統以對一測試辦裝置所進行的處理程序。圖7之處理程序開始於方塊710處，在此開始一校調副程式709，其係含有方塊710及712。在該校調副程式709的過程中，可決定出經儲存在一預失真電路之內的校正因數。
可在任何適當時點處於任何適當位置執行該校調副程式709。例如，該校調副程式709可按如一測試系統之製造作業的一部份而執行，並且可在一製造該測試系統的工廠處執行。或另者，可在當安裝該測試系統時執行該校調作業。即如一進一步替代方式之範例，可在使用一自動測試系統的場所處執行該校調作業。例如，可週期性地執行一校調作業副程式，像是每個製造班次執行一次。
在方塊710處，進行測量作業，並可自此決定出該正弦信號產生器的總非線性誤差。若圖7之處理係藉一圖1所示之測試系統而執行，則可藉由將含有一正弦信號產生器132之類比通道130的輸出耦接至該類比通道140的輸入，以進行方塊710處的測量作業。藉此連接，該自動測試系統110即可在當正弦波產生器134係經設計以產生各種正弦信號時，獲得所產生之實際信號的測量結果。然而，憑以測量一正弦信號之精確機制並非本發明的限制，同時確能運用任何適當的機制。例如，可將用以校調該自動測試系統110之個別測試設備連接至任何適當的正弦信號產生器輸出，藉此測量實際輸出。
無論是如何地進行測量作業，該等數值皆能表示在產生該正弦信號之電路裡的失真量值。所以，可自這些測量資料計算出補償該總失真的預失真數值，並將其儲存在該預失真電路460’之內的查找表裡。底下提供一可計算出該等數值的處理程序範例。
無論是如何地計算所存失真數值，該處理接著皆可前進到方塊714。在方塊714處產生一正弦波的近似值。在一按圖3之形式的正弦信號產生器裡，在方塊714處的處理可包含將一序列相位值施加至一像是該拋物線信號產生器510的拋物線信號電路。
無論在方塊714處是如何地產生正弦波近似值，皆會將該正弦波近似信號加以預失真。在方塊716處的處理可提供預失真作業，藉此補償在該正弦波近似值與一實際正弦波之間的任何差值，並且移抵在該信號產生電路之其他部分處所引入的任何誤差。在上述範例裡描述與一類比至數位轉換器相關聯之誤差的位移。然而，圖7的處理程序可用以移抵在一信號產生器之任何其他元件中所引入的誤差。
一旦將該正弦波預失真之後，其係在方塊718處被轉換至一類比信號。然後可在方塊720處利用該正弦波以測試一半導體裝置。可在測試一半導體裝置的過程中，按任何適當方式利用該類比正弦波。例如，可將該正弦波直接地施加於一半導體裝置以作為一激訊信號。或另者，可利用該正弦以產生一或更多具有一經設計之頻率的時脈。
無論在該測試處理程序中是如何地利用該類比信號，皆可在方塊722處利用該測試處理程序的結果以修改該製程。在一些實例裡，該製程係針對一單一半導體裝置而修改。例如，可利用一測試結果以修改一裝置的處理流程，該等並未展現出所預期回應的裝置係經揀選並予拋除，而該等確展現出所預期結果的裝置則獲以傳通至該製造作業裡的後續步驟。
在其他實例裡，可利用測試結果以「櫃裝(bin)」半導體裝置。在櫃裝部分裡，可將該等在所有情況下皆按如預期般執行之裝置櫃裝如完全運作裝置。相對地，可將在部份，然非全部，情況下按如預期般執行的裝置櫃裝如部份運作裝置。部份運作裝置可經封裝、標記或是另經識別如具劣化效能之裝置，若該等確能準確地執行足夠功能而為有用者。具劣化效能之裝置可按一較完全運作裝置者為低廉的價格銷售。即如一特定範例，一微處理器晶片可經設計以按一4 GHz的時脈頻率運作。在測試過程中，可將一在當時脈為4 GHz時可按如預期般執行的處理器依4 GHz處理器加以封裝且銷售。然一在當4 GHz時並未按如預期般執行，而是按如在2 GHz時所預期般執行，的處理器則可依2 GHz處理器之較低價格加以封裝並銷售。
可對其他類型之晶片，像是具有板上記憶體的半導體裝置，進行類似的櫃裝處理。例如，一裝置可經設計以512 KB的板上記憶體。而若在當測試時，結果表示僅256 KB的記憶體為可運作，則該裝置可經櫃裝以按如一具256 KB板上記憶體的零件般銷售。
在其他實例裡，可利用測試結果以控制零件的實體修改作業。例如，許多含有記憶體之裝置係經建構有備置記憶體單元。若當測試時，部份的記憶體單元經決定為有錯誤，則可更改該裝置的結構以斷離該等錯誤記憶體單元，並且連接備置記憶體單元以予取代。可利用一雷射或電子信號來製作或打斷該裝置內的互連，藉此更改半導體裝置。
在其他實例裡，可利用測試結果以按一統計方式更改製造處理程序。可累集測試過無數裝置的結果以識別出失敗樣式，這可表示出在一製造步驟裡的校準失誤或是其他問題。可根據此項分析以調整用於製造半導體裝置的製造設備，因而製造出數量較少的瑕疵性裝置。
預失真因數的計算範例
可利用下列的一般傅利葉系列展開以將諧波失真d(t)模型化：
其中，t是指時間，並且其中H n 及θ n 為第n個諧波的大小及相位，此等係按如一經取樣且量化之校調測試信號的「快速傅利葉轉換(FFT)」處理所測量。
在等式(1)裡的任何信號，像是d(t)，可被區分為一偶函數及一奇函數的正交相加，即如下式：x (t )＝x E (t )＋x O (t )
其中x E (t )＝．[x (t )＋x (－t )]並且x O (t )＝．[x (t )－x (－t )]。
可利用下列相加式來撰寫此一所獲測試信號x (t)的傅利葉轉換：X t (ω )＝X R (ω )＋j ．X I (ω )
其中X R (ω )及X I (ω )為X (ω )的實部及虛部。實數值信號之一項有用，而可在本揭所述之線性校正裡加以發揮，的性質為Hermitian對稱性，亦即X R (ω )及X I (ω )分別地對於x (t )之偶部及奇部的傅利葉轉換為等同。
利用三角等同性將上述等式(1)展開為偶項及奇項可獲致下列的諧波失真一般表示式：
由於靜態的非線性產生出僅依據該基本校調信號之目前振幅(即如樣本值)而定的誤差，所以由此非線性所產生之誤差函數必須具有與該基本校調信號相同的對稱性。對該基本校調信號選擇一偶函數，像是零相位餘弦，可確保靜態非線性產生完全是在該FFT之實部內反映出的失真。在此情況下，藉純粹靜態的非線性而無動態成份，該經失真之信號係一偶函數，並且該FFT完全為實數，同時可將該等式(2)降簡為：
其中對於所有的n ，θ n ＝0、π 。
若該基本校調信號係偶者，則在該FFT之虛部內的任何能量將為該諧波失真中之奇成份的結果。由於該諧波之奇成份擁有對於該基本校調信號的正交對稱性，因此該奇成份必然是源自具有對稱性的非線性(亦即動態非線性)。從而，動態非線性產生該誤差信號之一成份(諧波失真)，其係具有對該基本校調信號之正交對稱性；亦即，若該基本校調信號係一餘弦信號，則其係具有奇性。
可利用信號處理理論以及「自動測試設備(ATE)」混合信號同步作業的組合，將靜態及動態非線性加以區分並且獨立地進行測量。若一校調器在由一任意波形產生器(AWG)來源，像是該類比儀器130(圖1)，所產生之正弦的尖峰處利用一樣式以觸發一ATE捕捉儀器，像是該類比捕捉儀器140(圖1)，則該校調器可充分運用該傅利葉轉換的對稱性質以決定一失真補償函數。在此情況下，經捕捉之校調測試信號，y (t )，具有一零相位餘弦而具另加增的諧波失真d (t )之形式，使得：y (t )＝cos(ω ．t )＋d (t )
可利用正弦及餘弦函數之正交基底，而按數位方式產生該藉一靜態與動態非線性組合所產獲的誤差函數(d (t ))。圖4B中顯示一項實作，其是併同於查找表(LUT)記憶體而利用一Hilbert濾波器以產生此基底的正交成份。
更詳細地說，由於該諧波失真信號為週期性且為實數值，因此可利用該等式(2)，由一具正弦及餘弦函數之正交基底的一般傅利葉系列來表示該諧波失真信號。從而有可能利用兩個查找表以數位方式重新建構該諧波失真信號：一藉由基本信號所定址的「I－LUT」，以及一由藉一90°相移Hilbert濾波器所產生之正交信號而定址的平行「Q－LUT」。然後，可利用該經重新建構之諧波失真信號，以藉由將對一數位至類比轉換器(DAC)的輸入予以預失真來補償該通道非線性。
現參照圖4B，可利用一「同相」查找表(LUT)462來補償靜態非線性以實作一無記憶性(意思是函數值係根據目前輸入而定)校正函數，其係僅依據該x (t )(正予校正的信號)的目前值而定。而動態非線性則是利用一90°相移，其係在一寬廣頻率範圍上為大致固定，隨後是一無記憶性「正交」查找表(Q－LUT)464，的組合所補償。即如圖4B中所示，利用一加法器472合併該等I－LUT 462及Q－LUT 464的誤差校正資料輸出以產生該誤差，d (t )，然後將其係自該輸入信號減除。
各個個別LUT(I－LUT 462及Q－LUT 464)實作一其位址的多項式函數，f LUT ，此式可按如下定義：
此多項式描述一無記憶性非線性(該非線性係「無記憶性」，這是在於該函數的數值並非依據先前數值而定)。此非線性的第n 項可回應於一正弦輸入，x (t )，產生一第n 諧波。
對於該基本校調信號利用一零相位餘弦信號，可自該校調信號FFT的實部決定供以儲存在該I－LUT之內的校正資料，並且類似地可自該校調信號FFT的虛部決定供以儲存在該Q－LUT之內的校正資料。決定該I－LUT校正資料包含，給定該I－LUT係由一目前樣本值(振幅)所定址，將該諧波函數自一時間的函數對映至一振幅的函數。對該I－LUT的輸入係一由x (t )＝cos(ω 0 ．t )所給定的主資料串流。對於一特定的振幅x ，出現該樣本的時間點(在一第一循環內)係由下式所給定：
將替換至上述等式(3)之內的變數t 可獲致下列等式，此式可用來決定該I－LUT校正資料：
該Q－LUT係由一經正交(約90°)相移版本的x (t )所定址，亦即：
而與一在該Q－LUT輸入處之特定樣本值相關聯的時間係由下式所定義：
將替換至上述等式(2)內的t 可獲致下列供以決定該Q－LUT校正資料的等式：
等式(4)及(5)提供為以決定用於校正由一ATE儀器通道內之非線性所產生的前N個諧波之校正資料的封閉形式解。一用以決定對於一M位元位址LUT之數表項目的處理程序可按2M 個數值將x [－1,1]量化，並且利用等式(4)及(5)以決定相對應的誤差校正資料。注意到等式(4)及(5)僅在若該等諧波振幅及相位係獲自於對一零相位餘弦基本校調信號的FFT處理方法為有效。該經樣式化控制之ATE信號雖可近似於一零相位餘弦基本校調信號，然實作上為達此可為耗費時間，並且獲自於經該儀器之類比信號路徑的延遲可變性之殘餘相位誤差可能會對信號校正作業造成限制。容允該基本校調信號為一非零相位意味著用以測量該等諧波振幅及相位的校調信號具有如下形式：
其中為該基本校調信號的任意非零相位。此更廣義方式係相符於ATE功能性及終端應用性，其中可達到相干性的精確頻率比，並且典型的FFT測量無關於基本信號相位。
若為非零，則該基本校調信號含有偶及奇成份兩者，並因此靜態及動態非線性兩者產生混合對稱性輸出。為利用H n 及θ n 以將校正資料準確地載入至該查找表內，有必要在獲自於該動態線性的諧波相位殘餘亦即θ n ，附近建立起一正交基底，而移除來自的貢獻。認知到描述該無記憶性、非線性系統之多項式的第n 項可回應於x (t )產生一第n 個諧波，並且將x (t )的相位旋轉n ．，因此在一儀器通道內的諧波失真可按如下式所模型化：
將上述等式展開於一正弦及餘弦函數的正交基底上可獲致下式：
若該通道非線性為純靜態，則θ n －n ＝0、π ，並且前述的正弦成份為零。從而，上述表示式的各個餘弦項為「同相」於基本信號，亦即各個諧波項角度被旋轉n ，其係因該第n階成份對該通道內之靜態非線性的所預期回應。相對地，該正弦項牽涉到該旋轉n 以及一自該基本信號的正交(亦即近似90°)相移兩者。
因此，該I－LUT誤差校正資料係在一對該I－LUT的輸入處，藉由從時間域對映至振幅域以自該同相失真所決定，即如下式：
將替換至d (t )之「同相」項內的t 可提供下列供以決定該I－LUT誤差校正資料的封閉形式等式。
於一樣本值與該在對該Q－LUT之輸入處出現該樣本的時間之間的關係(在一第一循環裡)可如下式給定：
將替換至上述d (t )之「正交」項內的t可獲致下列供以決定該Q－LUT誤差校正資料的封閉形式解。
即如前述，用以決定依M位元位址LUT之數表項目的處理程序可按2M 個數值將x [－1,1]量化，並且可利用等式(7)及(8)以決定相對應的誤差校正資料。注意到當該相移φ 為零時，等式(7)及(8)可分別地降簡為等式(4)及(5)。
後文描述如何對一在示範性ATE內所使用之資料轉換器的所有樣本決定I－LUT及Q－LUT誤差校正值。更詳細地說，在使用之前，先對一範圍通過該ATE之來源及捕捉通道的信號決定I－LUT及Q－LUT之誤差校正值。然後將這些誤差校正值儲存在該等I－LUT及Q－LUT內，並且用來校正通過該等來源及捕捉通道的後續信號。可利用後文說明以決定信號(一資料轉換器的數碼)的範圍，而在此之上決定應予儲存在I－LUT及Q－LUT內的誤差校正值。
若一連續正弦波係在該範圍[0,2π ]上按均勻機率而經隨機地取樣，則該正弦獲致該數值x的機率可如下式給定：
其中A為正弦波振幅。此分佈具有熟悉的「澡缸」曲線形狀，而在中比例(π ．A )－1 的x＝0處具有一最小值。
一數碼i 是由一在區間[0,2π ]上對一正弦波均勻地取樣並且量化至N位元之資料轉換器所產生的機率可藉由對數碼i 而在該振幅範圍上對前述表示式積分所給定，即如： 其中FSR係該量化器之雙極全比例範圍，並且A為正弦波振幅。若該正弦波振幅係符配於該量化器的全比例範圍而具零DC(「直流」)位移，該最低可能輸出碼係出現在中比例i ＝2 N －1 處而具機率1/(π ．2 N －1 )。因此，一中比例數碼出現的機率隨著量化器層級的數量而降低。
為提供強固的校調作業，係希望是令該測量處理程序執行該轉換器的每個數碼。在一含有「Nsamples」個樣本之捕捉裡的所預期數碼擊中數目E (i )可如下式給定：E (i )＝P (i )．Nsamples 。
而確保最低可能中比例數碼被撞中至少一次，這是意味著
因此，利用一快速radix－2 FFT處理程序以校調一16位元轉換器係需要捕捉至少131,072個樣本。此限項雖係為確保撞中所有的轉換器數碼而或屬必要，然給定該取樣處理程序可能會在該測試波形之每一循環上產生相同的數碼子集合，如此可能並不足夠。為確保不會出現此一情況，在一捕捉窗口內之測試波形循環的整數個數可為與該Nsamples值互質。
在I－LUT及Q－LUT內的誤差校正資料可經組態設定以校正該儀器通道內的反射，或鋸齒狀，諧波。補償鋸齒狀頻率成份包含對一因將一第n 非線性成份混合於用以取樣類比資料之時脈而獲的鋸齒狀諧波進行校正。補償這些鋸齒狀態頻率成份具有在當源取或捕捉高頻率信號時能夠改善該ATE之動態範圍的機會。
而對於第N階校正，有必要預測該等N個諧波各者將會出現在該捕捉頻譜內的何處。從而，對於各個諧波，nf 0 ，(其中f 0 為基頻)，可利用下列處理程序以決定出現有一第N個諧波的頻率(FFT櫃號)和相關的振幅與相位，藉以運用在LUT誤差校正資料計算作業裡。
若該直接諧波出現在取樣時脈的奇Nyquist地帶裡，即如下式定義：
其中m 為奇數，並且Fs 為Nyquist頻率，則該諧波被視為是直接(亦即非鋸齒狀)。在此情況下，該鋸齒狀諧波的頻率可如下式給定：
在此x mody 為x /y 的餘數。將此複雜鋸齒狀頻率成份的大小及相位，茲標註為H (f nalias )，運用於等式(7)及(8)(或是(4)及(5))，藉以決定該校正資料。亦即，對於等式(7)及(8)(或是(4)及(5))：H n ＝|H (f nalias )|θ n ＝∠H (f nalias )
若該直接諧波是出現在該取樣時脈的偶Nyquist地帶裡，則鏡映該諧波，並且該鋸齒狀態諧波之頻率可定義如下：
給定該偶Nyquist地帶的影像係經鏡映，則相位為共軛，並且等式(7)及(8)(或是(4)及(5))諧波振幅及相位成份可按如下式定義：H n ＝|H (f nalias )|θ n ＝－∠H (f nalias )
所利用的是該等鋸齒狀頻率成份的負相位，這是由於與該時脈相混合的諧波產生一共軛，而非通道非線性。因此是利用鋸齒狀凸脊相位的共軛以解決該混合效應。
前揭說明提供一種用以計算出經儲存在一如前述之預失真電路內的校正因數之可能理論及方式範例。可運用任何其他的適當方式以決定校正值。
從而，既已說明本發明之至少一實施例的多項特點，然應瞭解熟習本項技術者將隨能構思各種替換、修改及改良項目。
例如，本發明係關聯於一正弦信號產生器而說明，其中所描述者係正弦波。熟諳本項技藝之人士將能認知到一正弦波係一正弦信號之範例，並且可將本發明運用在具有任何所欲格式的正弦信號。
更一般地，本發明在其應用上並不受限於前文說明裡所陳述，或圖式中所繪列，之元件的建構及排置細節。本發明能夠運用於其他實施例，並且可按各種方式所實作或執行。同時，本揭所使用的措辭及術語係為描述之目的，且不應被視為具有限制性。「包含」、「包括」、「含有」或「具有」、「涉及」及其變化字詞係為以涵蓋其後所列出之項目與其等同者，以及額外項目。
該等替換、修改及改良項目係為以成為本揭示內容的一部份，並歸屬於本發明的精神與範疇內。從而，前揭說明及圖式僅為範例。
110．．．測試信號
112．．．控制電路
114．．．通道電路
116．．．格式電路
118．．．時脈產生器
120．．．時序產生器
122．．．驅動器
124．．．比較器
130．．．類比通道
132．．．正弦波產生器
134．．．驅動器
140．．．類比通道
142．．．類比捕捉電路
144．．．接收器
150．．．待測裝置(DUT)
210．．．正弦波產生器
220．．．查找表
222．．．輸出
224．．．數位至類比轉換器(D/A)
226．．．輸出
310．．．正弦信號產生器
322．．．輸出
326．．．輸出
410．．．相位累計器
412．．．相位增量暫存器
414．．．加法器
416．．．累計相位暫存器
460．．．預失真電路
460’．．．預失真電路
462．．．I查找表
464．．．Q查找表
470．．．相移器
472．．．加法器
474．．．加法器
510．．．拋物線產生器
512．．．子電路
514．．．2補數電路
516．．．乘法器
518．．．比較器
520．．．1補數電路
522．．．加法器
524．．．減法器
525．．．減法器
526．．．乘法器
530．．．相移器
610．．．場可程式閘極陣列
612．．．輸入單元
614．．．輸出單元
616．．．可程式邏輯單元
618．．．區塊記憶體
隨附圖式並非依比例而繪。在該等圖式裡，圖中所說明之各個相同及/或近乎相同元件係由相仿編號所表示。而為簡明之目的，並非在每一圖式中皆將每一元件予以標註。
圖1係一根據本發明之一實施例的自動測試系統方塊圖；圖2係一根據本發明之一實施例的正弦信號產生器方塊圖；圖3係一根據本發明之一實施例的正弦信號產生器方塊圖；圖4A係一相位累計器之方塊圖，其係可運用於一根據本發明之一實施例的正弦信號產生器內；圖4A係一預失真電路之方塊圖，其係可運用於一根據本發明之一實施例的正弦信號產生器內；圖5係一拋物線信號產生器之繪圖，其係可運用於一根據本發明之一實施例的正弦信號產生器內；圖6係一場可程式閘極陣列之方塊圖，其係可運用於一根據本發明之一實施例的正弦信號產生器內；以及圖7係一根據本發明之一實施例的半導體裝置製程流程圖。
110．．．測試信號
112．．．控制電路
114．．．通道電路
116．．．格式電路
118．．．時脈產生器
120．．．時序產生器
122．．．驅動器
124．．．比較器
130．．．類比通道
132．．．正弦波產生器
134．．．驅動器
140．．．類比通道
142．．．類比捕捉電路
144．．．接收器
150．．．待測裝置

Claims (19)

  1. 一種用以產生正弦信號之設備，該設備包含：a)一數位至類比轉換器，其係具有一數位輸入及一類比輸出，該數位至類比轉換器係經調適以在該類比輸出處產生一代表在該數位輸入處之數位數值的類比信號，該類比信號包含一由一轉換誤差函數所表示的誤差；b)一第一電路，其係具有一提供複數個近似於正弦信號之至少一部分的數值之輸出，該等複數個數值包含一近似誤差；以及c)一第二電路，其係經耦接於該第一電路的輸出與該數位至類比轉換器的數位輸入之間，該第二電路係經調適以產生自該第一電路之輸出處推導出之同相及正交相位校正數值，藉以至少部份地補償該數位至類比轉換器的轉換誤差函數以及該第一電路的近似誤差。
  2. 如申請專利範圍第1項所述之設備，其中該第一電路提供複數個代表一拋物線信號之至少一部分的數值。
  3. 如申請專利範圍第2項所述之設備，其中該等由該第一電路所提供的複數個數值提供第一複數個數值，並且該第一電路提供第二複數個數值，其係近似於一正弦波之至少一第二部分。
  4. 如申請專利範圍第3項所述之設備，其中該等第二數值係相對於該等第一複數個數值而為相差90°。
  5. 如申請專利範圍第1項所述之設備，進一步包含一控制電路，該控制電路係經耦接至該第一電路，該控制電路 係經調適以控制該第一電路俾重複地輸出該等複數個數值。
  6. 如申請專利範圍第5項所述之設備，其中該控制電路控制該第一電路以重複地輸出該等複數個具一可設計重複週期的數值。
  7. 一種用於產生複數個正弦信號的設備，對於該等複數個正弦信號各者而言，該設備包含：a)一數位至類比轉換器，其係具有一數位輸入及一類比輸出，該數位至類比轉換器係經調適以在該類比輸出處產生一代表在該數位輸入處之數位數值的類比信號；b)一第一電路，其係具有一提供複數個近似於正弦信號之至少一部分的數值之輸出；以及c)一第二電路，其係經耦接於該第一電路的輸出與該數位至類比轉換器的數位輸入之間，該第二電路係經調適以失真在該第一電路之輸出處的數值，藉以至少部份地補償該第一電路的近似誤差及該數位至類比轉換器之轉換誤差，其中該第二電路包含一第一查找表及一第二查找表，各者具有一導自於該第一電路的輸入，該第一查找表及該第二查找表各者具有一自該第一電路之輸出所減除的輸出。
  8. 如申請專利範圍第7項所述之設備，其中該第一電路提供複數個代表一拋物線信號之至少一部分的數值。
  9. 如申請專利範圍第8項所述之設備，其中該第一電路包含： i)一累計器，其係具有一輸出；ii)一第一子電路，其係具有一輸入及一輸出，該輸出具有一數值，此數值係在該輸入處之數值的2補數；以及iii)一第二子電路，該第二子電路具有一第一輸入和一第二輸入以及一輸出，該輸出具有一數值，而此數值係一在該第一輸入處之數值與一在該第二輸入處之數值的乘積，其中該累計器的輸出係經耦接至該第一子電路的輸入及該第二子電路的第一輸入，並且該第一子電路的輸出係經耦接至該第二子電路的第二輸入。
  10. 如申請專利範圍第7項所述之設備，進一步包含一相移電路，其係將該第一電路的輸出耦接至該第二查找表。
  11. 如申請專利範圍第7項所述之設備，該者與複數個通道電路相組合，而各個通道電路具有一時脈輸入，其中該等複數個數位至類比轉換各者之類比輸出係經耦接至該等複數個通道電路之一通道電路的時脈輸入。
  12. 如申請專利範圍第7項所述之設備，其中該第一電路包含一可程式閘極陣列，其係含有複數個可組態設定邏輯構件，該等複數個可組態設定邏輯構件係經組態設定以計算出該等複數個數值。
  13. 一種產生正弦信號的方法，該方法包含：a)產生一數位數值序串，其係代表一正弦信號之至少一部分的近似值；b)使用自該等數位值推導出之同相及正交相位校正數 值而失真該等數位數值，藉以補償一在逼近該正弦信號上的誤差及一數位至類比轉換誤差；以及c)將該等經失真之數位數值轉換成一類比信號。
  14. 如申請專利範圍第13項所述之方法，其中產生一數值序串包含根據一拋物線函數計算出一數值序串。
  15. 一種產生正弦信號的方法，該方法包含：a)產生一數位數值序串，其係代表一正弦信號之至少一部分的近似值；b)失真該等數位數值，藉以補償一在逼近該正弦信號上的誤差及一轉換誤差；c)將該等經失真之數位數值轉換成一類比信號；及d)在一第一查找表及一第二查找表各者裡儲存複數個失真數值，並且其中失真該等數位數值包含將該序串之內的各個數位數值耦接至該第一查找表及該第二查找表，藉以產生一對該第一查找表及該第二查找表各者的位址，並且利用一在該查找表內經儲存於該位址處之數值作為一對該數位數值的位移值。
  16. 如申請專利範圍第15項所述之方法，其中在一第一查找表及一第二查找表各者內儲存複數個失真數值包含在導自於一第一信號之測量結果的第一查找表內儲存該等失真數值，並且在導自於一第二信號之測量結果的第二查找表內儲存該等失真數值，而該第二信號係經相對於該第一信號所相移。
  17. 如申請專利範圍第16項所述之方法，其中將在該序 串內之各個數位數值耦接至該第一查找表及該第二查找表包含將該序串耦接至該第二查找表而經一90度的相移。
  18. 一種製造半導體裝置之方法，該製造方法包含申請專利範圍第13項所述之方法，該製造方法包含：a)自一根據申請專利範圍第13項所述之方法而產生的類比信號產生出一測試信號；b)藉該測試信號測試該半導體裝置以獲得一測試結果；以及c)回應於該測試結果以更改該製造操作。
  19. 如申請專利範圍第18項所述之方法，其中該測試結果包含一統計數值，其係自在當對複數個半導體裝置進行測試時所採獲之測量結果而算得。
TW096135907A 2006-09-29 2007-09-27 用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法 TWI423589B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/540,810 US7933942B2 (en) 2006-09-29 2006-09-29 Low cost, high purity sign wave generator

Publications (2)

Publication Number Publication Date
TW200832920A TW200832920A (en) 2008-08-01
TWI423589B true TWI423589B (zh) 2014-01-11

Family

ID=39271391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096135907A TWI423589B (zh) 2006-09-29 2007-09-27 用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法

Country Status (3)

Country Link
US (1) US7933942B2 (zh)
TW (1) TWI423589B (zh)
WO (1) WO2008042254A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8400338B2 (en) 2006-12-29 2013-03-19 Teradyne, Inc. Compensating for harmonic distortion in an instrument channel
US20080158026A1 (en) * 2006-12-29 2008-07-03 O'brien David Compensating for harmonic distortion in an instrument channel
US8867561B2 (en) * 2010-05-10 2014-10-21 Comcast Cable Communications, Llc Managing upstream transmission in a network
EP3018894A1 (en) * 2014-11-06 2016-05-11 IMEC vzw Image sensor
CN105024960B (zh) * 2015-06-23 2018-11-09 大唐移动通信设备有限公司 一种dpd系统
US10571551B2 (en) * 2016-05-05 2020-02-25 Rohde & Schwarz Gmbh & Co. Kg Signal generation device and method
US9904311B1 (en) * 2016-08-09 2018-02-27 Stmicroelectronics S.R.L. System and a method for a waveform generator
US10404363B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Optical pin electronics
US10715250B2 (en) * 2017-05-01 2020-07-14 Teradyne, Inc. Calibrating non-linear data
US10523316B2 (en) 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
US10404364B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Switch matrix system
US10116317B1 (en) 2017-11-15 2018-10-30 Iowa State University Research Foundation, Inc. Signal generator with self-calibration
CA3139887A1 (en) * 2019-05-10 2020-11-19 Westinghouse Electric Company Llc Calibration system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489911B1 (en) * 2001-10-10 2002-12-03 Analog Devices, Inc. Direct digital waveform synthesizer with DAC error correction

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901265A (en) * 1987-12-14 1990-02-13 Qualcomm, Inc. Pseudorandom dither for frequency synthesis noise
US5999581A (en) * 1995-09-29 1999-12-07 University Of Waterloo Low-power direct digital frequency synthesizer architecture
US6359575B1 (en) * 1999-12-09 2002-03-19 National Instruments Corporation Analog to digital converter having a digital to analog converter mode
US6570444B2 (en) * 2000-01-26 2003-05-27 Pmc-Sierra, Inc. Low noise wideband digital predistortion amplifier
CN100479328C (zh) * 2002-09-27 2009-04-15 阿纳洛格装置公司 用于数字到模拟以及模拟到数字转换器的数字补偿的系统和方法
US7580964B2 (en) * 2006-01-25 2009-08-25 Teledyne Technologies Incorporated Hardware-efficient phase-to-amplitude mapping design for direct digital frequency synthesizers
IL176652A0 (en) * 2006-06-29 2007-08-19 Elisra Electronic Systems Ltd Phase-coherent signal generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489911B1 (en) * 2001-10-10 2002-12-03 Analog Devices, Inc. Direct digital waveform synthesizer with DAC error correction

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. M. Sodagar and G. R. Lahiji, "Mapping from phase to sine-amplitude in direct digital frequency synthesizers using parabolic approximation", IEEE Trans. Circuits Syst. II, vol. 47, pp.1452 -1457 2000 *

Also Published As

Publication number Publication date
TW200832920A (en) 2008-08-01
US7933942B2 (en) 2011-04-26
WO2008042254A3 (en) 2008-10-02
WO2008042254A2 (en) 2008-04-10
US20080109504A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
TWI423589B (zh) 用於產生正弦波信號之裝置與產生正弦波信號之方法以及生產半導體元件的方法
US7890562B2 (en) Sine wave generator with dual port look-up table
KR101407354B1 (ko) 기기 채널 내의 하모닉 왜곡에 대한 보상
US20110227767A1 (en) Compensating for harmonic distortion in an instrument channel
JP4076553B2 (ja) 校正装置及び線形補正器校正方法
US6911925B1 (en) Linearity compensation by harmonic cancellation
JP2011228815A (ja) 任意波形発生器の周波数特性補正方法
CN109936366B (zh) 信号路径线性化
Salib et al. A generic foreground calibration algorithm for ADCs with nonlinear impairments
JP5347507B2 (ja) 信号品質測定装置、スペクトラム測定回路、プログラム
JP6651697B2 (ja) 電子回路、電源回路、回路の特性測定方法、及び振幅及び位相特性の演算プログラム
Ireland et al. A method for using Josephson voltage standards for direct characterization of high performance digitizers to establish AC voltage and current traceability to SI
CN108414001B (zh) 非均匀采样正弦波形失真度的确定方法
Qin et al. Phase delay measurement and calibration in built-in analog functional testing
JP4526891B2 (ja) 遅延量測定方法、及び測定装置
Klaus et al. Setup for the Dynamic Calibration of Bridge Amplifiers from DC up to 10 kHz
Bernard et al. Adaptive LUT-based system for in situ ADC auto-correction
Dallet et al. [ADC characterization in time domain] frequency estimation to linearize time-domain analysis of A/D converters
Carvalho et al. Laboratory generation of multi-sines with pre-described statistics
US7206712B2 (en) Test apparatus and test method for mixed-signal semiconductor components
Jridi et al. Two time-interleaved ADC channel structure: analysis and modeling
JP3716150B2 (ja) ダイレクトディジタルシンセサイザ
Hejn et al. Sine-wave parameters estimation-the second source of inaccuracy
CN116192136A (zh) 用于adc的扰动输入信号的校准方法、装置及系统
Waltrip et al. Improved time-base for waveform parameter estimation