JP6651697B2

JP6651697B2 - 電子回路、電源回路、回路の特性測定方法、及び振幅及び位相特性の演算プログラム

Info

Publication number: JP6651697B2
Application number: JP2015012420A
Authority: JP
Inventors: 武士木村
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2015-01-26
Filing date: 2015-01-26
Publication date: 2020-02-19
Anticipated expiration: 2035-01-26
Also published as: JP2016139854A; US9753468B2; US20160216720A1

Description

本願開示は、電子回路、電源回路、回路の特性測定方法、及び振幅及び位相特性の演算プログラムに関する。

負帰還回路において、帰還経路に設けられる回路部分は一般に抵抗やコンデンサ等の素子を含み、負帰還回路の安定性を補償するよう機能する。しかしながらそれらの抵抗やコンデンサ等の素子を半導体で製造した場合、素子の定数ばらつきが比較的大きくなってしまう。これを考慮して、負帰還回路の設計においては、帰還部分の回路の特性がばらついても安定性が補償できるように、周波数帯域を絞っている。しかしながら周波数帯域を絞った場合、その代償として、応答速度が遅くなる即ち収束に時間がかかるという弊害が発生する。例えば、電源制御ＩＣに用いられる負帰還回路において周波数帯域を絞ると、負荷電流の急激な変化に対する出力電圧の変動が大きくなってしまう。

帰還部分における素子の定数のばらつきが比較的大きい場合であっても、ループゲイン特性を見ながら抵抗やコンデンサの値を調整することにより、所望の安定性と応答速度とを実現できる。具体的には、抵抗やコンデンサの値を調整する際に、ループゲインの測定を行い位相余裕及びゲイン余裕を求め、それらを考慮しながら、抵抗やコンデンサの補正量を決定していく。ループゲイン特性を測定するためには、測定対象の回路の出力端と、その出力端が接続される帰還経路の回路の入力端との間に信号源を挿入し、入力端に印加する信号と出力端に現れる信号とを測定し、それらの信号間の電圧の比率及び位相差を求めればよい。

ゲイン特性を測定するため、即ち、入力端に印加する信号と出力端に現れる信号との間の電圧比率及び位相差を測定するために、ダイレクトコンバージョンを用いることができる。ダイレクトコンバージョンは高周波無線（数百ＭＨｚ〜ＧＨｚ以上）の分野でよく用いられる信号処理方法である。入力信号の周波数と同一の周波数の局部発振信号を入力信号に対して乗算することにより、入力信号を直接にベースバンド信号に変換する。ダイレクトコンバージョンでは、ＡＦＥ（アナログフロントエンド）、ミキサ回路、及びベースバンド信号を取り出すローパスフィルタは、アナログ回路で実現する。何故ならば、ＡＤコンバータにより高速な信号を精度よく変換することは困難なためである。

アナログ回路として実現するＡＦＥ、ミキサー回路、ローパスフィルタ回路は設計が難しく、回路特性が、温度変化や経時変化によりばらつきやすい。それらアナログ回路の特性が信号パス間でばらつくと、測定結果の精度が悪化してしまう。またダウンコンバージョンにおいて局部発振信号の位相を９０度ずらす際、様々な周波数に対してアナログ処理により精度良く位相を９０度ずらすことが困難である、という問題もある。

特開平１０−１６４１６４号公報特表２００９−５０６３１１号公報

以上を鑑みると、測定対象の入力信号と出力信号との間のゲイン特性を高精度で測定可能とする電子回路及び測定方法が望まれる。

電子回路は、所望の周波数のアナログ発振信号に応じたアナログ入力信号が印加されアナログ出力信号を出力する測定対象回路と、前記アナログ発振信号、前記アナログ入力信号、及び前記アナログ出力信号をＡＤ変換することによりデジタル発振信号、デジタル入力信号、及びデジタル出力信号を出力するＡＤ変換器と、前記ＡＤ変換器から出力される前記デジタル発振信号、前記デジタル入力信号、及び前記デジタル出力信号を用いて演算処理を実行する演算ユニットとを含み、前記演算ユニットは、前記デジタル発振信号をヒルベルト変換により位相調整して出力する少なくとも１つの第１の位相調整器と、前記デジタル入力信号をヒルベルト変換により位相調整して出力する第２の位相調整器と、前記デジタル出力信号をヒルベルト変換により位相調整して出力する第３の位相調整器と、前記第１の位相調整器の出力と前記第２の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成する第１のミキサ回路と、前記第１の位相調整器の出力と前記第３の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成する第２のミキサ回路とを含み、前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の振幅と前記アナログ出力信号の振幅との振幅比率を求め、前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の位相と前記アナログ出力信号の位相との位相差を求める。

電源回路は、一定電圧を出力する基準電圧発生回路と、前記一定電圧に応じて電源電圧を生成する増幅器と、前記増幅器の入力に負帰還信号を供給するための帰還回路と、第１のアナログ信号、第２のアナログ信号、及び第３のアナログ信号をＡＤ変換することにより第１のデジタル信号、第２のデジタル信号、及び第３のデジタル信号を出力するＡＤ変換器と、前記ＡＤ変換器から出力される前記第１のデジタル信号、前記第２のデジタル信号、及び前記第３のデジタル信号を用いて演算処理を行い、前記ＡＤ変換器の出力に応じて前記帰還回路の特性を可変に調整する演算ユニットとを含み、前記演算ユニットは、前記第１のデジタル信号をヒルベルト変換により位相調整して出力する第１の位相調整器と、前記第２のデジタル信号をヒルベルト変換により位相調整して出力する第２の位相調整器と、前記第３のデジタル信号をヒルベルト変換により位相調整して出力する第３の位相調整器と、前記第１の位相調整器の出力と前記第２の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成する第１のミキサ回路と、前記第１の位相調整器の出力と前記第３の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成する第２のミキサ回路とを含み、前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の振幅と前記第３のアナログ信号の振幅との振幅比率を求め、前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の位相と前記第３のアナログ信号の位相との位相差を求め、前記振幅比率と前記位相差とに応じて前記帰還回路の特性を可変に調整する。

回路の特性測定方法は、所望の周波数のアナログ発振信号に応じたアナログ入力信号を測定対象回路に入力することにより前記測定対象回路にアナログ出力信号を出力させ、前記アナログ発振信号、前記アナログ入力信号、及び前記アナログ出力信号をＡＤ変換することによりデジタル発振信号、デジタル入力信号、及びデジタル出力信号を生成し、前記デジタル発振信号をヒルベルト変換により位相調整し、前記デジタル入力信号をヒルベルト変換により位相調整し、前記デジタル出力信号をヒルベルト変換により位相調整し、前記位相調整後のデジタル発振信号と前記位相調整後のデジタル入力信号とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成し、前記位相調整後のデジタル発振信号と前記位相調整後のデジタル出力信号とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成し、前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の振幅と前記アナログ出力信号の振幅との比率を求め、前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の位相と前記アナログ出力信号の位相との差を求める各段階を含む。

少なくとも１つの実施例によれば、測定対象の入力信号と出力信号との間のゲイン特性を高精度で測定することが可能となる。

測定対象回路のゲイン特性を測定するシステムの構成の一例を示す図である。測定対象回路の構成の一例を示す図である。測定対象回路の詳細な構成の一例を示す図である。ダイレクトコンバージョンユニットである電子回路の構成の一例を示す図である。位相調整器の構成の一例を示す図である。ヒルベルト変換を計算するＦＩＲフィルタの構成の一例を示す図である。電源回路を含むシステムの構成の一例を示す図である。電源回路を含むシステムの構成の別の一例を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。なお以下に示す図面において、同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。

図１は、測定対象回路のゲイン特性を測定するシステムの構成の一例を示す図である。図１に示すシステムは、測定対象回路１０、ダイレクトコンバージョンユニット１１、トランス１２、発振回路１３、及び定電圧源１４を含む。この測定システムは、測定対象回路１０の入力信号と出力信号との間のゲイン特性を高精度で測定するために用いられる。

図１及び以降の図において、各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。

図２は、測定対象回路１０の構成の一例を示す図である。この例において測定対象回路１０は、増幅器２１、帰還回路２２、及び減算回路２３を含み、減算回路２３のプラス側入力端ＡＩＮ１に印加される外部からの入力信号を増幅する増幅回路として機能する。増幅器２１の出力端ＡＯＵＴに出力される信号は、帰還回路２２の入力端ＨＩＮに印加される。帰還回路２２の出力は、減算回路２３のマイナス側入力端ＡＩＮ２に印加される。減算回路２３は、外部からの入力信号から帰還回路２２を介するフィードバック信号を減算し、減算により得られる信号を増幅器２１に入力する。増幅器２１のゲインはＡ_０であり、帰還回路２２のゲインはＨであり、ループゲインはＡ_０Ｈとなる。このループゲインの特性を測定し、ゲイン余裕及び位相余裕を計算することにより、安定性と応答性とを両立するように帰還回路２２の特性を調整することができる。

図１に戻り、図１に示す測定対象回路１０の入力端ＰＩＮ１及びＰＩＮ２及び出力端ＰＯＵＴが、図２に示す入力端ＡＩＮ１及びＨＩＮ及び出力端ＡＯＵＴにそれぞれ相当する。定電圧源１４は、一定電圧を出力する基準電圧発生回路として機能する。測定対象回路１０の増幅器２１は、定電圧源１４が出力する一定電圧に応じて増幅電圧を生成する。特性測定時ではない通常動作時には、測定対象回路１０は、所望の電源電圧を生成する電源回路として機能することになる。通常動作時に測定対象回路１０を電源回路として動作させる場合には、測定対象回路１０の出力端ＰＯＵＴを反転入力端ＰＩＮ２に直接に接続してよい。これにより、帰還回路２２（図２参照）は、増幅器２１の入力に負帰還信号を供給することができる。

なお図１に示されるシステム構成により測定する対象である測定対象回路１０は、電源回路に限定されない。測定対象回路１０が電源回路でない場合、定電圧源１４は設けられなくてよい。また測定対象回路１０は、増幅器を含む増幅回路に限定されない。図１に示されるシステム構成は、測定対象回路１０の意図される機能に関わらず、測定対象回路１０の入力信号と出力信号との間のゲイン特性を測定するために用いることができる。

特性測定のために、測定対象回路１０の出力端ＰＯＵＴ（図２のＡＯＵＴ）と入力端ＰＩＮ２（図２の帰還回路２２の入力端ＨＩＮ）との間に信号源としてトランス１２の二次側コイル１２Ｂが挿入されている。トランス１２の一次側コイル１２Ａには発振回路１３が接続される。発振回路１３は、可変に周波数が設定される正弦波形信号を生成してよい。発振回路１３が生成する所望の周波数のアナログ発振信号に応じたアナログ入力信号が、トランス１２を介して測定対象回路１０に入力される。

ダイレクトコンバージョンユニット１１は、発振回路１３の生成するアナログ発振信号と、測定対象回路１０の入力端ＰＩＮ２に印加されるアナログ入力信号と、測定対象回路１０の出力端ＰＯＵＴに出力されるアナログ出力信号とを受け取る。ダイレクトコンバージョンユニット１１は、アナログ発振信号、アナログ入力信号、及びアナログ出力信号をＡＤ変換することによりデジタル発振信号、デジタル入力信号、及びデジタル出力信号を生成する。ダイレクトコンバージョンユニット１１は、これらのデジタル信号を用いてダイレクトコンバージョンを実行することにより、測定対象回路１０のゲイン特性、即ち測定対象回路１０の入力信号と出力信号との間の電圧比及び位相差を求める。

具体的には、ダイレクトコンバージョンユニット１１は、デジタル発振信号をヒルベルト変換により位相調整し、デジタル入力信号をヒルベルト変換により位相調整し、デジタル出力信号をヒルベルト変換により位相調整する。ダイレクトコンバージョンユニット１１は更に、位相調整後のデジタル発振信号と位相調整後のデジタル入力信号とを乗算して第１の乗算結果を生成し、位相調整後のデジタル発振信号と位相調整後のデジタル出力信号とを乗算して第２の乗算結果を生成する。これら第１の乗算結果と第２の乗算結果とに応じて、後述するように、アナログ入力信号の振幅とアナログ出力信号の振幅との比率を求めることができる。また第１の乗算結果と第２の乗算結果とに応じて、後述するように、アナログ入力信号の位相とアナログ出力信号の位相との差を求めることができる。

図３は、測定対象回路１０の詳細な構成の一例を示す図である。図３に示す測定対象回路１０は、増幅器３１、抵抗素子３２及び３３、ｎ個（ｎ：２以上の整数）の容量素子３４−１乃至３４−ｎ、ｎ個のスイッチ回路３５−１乃至３５−ｎを含む。増幅器３１は、図２の増幅器２１及び減算回路２３に相当する。抵抗素子３２及び３３、容量素子３４−１乃至３４−ｎ、及びスイッチ回路３５−１乃至３５−ｎは、図２の帰還回路２２に相当する。

図３に示す構成では、帰還回路部分の容量値を可変に設定可能となっている。具体的には、スイッチ回路３５−１乃至３５−ｎのうちで所望の数のスイッチ回路を選択的に導通状態とし、それ以外のスイッチ回路を非導通状態とすることにより、抵抗素子３２に並列に接続される容量値を所望の値に設定することができる。なお図３に示す構成において、抵抗素子３２及び３３の少なくとも１つの素子について可変抵抗素子としてよい。

図１のダイレクトコンバージョンユニット１１により求めたループゲイン特性に基づいて、図３に示す回路の容量値及び抵抗値の少なくとも一方を調整してよい。より具体的には、ダイレクトコンバージョンユニット１１により求めたアナログ入力信号とアナログ出力信号との間の振幅の比率（電圧比）及び位相の差に基づいて、ループゲインのゲイン余裕と位相余裕とを求めればよい。そして図３に示す回路の容量値及び抵抗値の少なくとも一方を調整することにより、十分なゲイン余裕と位相余裕とを確保できるように、帰還回路部分の特性を設定すればよい。

図４は、ダイレクトコンバージョンユニット１１である電子回路の構成の一例を示す図である。図４に示す電子回路は、ＡＤ変換器（ＡＤＣ）４１−１乃至４１−３、位相調整器４２−１Ａ、４２−１Ｂ、４２−２及び４２−３、ミキサ回路４３Ａ及び４３Ｂ、並びにミキサ回路４４Ａ及び４４Ｂを含む。図４に示す回路は更に、ＦＩＲ（Finite Impulse Response）フィルタ４５Ａ及び４５Ｂ、ＦＩＲフィルタ４６Ａ及び４６Ｂ、振幅演算回路４７、位相演算回路４８、振幅演算回路４９、位相演算回路５０、振幅比演算回路５１、及び位相差演算回路５２を含む。

ＡＤ変換器４１−１、４１−２、及び４１−３は、アナログ発振信号Ｒｅｆ、アナログ入力信号Ｓｉｇ１、及びアナログ出力信号Ｓｉｇ２をＡＤ変換することにより、デジタル発振信号、デジタル入力信号、及びデジタル出力信号をそれぞれ出力する。ここでアナログ発振信号Ｒｅｆは図１の発振回路１３の発振信号であり、アナログ入力信号Ｓｉｇ１は測定対象回路１０の入力端ＰＩＮ２への入力信号であり、アナログ出力信号Ｓｉｇ２は測定対象回路１０の出力端ＰＯＵＴからの出力信号である。

高周波無線（数百ＭＨｚ〜ＧＨｚ以上）のダイレクトコンバージョンの場合、高速な信号を精度良くＡＤ変換できるＡＤ変換器が存在しないため、アナログ領域においてダウンコンバート処理を実行し、その後ＡＤ変換する構成が用いられる。それに対して、図１のようにして測定対象回路のゲイン特性を測定する場合、０Ｈｚから１０ＭＨｚ程度迄の周波数について測定すればよく、初段においてＡＤ変換を実行し、残りの処理をデジタル信号の領域で実行することができる。これにより、アナログ回路として実現するＡＦＥ、ミキサー回路、ローパスフィルタ回路の特性が、温度変化や経時変化によりばらつきやすいという問題を回避することができる。また以下に説明するようにヒルベルト変換に基づく位相調整器を用いることで、アナログ処理の場合と異なり、様々な周波数に対して精度良く位相を９０度ずらすことが容易となる。また更に、ヒルベルト変換を用いることで、位相調整処理と同時にＤＣオフセットを効率的に除去することが可能となる。

位相調整器４２−１Ａ、４２−１Ｂ、４２−２及び４２−３は、同一構成の回路であり、ヒルベルト変換を利用することにより、入力されるデジタル信号に対して位相調整とＤＣオフセット除去とを行う。具体的には、位相調整器４２−１Ａは、ＡＤ変換器４１−１が生成するデジタル発振信号に対して、一定の遅延時間の遅れに加えヒルベルト変換により０度の位相遅れをもたらすと共にＤＣオフセットを除去する。位相調整器４２−１Ｂは、ＡＤ変換器４１−１が生成するデジタル発振信号に対して、一定の遅延時間の遅れに加えヒルベルト変換により９０度の位相遅れをもたらすと共にＤＣオフセットを除去する。位相調整器４２−２は、ＡＤ変換器４１−２が生成するデジタル入力信号に対して、一定の遅延時間の遅れに加えヒルベルト変換により０度の位相遅れをもたらすと共にＤＣオフセットを除去する。位相調整器４２−３は、ＡＤ変換器４１−３が生成するデジタル出力信号に対して、一定の遅延時間の遅れに加えヒルベルト変換により０度の位相遅れをもたらすと共にＤＣオフセットを除去する。各位相調整器がもたらす上記の一定の遅延時間の遅れは、各位相調整器が同一構成の回路であるために何れの位相調整器においても同一の長さであり、この遅れに起因する信号間での位相のずれは生じない。以下の説明では、この一定の遅延時間の遅れは無視する。

デジタル発振信号Ｒｅｆが、
Ref = A0 + A1cos(ωt)
であるとする。位相調整器４２−１Ａにより、信号Ｒｅｆに対して０度の位相遅れをもたらすと共にＤＣオフセットを除去した信号Ｒｅｆ＿０は、以下のようになる。
Ref_0 = A1cos(ωt)
また位相調整器４２−１Ｂにより、信号Ｒｅｆに対して９０度の位相遅れをもたらすと共にＤＣオフセットを除去した信号Ｒｅｆ＿９０は、以下のようになる。
Ref_90 = A1sin(ωt)
同様に、デジタル入力信号Ｓｉｇ１が、
Sig1 = B0 + B1cos(ωt + θ1)
であるとする。位相調整器４２−２により、信号Ｓｉｇ１に対して０度の位相遅れをもたらすと共にＤＣオフセットを除去した信号Ｓｉｇ１＿０は、以下のようになる。
Sig1_0 = B1cos(ωt + θ1)
同様に、デジタル出力信号Ｓｉｇ２が、
Sig2 = C0 + C1cos(ωt + θ2)
であるとする。位相調整器４２−３により、信号Ｓｉｇ２に対して０度の位相遅れをもたらすと共にＤＣオフセットを除去した信号Ｓｉｇ２＿０は、以下のようになる。
Sig2_0 = C1cos(ωt + θ2)

ミキサ回路４３Ａ及び４３Ｂは、位相調整器４２−１Ａ及び４２−１Ｂの出力と位相調整器４２−２の出力とを乗算する。具体的には、ミキサ回路４３Ａは信号Ｒｅｆ＿０と信号Ｓｉｇ１＿０との乗算を行い、ミキサ回路４３Ｂは信号Ｒｅｆ＿９０と信号Ｓｉｇ１＿０との乗算を行う。同様に、ミキサ回路４４Ａ及び４４Ｂは、位相調整器４２−１Ａ及び４２−１Ｂの出力と位相調整器４２−３の出力とを乗算する。具体的には、ミキサ回路４４Ａは信号Ｒｅｆ＿０と信号Ｓｉｇ２＿０との乗算を行い、ミキサ回路４４Ｂは信号Ｒｅｆ＿９０と信号Ｓｉｇ２＿０との乗算を行う。

ミキサ回路４３Ａの出力Ｘ１’は以下のように表される。
X1’ = Ref_0・Sig1_0
= A1cos(wt)・B1cos(wt + q1)
= - (1/2)・A1・B1・(cos(2wt + q1) + cos(q1))
またミキサ回路４３Ｂの出力Ｙ１’は以下のように表される。
Y1’ = Ref_90・Sig1_0
= A1sin(wt)・B1cos(wt + q1)
= (1/2)・A1・B1・(sin(2wt + q1) - sin(q1))
ミキサ回路４４Ａ及び４４Ｂの出力については、上記の式においてＳｉｇ１＿０をＳｉｇ２＿０に置き換えたものとなる。

ＦＩＲフィルタ４５Ａ及び４５Ｂは、ミキサ回路４３Ａ及び４３Ｂの出力信号をそれぞれローパスフィルタリングすることにより、信号中の高周波成分を除去又は減衰させる。ＦＩＲフィルタ４６Ａ及び４６Ｂは、ミキサ回路４４Ａ及び４４Ｂの出力信号をそれぞれローパスフィルタリングすることにより、信号中の高周波成分を除去又は減衰させる。ＦＩＲフィルタ４５Ａ及び４５Ｂ及びＦＩＲフィルタ４６Ａ及び４６Ｂは、周波数２ωの点において減衰率が例えば１／１００〜１／１０００となるように周波数特性を有してよい。

具体的には、ミキサ回路４３Ａの出力信号Ｘ１’をローパスフィルタリングすることに得られる信号Ｘ１は以下のように表される。
X1 = (1/2)・A1・B1・cos(q1)
またミキサ回路４３Ｂの出力信号Ｙ１’をローパスフィルタリングすることに得られる信号Ｙ１は以下のように表される。
Y1 = -(1/2)・A1・B1・sin(q1)
ミキサ回路４４Ａ及び４４Ｂの出力をローパスフィルタリングすることにより得られる信号Ｘ２及びＹ２については、上記の式においてＢ１をＣ１で置き換え、θ１をθ２で置き換えたものとなる。即ち、
X2 = (1/2)・A1・C1・cos(q2)
Y2 = -(1/2)・A1・C1・sin(q2)
となる。

振幅演算回路４７は、ＦＩＲフィルタ４５Ａ及び４５Ｂによりローパスフィルタリングして得られる信号から前述のアナログ入力信号の振幅に応じた値Ｖ１を求める。位相演算回路４８は、ＦＩＲフィルタ４５Ａ及び４５Ｂによりローパスフィルタリングして得られる信号から前述のアナログ入力信号の位相に応じた値Ｐ１を求める。振幅演算回路４９は、ＦＩＲフィルタ４６Ａ及び４６Ｂによりローパスフィルタリングして得られる信号から前述のアナログ出力信号の振幅に応じた値Ｖ２を求める。位相演算回路５０は、ＦＩＲフィルタ４６Ａ及び４６Ｂによりローパスフィルタリングして得られる信号から前述のアナログ出力信号の位相に応じた値Ｐ２を求める。

具体的には、Ｖ１、Ｐ１、Ｖ２、及びＰ２は以下のように求められる。
V1 = (X1² + Y1²)^1/2
= (1/2)・A1・B1
P1 = tan^-1(-Y1/X1) = tan^-1(sin(q1)/cos(q1)) = q1
V2 = (X2² + Y2²)^1/2
= (1/2)・A1・C1
P2 = tan^-1(-Y2/X2) = tan^-1(sin(q2)/cos(q2)) = q2

振幅比演算回路５１は、上記の値Ｖ１と値Ｖ２とから前記アナログ入力信号の振幅と前記アナログ出力信号の振幅との比率を求める。比率Ｇａｉｎは、以下のように表される。
Gain = V2/V1 = C1/B1
位相差演算回路５２は、上記の値Ｐ１と値Ｐ２とから前記アナログ入力信号の位相と前記アナログ出力信号の位相との差を求める。位相差Ｐｈａｓｅは、以下のように表される。
Phase = P1 - P2 = q1 - q2

以上のようにして、図４に示す電子回路は、ダイレクトコンバージョンにより、アナログ入力信号の振幅とアナログ出力信号の振幅との比率、及び、アナログ入力信号の位相とアナログ出力信号の位相との差を求めることができる。その際、同一回路構成の位相調整器を各信号経路において用いることにより、信号経路間に特性やタイミングのずれをもたらすことなく、様々な周波数に対する正確な位相調整と確実なＤＣオフセットの除去を実現することができる。

図５は、位相調整器の構成の一例を示す図である。図５に示す位相調整器が、図４に示す位相調整器４２−１Ａ、４２−１Ｂ、４２−２及び４２−３として用いられてよい。図５に示す位相調整器は、ＦＩＲフィルタ６１、乗算回路６２、乗算回路６３、減算回路６４、ＦＩＲフィルタ６５、乗算回路６６、乗算回路６７、及び減算回路６８を含む。

ＦＩＲフィルタ６１及び６５は、互いに同一の構成であってよい。ＦＩＲフィルタ６１は、入力信号ＩＮのヒルベルト変換を計算するフィルタである。ヒルベルト変換は、以下の周波数特性を有する。

ヒルベルト変換は、入力信号に対して直交する信号を出力する変換であり、入力信号が解析信号の同相成分（実数部）であると考えたときに、その解析信号の直交成分（虚数部）にあたる信号を生成することができる。図５に示すＦＩＲフィルタ６１は、入力信号ＩＮをＦＩＲフィルタの遅延Ｄだけ遅らせた信号ＲＯＵＴ１と、入力信号ＩＮを遅延Ｄだけ遅らせると共にヒルベルト変換により９０度位相を遅らせて得られた信号ＩＯＵＴ１とを出力する。乗算回路６２は信号ＲＯＵＴ１とｃｏｓ（θ１）とを乗算し、乗算回路６３は信号ＩＯＵＴ１とｓｉｎ（θ１）とを乗算する。ここでθ１は任意に設定可能な位相である。減算回路６４は、乗算回路６２の乗算結果から乗算回路６３の乗算結果を減算する。減算回路６４による減算結果が信号ＩＭとしてＦＩＲフィルタ６５に入力される。ＦＩＲフィルタ６５は、信号ＩＭをＦＩＲフィルタの遅延Ｄだけ遅らせた信号ＲＯＵＴ２と、信号ＩＭを遅延Ｄだけ遅らせると共にヒルベルト変換により９０度位相を遅らせて得られた信号ＩＯＵＴ２とを出力する。乗算回路６６は信号ＲＯＵＴ２とｃｏｓ（θ２）とを乗算し、乗算回路６７は信号ＩＯＵＴ２とｓｉｎ（θ２）とを乗算する。ここでθ２は任意に設定可能な位相である。減算回路６８は、乗算回路６６の乗算結果から乗算回路６７の乗算結果を減算する。減算回路６８による減算結果が位相調整器の出力信号ＯＵＴとして出力される。

例えば入力信号ＩＮがｃｏｓ（ωｔ）である場合、信号ＲＯＵＴ１、信号ＩＯＵＴ１、及び信号ＩＭはそれぞれ以下のようになる。
ROUT1 = cos(wt + D)
IOUT1 = sin(wt + D)
IM = cos(wt + D)・cos(q1) - sin(wt + D)・sin(q1)
= (1/2)[cos(wt + D + q1) + cos(wt + D - q1)]+(1/2)[cos(wt + D + q1) - cos(wt + D - q1)]
= cos(wt + D + q1)
同様にして計算すると、出力信号ＯＵＴは以下のようになる。
IM = cos(wt + 2D + q1 + q2)
ここで、θ１又はθ２の何れか一方を９０度に設定すれば、直流成分がゼロであるヒルベルト変換の特性により、入力信号ＩＮにＤＣオフセットが含まれていても、出力信号ＯＵＴにおける直流成分はゼロとなる。

図４において、位相調整器４２−１Ａ、４２−１Ｂ、４２−２及び４２−３のうち位相遅れが０度である位相調整器については、図５のθ１又はθ２の何れか一方（例えばθ１）を９０度に設定し、他方（例えばθ２）を０度に設定すればよい。また位相調整器４２−１Ａ、４２−１Ｂ、４２−２及び４２−３のうち位相遅れが９０度である位相調整器については、図５のθ１又はθ２の何れか一方（例えばθ１）を９０度に設定し、他方（例えばθ２）も９０度に設定すればよい。図４のダイレクトコンバージョンユニット１１における各位相調整器に要求される位相遅れ量は、各位相調整器間での相対的な位相遅れ量である。従って、第１の位相調整器の位相遅れを９０度に設定し、第２の位相調整器の位相遅れを１８０度（９０度＋９０度）に設定すれば、第１の位相調整器の位相遅れが０度であり、第２の位相調整器の位相遅れが９０度である場合と同一の結果が得られる。更に、このように位相遅れを設定することにより、第１の位相調整器と第２の位相調整器との両方においてヒルベルト変換を実行することになるので、ＤＣオフセットを除去することができる。

図６は、ヒルベルト変換を計算するＦＩＲフィルタの構成の一例を示す図である。図６に示すＦＩＲフィルタが、図５に示すＦＩＲフィルタ６１及び６５として用いられてよい。

図６に示すＦＩＲフィルタは、Ｍ個（Ｍ：２以上の偶数）の遅延素子７１−１乃至７１−Ｍ、Ｍ＋１個の乗算器７２−０乃至７２−Ｍ、及び加算器７３を含む奇数次のＦＩＲフィルタである。遅延素子７１−１乃至７１−Ｍは一列に縦続接続される。一番端の遅延素子に入力された入力信号ＩＮは、各遅延素子により単位時間（例えばクロック１周期分）の長さだけ順次遅延される。乗算器７２−０乃至７２−Ｍは、入力信号ＩＮに対して遅延量ゼロ乃至Ｍだけ遅れた信号をそれぞれ入力として受け取り、それぞれの係数値に等しい倍率で入力された信号を定数倍する。加算器７３は、乗算器７２−０乃至７２−Ｍの出力の総和を計算し、計算された総和を出力信号ＩＯＵＴとして出力する。この出力信号ＩＯＵＴは、図５のＩＯＵＴ１及びＩＯＵＴ２に相当する。

Ｍ個の遅延素子７１−１乃至７１−Ｍのうちの最初のＭ／２個の遅延素子７１−１乃至７１−Ｍ／２を通過した信号は、出力信号ＲＯＵＴとして出力される。この出力信号ＲＯＵＴは、図５のＲＯＵＴ１及びＲＯＵＴ２に相当する。

乗算器７２−０乃至７２−Ｍの係数値は、それぞれｈ［０］乃至ｈ［Ｍ］である。係数値ｈ［０］乃至ｈ［Ｍ］は、以下のように定義される。

但し、ｍは−Ｍ／２からＭ／２の範囲の整数である。図６に示されるＦＩＲフィルタの出力ＲＯＵＴに関する伝達関数は、以下のように求められる。

なお上記の式の展開においては、ｈ［ｍ＋Ｍ／２］がｍ＝０の点を中心に奇関数であることを利用している。フィルタの周波数特性を求めるためにｚにｅ^ｊωｔを代入すると、以下のようになる。

図７は、電源回路を含むシステムの構成の一例を示す図である。図７に示すシステムは、ＳｏＣ（System on Chip）８１、トランス８２、発振回路８３、及びコンデンサ８４を含む。ＳｏＣ８１は、例えば集積回路であって、ＡＤ変換器（ＡＤＣ）９１−１乃至９１−３、演算ユニット９２、帰還回路９３、増幅器９４、定電圧源９５、メモリ９６、及びプロセッサ９７を含む。

発振回路８３は入力のデジタルデータに応じた周波数の発振波形を作り出す回路であるDirect Digital Synthesizer（ＤＤＳ）等であってよい。発振回路８３が生成した発振信号はトランス８２の一次側に印加される。発振回路８３のグランド側の出力端子とは反対側の出力端子に現れる電圧信号（第１のアナログ信号）は、ＳｏＣ８１の端子Ｔ１を介してＡＤ変換器９１−１に印加される。トランス８２の二次側のコイルの第1の端子に現れる電圧信号（第２のアナログ信号）は、ＳｏＣ８１の端子Ｔ２を介してＡＤ変換器９１−２に印加される。トランス８２の二次側のコイルの第２の端子に現れる電圧信号（第３のアナログ信号）は、ＳｏＣ８１の端子Ｔ３を介してＡＤ変換器９１−３に印加される。トランス８２の二次側のコイルの第２の端子は、コンデンサ８４の一方の端子に接続され、コンデンサ８４の他方の端子はグランドに接続される。

トランス８２の二次側のコイルの第１の端子は更に、ＳｏＣ８１の端子Ｔ４を介して帰還回路９３の一端に接続される。トランス８２の二次側のコイルの第２の端子は更に、ＳｏＣ８１の端子Ｔ５を介して増幅器９４の出力端に接続される。帰還回路９３の他端は増幅器９４の反転入力端に接続される。増幅器９４の非反転入力端とグランドに接続されるＳｏＣ８１の端子Ｔ６との間には定電圧源９５が接続される。

定電圧源９５は、一定電圧を出力する基準電圧発生回路であり、例えばＢＧＲ（Band Gap Reference）であってよい。増幅器９４は、定電圧源９５の生成する一定電圧に応じて電源電圧を生成する。帰還回路９３は、増幅器９４の入力に負帰還信号を供給する。

ＡＤ変換器９１−１乃至９１−３は、第１のアナログ信号、第２のアナログ信号、及び第３のアナログ信号をＡＤ変換することにより第１のデジタル信号、第２のデジタル信号、及び第３のデジタル信号を出力する。演算ユニット９２は、ＡＤ変換器９１−１乃至９１−３の出力に応じて帰還回路９３の特性を可変に調整する。

演算ユニット９２は、図４に示す電子回路のうちＡＤ変換器４１−１乃至４１−３以外の部分の構成を含む回路であってよい。具体的には、演算ユニット９２は、第１のデジタル信号をヒルベルト変換により位相調整して出力する第１の位相調整器と、第２のデジタル信号をヒルベルト変換により位相調整して出力する第２の位相調整器とを含んでよい。演算ユニット９２は更に、第３のデジタル信号をヒルベルト変換により位相調整して出力する第３の位相調整器を含んでよい。演算ユニット９２は更に、第１の位相調整器の出力と第２の位相調整器の出力とを乗算する第１のミキサ回路と、第１の位相調整器の出力と第３の位相調整器の出力とを乗算する第２のミキサ回路とを含んでよい。演算ユニット９２は、第１のミキサ回路の出力と第２のミキサ回路の出力とに応じて、帰還回路９３の特性を可変に調整してよい。

演算ユニット９２によるループゲイン特性の測定動作については、図４に示す電子回路について説明した動作と同様である。演算ユニット９２は、測定したループゲイン特性に基づいて、帰還回路９３の容量値及び抵抗値の少なくとも一方を調整してよい。より具体的には、アナログ入力信号（第２のアナログ信号）とアナログ出力信号（第３のアナログ信号）との間の振幅の比率（電圧比）及び位相の差に基づいて、ループゲインのゲイン余裕と位相余裕とを求めればよい。そして帰還回路９３の容量値及び抵抗値の少なくとも一方を調整することにより、十分なゲイン余裕と位相余裕とを確保できるように、帰還回路９３の特性を設定すればよい。

演算ユニット９２は、図４に示すような電子回路ではなく、ソフトウェアに基づいて動作するＣＰＵ（Central Processing Unit）等の演算装置であってもよい。この場合であっても、演算ユニット９２の実行する処理については、上記説明した処理と同様である。演算ユニット９２が実行する振幅及び位相特性の演算プログラムは例えばメモリ９６に格納されていてよい。

トランス８２及び発振回路８３は、帰還回路９３及び増幅器９４が構成するフィードバックループの特性を測定するために、ＳｏＣ８１に外付けされる回路部品である。ＳｏＣ８１を通常動作状態で使用する際には、トランス８２及び発振回路８３はＳｏＣ８１から取り外され、端子Ｔ５を端子Ｔ４に直接に接続し、帰還回路９３、増幅器９４、及び定電圧源９５を電源回路として使用する。ＳｏＣ８１に内蔵されるメモリ９６やプロセッサ９７等の回路モジュールは、増幅器９４が出力する電源電圧を駆動電圧として動作してよい。増幅器９４の出力は、ＳｏＣ８１の内部において直接にメモリ９６及びプロセッサ９７に接続されて駆動電圧を供給してもよいし、端子Ｔ５を電源電圧入力用の端子（図示せず）に接続することにより、メモリ９６及びプロセッサ９７に駆動電圧を供給してもよい。また端子Ｔ５から出力される電源電圧は、ＳｏＣ８１以外の他のチップに対し、駆動電圧として供給されてもよい。

図８は、電源回路を含むシステムの構成の別の一例を示す図である。図８に示すシステムは、ＳｏＣ（System on Chip）８１Ａ、トランス８２、発振回路８３、コンデンサ８４、及びコンデンサ１０４を含む。ＳｏＣ８１Ａは、ＡＤ変換器（ＡＤＣ）９１−１乃至９１−３、演算ユニット９２、帰還回路９３、増幅器９４、定電圧源９５、帰還回路１１３、増幅器１１４、及び定電圧源１１５を含む。ＳｏＣ８１Ａは、ＳｏＣ８１と同様に、メモリ９６及びプロセッサ９７等の他の回路モジュールを含んでよい。帰還回路９３、増幅器９４、及び定電圧源９５は、それぞれ帰還回路１１３、増幅器１１４、及び定電圧源１１５と同一の回路であり、設計上同一の特性を有する。

ＳｏＣ８１Ａの端子Ｔ７と端子Ｔ８とが互いに接続されることにより増幅器１１４の出力が帰還回路１１３の一端に印加され、更に、帰還回路１１３の他端が増幅器１１４の反転入力に接続される。これにより、帰還回路１１３と増幅器１１４とでフィードバックループが形成される。また増幅器１１４の非反転入力とグランドに接続されるＳｏＣ８１Ａの端子Ｔ９との間には、定電圧源１１５が接続される。更に、端子Ｔ９と端子Ｔ８との間にはコンデンサ１０４が接続される。以上の接続により、帰還回路１１３、増幅器１１４、定電圧源１１５、及びコンデンサ８４の部分は、電源電圧を供給する電源回路として機能する。即ち、増幅器１１４が出力する電源電圧はＳｏＣ８１Ａの内部の回路モジュールに駆動電圧として供給されてよいし、ＳｏＣ８１Ａの外部の回路モジュールに駆動電圧として供給されてもよい。

図８に示すシステムでは、トランス８２、発振回路８３、コンデンサ８４、ＡＤ変換器９１−１乃至９１−３、演算ユニット９２Ａ、帰還回路９３、増幅器９４、定電圧源９５の部分が、フィードバックループ特性測定用のモニタ回路として機能する。演算ユニット９２Ａは、ＡＤ変換器９１−１乃至９１−３からのデジタル信号に基づいて、図７の演算ユニット９２と同様にして帰還回路９３及び増幅器９４を含むフィードバックループの特性を測定し、測定結果に基づいて帰還回路９３の特性を可変に調整する。即ち、演算ユニット９２Ａは、測定したループゲインのゲイン余裕と位相余裕とに基づいて、帰還回路９３の容量値及び抵抗値の少なくとも一方を調整することにより、十分なゲイン余裕と位相余裕とを確保できるように、帰還回路９３の特性を設定する。

演算ユニット９２Ａは更に、帰還回路９３及び増幅器９４を含むフィードバックループの特性の測定結果に基づいて、帰還回路１１３の特性を可変に調整する。即ち、演算ユニット９２Ａは、測定したループゲインのゲイン余裕と位相余裕とに基づいて、帰還回路１１３の容量値及び抵抗値の少なくとも一方を調整することにより、十分なゲイン余裕と位相余裕とを確保できるように、帰還回路１１３の特性を設定する。

以上の構成及び動作により、図８に示すシステムは、モニタ回路部分でのフィードバックループの特性の測定結果に基づいて、モニタ回路部分の帰還回路の特性を可変に調整すると共に、電源回路部分の帰還回路の特性を可変に調整する。これにより、電源回路部分の電源電圧出力に接続される回路に実際の動作用の電源電圧を供給しながら、電源回路部分の特性を動的に調整することが可能となり、温度変化等による回路特性の変動の影響が軽減された安定した電源電圧を供給することができる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

１０測定対象回路
１１ダイレクトコンバージョンユニット
１２トランス
１３発振回路
１４定電圧源

Claims

所望の周波数のアナログ発振信号に応じたアナログ入力信号が印加されアナログ出力信号を出力する測定対象回路と、
前記アナログ発振信号、前記アナログ入力信号、及び前記アナログ出力信号をＡＤ変換することによりデジタル発振信号、デジタル入力信号、及びデジタル出力信号を出力するＡＤ変換器と、
前記ＡＤ変換器から出力される前記デジタル発振信号、前記デジタル入力信号、及び前記デジタル出力信号を用いて演算処理を実行する演算ユニットと、
を含み、前記演算ユニットは、
前記デジタル発振信号をヒルベルト変換により位相調整して出力する少なくとも１つの第１の位相調整器と、
前記デジタル入力信号をヒルベルト変換により位相調整して出力する第２の位相調整器と、
前記デジタル出力信号をヒルベルト変換により位相調整して出力する第３の位相調整器と、
前記第１の位相調整器の出力と前記第２の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成する第１のミキサ回路と、
前記第１の位相調整器の出力と前記第３の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成する第２のミキサ回路と
を含み、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の振幅と前記アナログ出力信号の振幅との振幅比率を求め、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の位相と前記アナログ出力信号の位相との位相差を求める
電子回路。
前記位相調整器はヒルベルト変換を計算する奇数次のＦＩＲフィルタを含む請求項１記載の電子回路。
前記位相調整器はヒルベルト変換を計算する複数の奇数次のＦＩＲフィルタを含み、それぞれの前記ＦＩＲフィルタに異なる位相遅れを設定することが可能である請求項１記載の電子回路。
前記演算ユニットは、
前記第１のミキサ回路の出力をローパスフィルタリングして得られる信号から前記アナログ入力信号の振幅に応じた第１の値と位相に応じた第２の値とを求める第１の演算回路と、
前記第２のミキサ回路の出力をローパスフィルタリングして得られる信号から前記アナログ出力信号の振幅に応じた第３の値と位相に応じた第４の値とを求める第２の演算回路と、
前記第１の値と前記第３の値とから前記振幅比率を求める第３の演算回路と、
前記第２の値と前記第４の値とから前記位相差を求める第４の演算回路と
を更に含む請求項１記載の電子回路。
前記測定対象回路は、
増幅器と、
帰還回路と
を含み、前記アナログ入力信号は前記帰還回路への入力であり、前記アナログ出力信号は前記増幅器の出力である請求項１記載の電子回路。
前記帰還回路の特性は可変に調整可能である請求項５記載の電子回路。
一定電圧を出力する基準電圧発生回路と、
前記一定電圧に応じて電源電圧を生成する増幅器と、
前記増幅器の入力に負帰還信号を供給するための帰還回路と、
第１のアナログ信号、第２のアナログ信号、及び第３のアナログ信号をＡＤ変換することにより第１のデジタル信号、第２のデジタル信号、及び第３のデジタル信号を出力するＡＤ変換器と、
前記ＡＤ変換器から出力される前記第１のデジタル信号、前記第２のデジタル信号、及び前記第３のデジタル信号を用いて演算処理を行い、前記ＡＤ変換器の出力に応じて前記帰還回路の特性を可変に調整する演算ユニットと、
を含み、前記演算ユニットは、
前記第１のデジタル信号をヒルベルト変換により位相調整して出力する第１の位相調整器と、
前記第２のデジタル信号をヒルベルト変換により位相調整して出力する第２の位相調整器と、
前記第３のデジタル信号をヒルベルト変換により位相調整して出力する第３の位相調整器と、
前記第１の位相調整器の出力と前記第２の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成する第１のミキサ回路と、
前記第１の位相調整器の出力と前記第３の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成する第２のミキサ回路と
を含み、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の振幅と前記第３のアナログ信号の振幅との振幅比率を求め、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の位相と前記第３のアナログ信号の位相との位相差を求め、
前記振幅比率と前記位相差とに応じて前記帰還回路の特性を可変に調整する電源回路。
一定電圧を出力する基準電圧発生回路と、
前記一定電圧に応じて電源電圧を生成する増幅器と、
前記増幅器の入力に負帰還信号を供給するための帰還回路と、
第１のアナログ信号、第２のアナログ信号、及び第３のアナログ信号をＡＤ変換することにより第１のデジタル信号、第２のデジタル信号、及び第３のデジタル信号を出力するＡＤ変換器と、
前記ＡＤ変換器から出力される前記第１のデジタル信号、前記第２のデジタル信号、及び前記第３のデジタル信号を用いて演算処理を行い、前記ＡＤ変換器の出力に応じて前記帰還回路の特性を可変に調整する演算ユニットと、
を含み、前記演算ユニットは、
前記第１のデジタル信号をヒルベルト変換により位相調整して出力する第１の位相調整器と、
前記第２のデジタル信号をヒルベルト変換により位相調整して出力する第２の位相調整器と、
前記第３のデジタル信号をヒルベルト変換により位相調整して出力する第３の位相調整器と、
前記第１の位相調整器の出力と前記第２の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成する第１のミキサ回路と、
前記第１の位相調整器の出力と前記第３の位相調整器の出力とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成する第２のミキサ回路と
前記電源電圧を駆動電圧として動作する内部回路と
を含み、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の振幅と前記第３のアナログ信号の振幅との振幅比率を求め、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のアナログ信号の位相と前記第３のアナログ信号の位相との位相差を求め、
前記振幅比率と前記位相差とに応じて前記帰還回路の特性を可変に調整する集積回路。
所望の周波数のアナログ発振信号に応じたアナログ入力信号を測定対象回路に入力することにより前記測定対象回路にアナログ出力信号を出力させ、
前記アナログ発振信号、前記アナログ入力信号、及び前記アナログ出力信号をＡＤ変換することによりデジタル発振信号、デジタル入力信号、及びデジタル出力信号を生成し、
前記デジタル発振信号をヒルベルト変換により位相調整し、
前記デジタル入力信号をヒルベルト変換により位相調整し、
前記デジタル出力信号をヒルベルト変換により位相調整し、
前記位相調整後のデジタル発振信号と前記位相調整後のデジタル入力信号とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成し、
前記位相調整後のデジタル発振信号と前記位相調整後のデジタル出力信号とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成し、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の振幅と前記アナログ出力信号の振幅との比率を求め、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記アナログ入力信号の位相と前記アナログ出力信号の位相との差を求める
各段階を含む回路の特性測定方法。
第１のデジタル信号をヒルベルト変換により位相調整し、
第２のデジタル信号をヒルベルト変換により位相調整し、
第３のデジタル信号をヒルベルト変換により位相調整し、
前記位相調整後の第１のデジタル信号と前記位相調整後の第２のデジタル信号とを乗算することによりダイレクトコンバージョンを実行して第１の乗算結果を生成し、
前記位相調整後の第１のデジタル信号と前記位相調整後の第３のデジタル信号とを乗算することによりダイレクトコンバージョンを実行して第２の乗算結果を生成し、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のデジタル信号の振幅と前記第３のデジタル信号の振幅との比率を求め、
前記第１の乗算結果と前記第２の乗算結果とに応じて前記第２のデジタル信号の位相と前記第３のデジタル信号の位相との差を求める
各段階を演算装置に実行させる振幅及び位相特性の演算プログラムであって、
前記第１のデジタル信号は所望の周波数のアナログ発振信号をＡＤ変換したデジタル発振信号であり、前記第２のデジタル信号は測定対象回路に対する前記アナログ発振信号に応じたアナログ入力信号をＡＤ変換したデジタル入力信号であり、前記第３のデジタル信号は前記測定対象回路が前記アナログ入力信号に応じて出力するアナログ出力信号をＡＤ変換したデジタル出力信号であることを特徴とする演算プログラム。