JP5260549B2 - 機器チャンネルの高調波ひずみ補償 - Google Patents

Description

本願は一般に、自動試験装置（ＡＥＴ）のような試験・測定機器における高調波ひずみの補償に関する。

自動試験装置（ＡＴＥ）とは、半導体、電子回路、及びプリント回路基板のアセンブリのようなデバイスを試験するための、自動化された、通常はコンピュータ作動のシステムをいう。ＡＴＥによる試験を受けるデバイスを被試験デバイス（ＤＵＴ）という。

ＡＴＥは典型的に、コンピュータシステム、及び試験デバイス又は対応する機能を有する単一デバイスを含む。ＡＴＥは、そのソースチャンネルを介してＤＵＴへ信号を与えることができる。キャプチャチャンネルがＤＵＴからの信号を受信して、ＤＵＴが試験基準を満たすか否かを決定するための処理へその信号を転送する。

高調波ひずみは、現世代のＡＴＥ機器のダイナミックレンジを著しく制限する。オーディオ、ビデオ、通信、及び無線のシステムは全て高調波ひずみの影響を受け易く、これは、かかる市場のためのデバイスに対し、厳しい総合高調波ひずみ（ＴＨＤ）、スプリアスフリーダイナミックレンジ（ＳＦＤＲ）、及び隣接チャンネル電力比（ＡＣＰＲ）の仕様として現れる。音声周波数から超短波（ＶＨＦ）までの周波数スペクトルにわたり、機器の高調波レベルは、非調和スプリアス信号よりも１０デシベル（ｄＢ）高くなるのが典型的である。ＡＴＥのユーザは、デバイスＡＣ（交流）直線性の製品試験が自身のＡＴＥ機器の能力、特に高調波ひずみによって制限されていると判断することが多い。

欧州特許出願公開第１３３９１６９（Ａ）号明細書 欧州特許出願公開第１６４７８１０（Ａ）号明細書 米国特許第６，５０４，９３５（Ｂ１）号明細書 国際公開第２００８／０４２２５４（Ａ）明細書

本特許出願は、ＡＴＥを含むがこれに限られないデバイスの機器チャンネルにおける高調波ひずみを低減するためのコンピュータプログラム製品を含む方法及び装置を記載する。

一般に、本特許出願は、チャンネルに信号を通す回路と、第１ルックアップテーブル（ＬＵＴ）及び第２ＬＵＴを格納するメモリとからなる装置を記載する。第１ＬＵＴは、信号の第１変形に基づいて第１補正値を与える。ここで、第１補正値は、チャンネルに関連する静的非直線性を補正するべく使用される。第２ＬＵＴは、信号の第２変形に基づいて第２補正値を与える。ここで、第２補正値は、チャンネルに関連する動的非直線性を補正するべく使用される。デジタル信号処理ロジックは、チャンネルからの高調波ひずみを補償するべく第１補正値、第２補正値、及び信号を使用する。装置はまた、以下の機能を１つ以上含んでよい。

装置は、信号の位相をシフトして信号の第２変形を生成する位相シフト回路を含んでよい。位相シフト回路はヒルベルトフィルタを含んでよい。シフトは、信号の位相を約９０°シフトすることを含んでよい。回路、メモリ、及びロジックは、自動試験装置（ＡＴＥ）のキャプチャチャンネルの複数部分を含んでよい。キャプチャチャンネルは、被試験デバイス（ＤＵＴ）から信号を受信するためのものであってよい。回路、メモリ、及びロジックは、ＡＴＥのソースチャンネルの複数部分を含んでよい。ソースチャンネルは、ＤＵＴへ信号を与えるためのものであってよい。

第１ＬＵＴは、静的非直線性によって生じる第１のＮ個の高調波を補正するべく使用される複数の第１補正値を含んでよい。複数の第１補正値ｄ_Ｉ（ｘ）は以下を含んでよい。

ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘはチャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相である。複数の第１補正値は、エイリアシング高調波を補正し得る。さらに、

ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはチャンネルのサンプリングクロック周波数に対応する。または、

ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはチャンネルのサンプリングクロック周波数に対応する。

第２ＬＵＴは、動的非直線性によって生じる第１のＮ個の高調波を補正するべく使用される複数の第２補正値を含んでよい。複数の第２補正値ｄ_Ｑ（ｘ）は以下を含んでよい。

ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘはチャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相である。第２の第１補正値は、エイリアシング高調波を補正し得る。さらに、

ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはチャンネルのサンプリングクロック周波数に対応する。または、

ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはチャンネルのサンプリングクロック周波数に対応する。

装置は、チャンネル内に切替可能フィルタバンクを含んでよい。切替可能フィルタバンクは、チャンネルの内部に又は外部への切替が可能な１つ以上のフィルタを含んでよい。１つ以上のフィルタは、チャンネルからの高調波ひずみを補償し得る。ロジックは、第１補正値と第２補正値とを組み合わせて和を算出し、及びその和を信号から減算することによって、高調波ひずみを低減する回路を含んでよい。装置は、自動試験装置（ＡＴＥ）、データコンバータ回路、信号発生器、及びスペクトルアナライザの１つであってよい。

一般に、本特許出願はまた、機器のチャンネル内の高調波ひずみを補償するのに有用な補正値を生成するべく実行可能な命令を含む１つ以上の機械可読媒体を記載する。命令により、１つ以上の処理デバイスは、機器のチャンネルに関連する静的非直線性を補正するべく使用される第１補正値を生成し、メモリの第１ルックアップテーブル（ＬＵＴ）に第１補正値を格納し、機器のチャンネルに関連する動的非直線性を補正するべく使用される第２補正値を生成し、及び、メモリの第２ＬＵＴに第２補正値を格納することができる。機械可読媒体はまた、上記の又は下記の機能の１つ以上を含んでよい。

第１補正値は、静的非直線性によって発生する第１のＮ個の高調波を補正するべく使用してよい。第１補正値ｄ_Ｉ（ｘ）は以下を含んでよい。

ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘはチャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相である。基本信号の位相φがゼロの場合、第１補正値ｄ_Ｉ（ｘ）は以下を含んでよい。

第１補正値はエイリアシング高調波を補正してよい。直接高調波が、サンプリングクロックの奇数のナイキスト領域で発生する場合、以下となる。

ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓは信号に関連するナイキスト周波数に対応する。直接高調波が、サンプリングクロックの偶数のナイキスト領域で発生する場合、以下となる。

ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）である。

第２補正値は、動的非直線性によって発生する第１のＮ個の高調波を補正するべく使用してよい。第２補正値ｄ_Ｑ（ｘ）は以下を含んでよい。

ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘはチャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相である。基本信号の位相φがゼロの場合、第２補正値ｄ_Ｑ（ｘ）は以下を含んでよい。

第２補正値は、エイリアシング高調波を補正し得る。直接高調波が、サンプリングクロックの奇数のナイキスト領域で発生する場合、以下となる。

ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓは信号に関連するナイキスト周波数に対応する。直接高調波が、サンプリングクロックの偶数のナイキスト領域で発生する場合、

ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）である。

１つ以上の例の詳細が添付図面及び以下の説明に記載される。説明、図面及び請求項から、さらなる特徴、側面、利点が明らかになる。

デバイスを試験するためのＡＴＥのブロック図である。 ＡＴＥで使用されるテスタのブロック図である。 ＡＴＥのソースチャンネルのブロック図である。 ＡＴＥのキャプチャチャンネルのブロック図である。 図３Ａ及び図３Ｂそれぞれのソースチャンネル及びキャプチャチャンネルの高調波ひずみを補償するべく使用されるルックアップテーブル（ＬＵＴ）及び関連する回路のブロック図である。 高調波ひずみを有する信号を示すグラフである。 図４のＬＵＴを使用した補正に従っての高調波ひずみ低減を示すグラフである。

図１を参照すると、半導体デバイスのような被試験デバイス（ＤＵＴ）１８を試験するためのシステム１０は、自動試験装置（ＡＴＥ）又は他の同等の試験デバイスのようなテスタ１２を含む。テスタ１２を制御するべく、システム１０は、配線接続１６を介してテスタ１２のインタフェースをなすコンピュータシステム１４を含む。典型的には、コンピュータシステム１４は、ＤＵＴ１８を試験するためのルーチン及びファンクションの実行を開始するコマンドをテスタ１２へ送信する。かかる試験ルーチンの実行は、試験信号の生成及びＤＵＴ１８への送信並びにＤＵＴからの応答の収集を開始してよい。システム１０によって、様々なタイプのＤＵＴを試験してよい。例えば、ＤＵＴは、集積回路（ＩＣ）チップ（例えば、メモリチップ、マイクロプロセッサ、アナログデジタルコンバータ、デジタルアナログコンバータ等）のような半導体デバイスであってよい。

試験信号を与えてＤＵＴからの応答を収集するべく、テスタ１２は、ＤＵＴ１８の内部回路のためのインタフェースをなす１つ以上のコネクタピンに接続される。所定のＤＵＴを試験するべく、例えば６４若しくは１２８（又はそれ以上）ものコネクタピンがテスタ１２とのインタフェースとなってよい。この例では説明を目的として、半導体デバイステスタ１２が、ＤＵＴ１８の１つのコネクタピンに配線接続を介して接続される。導体２０（例えばケーブル）が、ピン２２に接続されて、試験信号（例えば、ＰＭＵ試験信号、ＰＥ試験信号等）をＤＵＴ１８の内部回路へ送るべく使用される。導体２０はまた、半導体デバイステスタ１２が与える試験信号に応答する信号をピン２２にて検知する。例えば、試験信号に応答して電圧信号又は電流信号がピン２２にて検知されて、解析のためにテスタ１２へ導体２０を介して送信されてよい。かかる単一ポート試験はまた、ＤＵＴ１８に含まれる他のピンに対して行われてよい。例えば、テスタ１２は他のピンへ試験信号を与え、（与えられた信号を送る）導体を介して反射されて戻る関連信号を収集する。反射信号を収集することによって、ピンの入力インピーダンスが、他の単一ポート試験量に伴って特徴付けられる。他の試験シナリオにおいては、デジタル値をＤＵＴに格納するべく、デジタル信号が導体２０を介してピン２２へ送信されてよい。ひとたび格納されると、ＤＵＴ１８は、格納されたデジタル値を取得して導体２０を介してテスタ１２へ送信するべくアクセスされ得る。次に、適切な値がＤＵＴ１８に格納されていたか否かを決定するべく、取得されたデジタル値が特定される。

単一ポート測定を行うこととともに、半導体デバイステスタ１２によって２ポート試験も行うことができる。例えば、試験信号が導体２０を介してピン２２へ入射され、応答信号がＤＵＴ１８の１つ以上のピンから収集され得る。この応答信号は、例えばゲイン応答、位相応答、及び他のスループット測定量のような量を決定するべく半導体デバイステスタ１２へ与えられる。

図２を参照すると、試験信号を送信して単数又は複数のＤＵＴの複数のコネクタピンから収集するべく、半導体デバイステスタ１２は、複数のピンと通信可能なインタフェースカード２４を含む。例えば、インタフェースカード２４は、例えば３２、６４、又は１２８のピンへ試験信号を送信し、対応する応答を収集する。典型的には、ピンへの通信リンクの各々はチャンネルと称される。試験信号を多数のチャンネルに与えることにより複数の試験が同時に行われるので、試験時間が低減される。一のインタフェースカードに多数のチャンネルを有することに加えて、複数のインタフェースカードをテスタ１２に含むことによりチャンネルの総数が増加するので、試験時間がさらに低減される。この例では、複数のインタフェースカードがテスタ１２に装着できることを実証するべく２つの付加的なインタフェースカード２６及び２８が示される。

各インタフェースカードは、特定の試験ファンクションを実行するための集積回路（ＩＣ）チップ（例えば、特定用途向け集積回路（ＡＳＩＣ））を含む。例えば、インタフェースカード２４は、パラメトリック測定ユニット（ＰＭＵ）試験及びピンエレクトロニクス（ＰＥ）試験を行うためのＩＣチップ３０を含む。ＩＣチップ３０は、ＰＭＵ試験を行うための回路を含むＰＭＵステージ３２と、ＰＥ試験を行うための回路を含むＰＥステージ３４とを有する。さらに、インタフェースカード２６及び２８はそれぞれ、ＰＭＵ回路及びＰＥ回路を含むＩＣチップ３６及び３８を備える。典型的には、ＰＭＵ試験は、ＤＣ電圧又は電流信号をＤＵＴに与え、入力及び出力インピーダンス、漏洩電流、及び他のタイプのＤＣ性能特性のような量を決定することを含む。ＰＥ試験は、ＡＣ試験信号又は波形をＤＵＴ（例えばＤＵＴ１８）に送信して応答を収集し、ＤＵＴの性能をさらに特徴付ける。例えば、ＩＣチップ３０は、ＤＵＴに格納されるバイナリ値のベクトルを表すＡＣ試験信号を（ＤＵＴへ）送信する。かかるバイナリ値がひとたび格納されると、ＤＵＴはテスタ１２によるアクセスを受けて、正しいバイナリ値が格納されているか否かが決定される。デジタル信号は典型的に急激な電圧遷移を含むので、ＩＣチップ３０上のＰＥステージ３４の回路は、ＰＭＵステージ３２の回路と比べて相対的に高速で動作する。

ＤＣ試験信号及びＡＣ試験信号の双方をインタフェースカード２４からＤＵＴ１８へ通すべく、導電トレース４０によりＩＣチップ３０は、信号がインタフェース基板２４の内外へ通過できるインタフェース基板コネクタ４２に接続される。インタフェース基板コネクタ４２はまた、インタフェースコネクタ４６に接続された導体４４に接続される。インタフェースコネクタ４６により、信号はテスタ１２へ又はテスタ１２から通過できる。この例では、テスタ１２とＤＵＴ１８のピン２２との間の双方向信号通過を目的として、導体２０はインタフェースコネクタ４６に接続される。いくつかの構成では、１つ以上の導体をテスタ１２からＤＵＴまで接続するべくインタフェースデバイスが使用される。例えば、ＤＵＴ（例えばＤＵＴ１８）は、ＤＵＴピンのそれぞれにアクセスできるようにデバイスインタフェース基板（ＤＩＢ）上に取り付けられる。かかる構成では、導体２０は、ＤＵＴの適切な単数又は複数のピン（例えばピン２２）に試験信号を送るべくＤＩＢに接続される。

この例では、導電トレース４０及び導体４４のみがそれぞれ、ＩＣチップ３０及びインタフェース基板２４に接続されて信号の送信及び収集が行われる。しかし、ＩＣチップ３０（ＩＣチップ３６及び３８とともに）は典型的に複数のピン（例えば、８、１６等）を有する。複数のピンはそれぞれ複数の導電トレース及び対応する導体に接続されて、信号が（ＤＩＢを介して）ＤＵＴへ送信及びＤＵＴから収集される。さらに、いくつかの構成では、インタフェースカード２４、２６、及び２８により与えられたチャンネルと単数又は複数の被試験デバイスとのインターフェースを与えるべく、テスタ１２が２つ以上のＤＩＢに接続される。

インタフェースカード２４、２６、及び２８によって行われる試験を開始及び制御するべく、テスタ１２は、試験信号を生成してＤＵＴ応答を解析するための試験パラメータ（例えば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を与えるＰＭＵ制御回路４８及びＰＥ制御回路５０を含む。ＰＭＵ制御回路及びＰＥ制御回路は、１つ以上のプロセシングデバイスを使用して実装される。プロセシングデバイスの例には、マイクロプロセッサ、マイクロコントローラ、プログラマブルロジック（例えば、フィールドプログラマブルゲートアレイ）、及び／又はこれらの組み合わせが含まれるがこれらに限られない。テスタ１２はまた、コンピュータインタフェース５２を含む。コンピュータインタフェース５２により、テスタ１２により実行される動作をコンピュータシステム１４が制御することが可能となり、さらに、テスタ１２とコンピュータシステム１４との間のデータ（例えば、試験パラメータ、ＤＵＴ応答等）のやり取りが可能となる。

図３Ａ及び図３Ｂはそれぞれ回路５４及び５５を示す。回路５４及び５５は、ＡＴＥのＰＥステージの一部であってよい。回路５４は、ソースチャンネルの一部である。試験データをＤＵＴへ与えるからである。回路５５は、キャプチャチャンネルの一部である。試験データに応答して生成されたＤＵＴからのデータを受信（又はキャプチャ）するからである。

ソースチャンネル回路５４は、ソースメモリ５６を含む。ソースメモリ５６は、ＤＵＴ５７へ出力される試験信号を生成するべく使用されるデジタルデータを格納する。メモリシーケンサ５９はデジタルデータを出力する。次に、ルックアップテーブル（ＬＵＴ）６０からの補正データがデジタルデータに適用される。ＬＵＴ６０は、メモリに格納される１つ以上のＬＵＴを含む。ＬＵＴ６０はまた、図４を参照して以下に説明される関連回路も含む。補正データは、デジタルデータ中の高調波ひずみを（例えば以下に説明するＤＡＣによってそのひずみが導入される前に）補償するべく使用される。この実施例では、補正データがデジタルデータに付加される。しかし、他の実施例では、補正データとデジタルデータとを組み合わせるべく異なる方法が使用されてよい。補正されたデジタルデータは、デジタルアナログコントローラ（ＤＡＣ）６１に適用される。ＤＡＣ６１は、補正されたデジタルデータに対応するアナログ信号を生成する。ドライバ６２（例えば増幅器）は、得られたアナログ信号をオプショナルフィルタバンク６４へ出力する。この実施例では、フィルタバンクは切替可能フィルタバンクであってよい。切替可能フィルタバンクは、チャンネルの内部に又は外部へ切替が可能な１つ以上のフィルタ（例えばキャパシタ）を含んでよい。当該フィルタは、アナログ信号を減衰させて、チャンネルからの高調波ひずみを補償する。なお、切替可能フィルタバンク６４が回路５４に含まれる必要はない。

キャプチャチャンネル回路５５は、ＤＵＴ５７からアナログ信号を受信して、これをオプショナルフィルタバンク６５に適用する。フィルタバンク６５は、上記タイプの切替可能フィルタバンクであってよく、ゲインをアナログ信号に適用してもよい。なお、切替可能フィルタバンク６５が回路５５に含まれる必要はない。ドライバ６５は、アナログ信号をアナログデジタルコンバータ（ＡＤＣ）６７に与える。ＡＤＣ６７は、アナログ信号をデジタルデータに変換する。次に、ＬＵＴ６０からの補正データがデジタルデータに適用される。補正データは、デジタルデータ中の高調波ひずみを（例えば以下に説明するＡＤＣによってそのひずみが導入された後に）補償するべく使用される。ＬＵＴ６０及びその内容の説明は図４を参照して以下に与えられる。この実施例では、補正データがデジタルデータに付加される。しかし、他の実施例では、補正データとデジタルデータとを組み合わせるべく異なる方法が使用されてよい。補正されたデジタルデータはキャプチャメモリ６９に適用される。キャプチャメモリ６９からのデータはコントローラ７０によって解析のために取得される。

高調波ひずみを引き起こし得るソースを以下に説明する。その後に、高調波ひずみ補正に使用するべくＬＵＴ６０に格納される補正データを決定する処理を説明する。

非直線性に起因する高調波ひずみは、ＡＣチャンネル信号経路の至る所で生成され得る。高調波ひずみのソースの例は以下のとおりであるがこれらに限られない。データコンバータ（例えばＤＡＣ又はＡＤＣ）積分非直線性（ＩＮＬ）誤差；データコンバータ微分非直線性（ＤＮＬ）誤差；チャンネルのフィルタ又はアナログ信号経路におけるパッシブ要素、例えば電圧依存容量Ｃ（Ｖ）、電圧依存抵抗Ｒ（Ｖ）、及び電流依存インダクタンスＬ（Ｉ）の非直線性；チャンネルの増幅器のスルーレート（ｓｌｅｗ−ｒａｔｅ）制限；例えば非反転増幅器トポロジでの基板接合バラクタ効果のような、チャンネルのアクティブ回路の電圧依存容量；例えばパイプライン化又はサブレンジングＡＤＣのようなマルチパスデータコンバータアーキテクチャにおけるタイミング誤差；及びチャンネルの通過帯域中にエイリアシングを生じさせる高次高調波を生成し得るデジタル信号プロセッサ（ＤＳＰ）符号拡張誤差である。

チャンネル内の非直線性のソースは、静的モード及び動的モードという２つの独立したモードに分けることができる。静的非直線性は、チャンネルの現在の状態（サンプル値）にのみ依存し、サンプル値の過去の時間履歴には依存しない。したがって、静的非直線性は「メモリレス」と称される。例えば、データコンバータに関連する抵抗値誤差が、現在のサンプルにのみ依存するＩＮＬ誤差及びＤＮＬ誤差を生成する。なお、この場合の個々の抵抗は電圧又は電流に対して直線性であり得るが、データコンバータのスイッチアーキテクチャの場合にはそれでもなお非直線誤差を生成し得る。

動的非直線性は、チャンネルの現在のサンプル値及び当該チャンネルに対するサンプル値の過去の履歴の双方に依存する誤差を生成する。かかる誤差は、スルーレート制限増幅器において生じる。スルーレート制限増幅器においては、増幅器の出力誤差は、増幅器への信号入力の勾配に依存する。これは、増幅器の入力信号の過去の履歴に関する知識によってのみ計算することができる。非直線のＣ（Ｖ）又はＬ（Ｉ）特性に関する成分によって導入された誤差を補償するためにも、過去の履歴の知識が必要となる。これは、かかる成分によって導入された誤差が出力信号の位相シフトを含み得るからである。

例えば上記非直線性によって生じた高調波ひずみは、基本較正試験信号（例えば、ＬＵＴ６０に格納される誤差補正値を生成するべく使用される信号）と比べて周期的であり、システムのノイズフロアよりも上の有限数（Ｎ）の高調波を生成する。この高調波ひずみｄ（ｔ）は、一般的なフーリエ級数を使用して以下のようにモデル化できる。

ここで、ｔは時間であり、Ｈ_ｎ及びθ_ｎは、較正に使用すべくサンプリングかつ量子化された試験信号の高速フーリエ変換（ＦＦＴ）処理により測定されたｎ次高調波の振幅及び位相である。

例えば式（１）のｄ（ｔ）のような任意の信号を、以下のような偶関数と奇関数との直交重ね合わせに分離することができる。

ここで、ｘ_Ｅ（ｔ）＝１／２・［ｘ（ｔ）＋ｘ（−ｔ）］であり、ｘ_０（ｔ）＝１／２・［ｘ（ｔ）−ｘ（−ｔ）］である。

この結果得られた試験信号ｘ（ｔ）のフーリエ変換は、以下の重ね合わせを用いて記載することができる。

ここで、Ｘ_Ｒ（ω）及びＸ_Ｉ（ω）は、Ｘ（ω）の実部及び虚部である。ここで説明される直線性補正プロセスで活用される実数値信号の有用な特性は、エルミート対称性である。すなわち、Ｘ_Ｒ（ω）及びＸ_Ｉ（ω）はそれぞれ、ｘ（ｔ）の偶関数部分及び奇関数部分のフーリエ変換と等価である。

三角関数の恒等性を使用して上記の式（１）を偶関数項及び奇関数項に拡張すると、高調波ひずみの一般的表現が以下のように得られる。

静的非直線性は、基本較正信号の現在の振幅（例えばサンプル値）にのみ依存する誤差を生成するので、この非直線性が生成した誤差関数も基本較正信号と同じ対称性を有するはずである。基本較正信号に対して例えばゼロ位相の余弦のような偶関数を選択することにより必ず、静的非直線性は、ＦＦＴの実部に完全に反映されるひずみを生成することになる。この場合、静的非直線性のみ存在し、かつ、動的成分が全く存在しなければ、ひずみ信号は偶関数となり、ＦＦＴは完全に実値であり、及び、式（２）は以下のようにまとめられる。

ここで、全てのｎに対してθ_ｎ＝０，πである。

基本較正信号が偶関数であれば、ＦＦＴの虚部における任意のエネルギーは、高調波ひずみの奇関数成分の結果ということになる。高調波に対するこの奇関数成分は、基本較正信号に対して直交対称性を有するので、奇関数成分は、メモリを有する非直線性（すなわち動的非直線性）から生じたはずである。したがって、動的非直線性は、基本較正信号に対して直交対称性を有する誤差信号（高調波ひずみ）の成分を生成する。すなわち基本較正信号が余弦信号の場合は奇関数成分となる。

静的非直線性と動的非直線性とは分離して、信号処理理論とＡＴＥ混合信号同期との組み合わせを使用して独立に測定することができる。較正器が、任意波形発生器（ＡＷＧ）ソースにより生成された正弦波のピークにてＡＴＥキャプチャ機器をトリガするパターンを使用する場合、較正器は、フーリエ変換の対称性特性を活用してひずみ補償関数を決定することができる。この場合、キャプチャされた較正試験信号ｙ（ｔ）は以下のように、付加的な高調波ひずみｄ（ｔ）を有するゼロ位相の余弦の形式となる。

静的非直線性と動的非直線性との組み合わせによって得られる誤差信号（ｄ（ｔ））は、正弦関数と余弦関数の直交基底を使用したデジタル処理によって生成することができる。この基底の直交成分を生成するべくルックアップテーブル（ＬＵＴ）メモリとともにヒルベルトフィルタを使用する一実施例を図４に示す。

具体的には、高調波ひずみ信号は周期的かつ実値であるから、高調波ひずみ信号は式（２）を使用して、正弦関数及び余弦関数の直交基底を有する一般的なフーリエ級数で表現することができる。したがって、２つのルックアップテーブル、すなわち基本信号によりアドレス指定される「Ｉ−ＬＵＴ」及び９０°位相シフトヒルベルトフィルタが生成する直交信号によりアドレス指定される平行「Ｑ−ＬＵＴ」を使用したデジタル処理によって、高調波ひずみ信号を再構築することができる。次に、再構築された高調波ひずみ信号は、デジタルアナログコンバータ（ＤＡＣ）（ソースチャンネル用）への入力にプリディストーションを与えることにより又はＡＤＣ出力（キャプチャチャンネル用）のポストコンバージョン補正によりチャンネル非直線性を補償するべく使用される。

図４を参照すると、ｘ（ｔ）の現在の値にのみ依存するメモリレス補正関数を実装する「同相」ルックアップテーブル（Ｉ−ＬＵＴ）７１を使用して静的非直線性が補償される（信号は補正されている）。動的非直線性は、広い周波数レンジにわたって実質的に一定の９０°位相シフトの組み合わせを使用して補償され、メモリレス「直交」ルックアップテーブル（Ｑ−ＬＵＴ）７４に渡される。図４に示すように、Ｉ−ＬＵＴ７１及びＱ−ＬＵＴ７４の誤差補正データ出力は、加算器７３を使用して組み合わせられて誤差ｄ（ｔ）が生成される。これは次に、入力信号から減算される。図４の構成は、図３ｂに示されるキャプチャチャンネルのＬＵＴ６０に、及び、図３ａに示されるソースチャンネルのＬＵＴ６０に使用することができる。

個別のＬＵＴ（Ｉ−ＬＵＴ７１及びＱ−ＬＵＴ７４）はそれぞれ、そのアドレスの多項式関数ｆ_ＬＵＴを以下のように実装する。

この多項式は、メモリレス非直線性を記述する。この非直線性のｎ次の項は、正弦波入力ｘ（ｔ）に応答してｎ次高調波を生成する。

基本較正信号としてゼロ位相余弦信号を使用すると、Ｉ−ＬＵＴに格納される補正データは、較正信号ＦＦＴの実部から決定することができる。同様に、Ｑ−ＬＵＴに格納される補正データは、較正信号ＦＦＴの虚部から決定することができる。Ｉ−ＬＵＴが現在のサンプル値（振幅）によってアドレス指定される場合、Ｉ−ＬＵＴ補正データを決定することは、高調波ひずみを時間の関数から振幅の関数へマッピングすることを含む。Ｉ−ＬＵＴへの入力は、ｘ（ｔ）＝ｃｏｓ（ω_０・ｔ）で与えられる一次データストリームである。特定の振幅ｘに対しては、サンプルが（第１サイクル内で）発生した時刻が以下のように与えられる。

ω_０ ^−１・ｃｏｓ^−１（ｘ）を上述の式（３）のｔに代入すると、以下の式が得られる。これは、Ｉ−ＬＵＴ補正データを決定するべく使用される。

Ｑ−ＬＵＴは、ｘ（ｔ）の直交（約９０°）位相シフトバージョンによってアドレス指定される。すなわち、

Ｑ−ＬＵＴの入力における特定のサンプル値に関連する時刻は以下の式によって定義される。

ω_０ ^−１・ｓｉｎ^−１（ｘ）を式（２）のｔに代入することにより、Ｑ−ＬＵＴ補正データを決定するための以下の式が得られる。

式（４）及び（５）は、ＡＴＥ機器チャンネルの非直線性により生成される第１のＮ個の高調波を補正するべく使用される補正データを決定するための閉形式解を与える。ＭビットアドレスＬＵＴに対するテーブルエントリを決定する処理は、２^Ｍの値におけるｘ∈［−ｌ，ｌ］を量子化し、対応する誤差補正データを式（４）及び（５）を使用して決定する。なお、式（４）及び（５）は、高調波の振幅及び位相が、ゼロ位相余弦基本較正信号についてのＦＦＴ処理から得られる場合にのみ有効である。パターン制御ＡＴＥ信号はゼロ位相余弦基本較正信号を近似するが、これを実際に完了するには多大な時間を要し、機器のアナログ信号経路を介する遅延のばらつきから生じる残余位相誤差が信号補正を制限し得る。基本較正信号に対して非ゼロ位相を許容することは、高調波の振幅及び位相を測定するべく使用される較正信号が以下の形式を有することを意味する。

ここで、φは、基本較正信号の任意の非ゼロ位相である。この一般的なアプローチは、ＡＴＥの性能及び最終アプリケーションと整合する。この場合、コヒーレンスが正確な周波数比で行われ、典型的なＦＦＴ測定が基本信号位相に無関心となる。

φが非ゼロの場合、基本較正信号は、偶関数成分と奇関数成分との双方を含み、その結果、静的非直線性と動的非直線性との双方から混合対称性出力が得られる。Ｈ_ｎ及びθ_ｎを使用して補正データをルックアップテーブルに正しく取り込むには、動的直線性から得られる高調波位相残余、すなわち、φからの寄与が除かれたθ_ｎの近くに直交基底を生成する必要がある。メモリレスの非直線システムを記述する多項式のｎ次の項が、ｘ（ｔ）に応答してｎ次高調波を生成し、ｘ（ｔ）の位相をｎ・φだけ回転することを考慮すると、機器チャンネルの高調波ひずみは以下のようにモデル化できる。

上式を、正弦関数及び余弦関数の直交基底に拡張すると以下が得られる。

チャンネルの非直線性が純粋に静的であれば、θ_ｎ−ｎφ＝０，π、かつ、上記正弦成分がゼロとなる。したがって、上記表現の余弦項のそれぞれは、基本信号に関して「同相」にある。すなわち、高調波項角度のそれぞれがｎだけ回転する。これは、チャンネルの静的非直線性に対する、ｎ次成分の期待応答である。対照的に、正弦項は、ｎだけの回転及び基本信号からの直交（すなわち約９０°）位相シフトの双方を含む。

したがって、Ｉ−ＬＵＴ誤差補正データは、Ｉ−ＬＵＴへの入力において時間領域から振幅領域へマッピングすることにより、以下のように同相ひずみから決定される。

ω_０ ^−１・（ｃｏｓ^−１ｘ−φ）をｄ（ｔ）の「同相」項のｔに代入すると、Ｉ−ＬＵＴ誤差補正データを決定するための閉形式の式が以下のように得られる。

サンプル値と、当該サンプルがＱ−ＬＵＴへの入力において（第１サイクルで）発生した時刻との関係が以下に与えられる。

ω_０ ^−１・（ｓｉｎ^−１ｘ−φ）をｄ（ｔ）の「直交」項のｔに代入すると、Ｑ−ＬＵＴ誤差補正データを決定するための閉形式の式が以下のように与えられる。

上述のように、ＭビットアドレスＬＵＴに対するテーブルエントリを決定する処理は、２^Ｍの値におけるｘ∈［−ｌ，ｌ］を量子化し、対応する誤差補正データを式（７）及び（８）を使用して決定する。なお、位相オフセットφがゼロの場合、式（７）及び（８）はそれぞれ式（４）及び（５）に帰着する。

例示的なＡＴＥにて使用されるデータコンバータの全てのサンプルに対してＩ−ＬＵＴ及びＱ−ＬＵＴの誤差補正値を決定する方法を以下に説明する。具体的には、使用の前に、ＡＴＥのソースチャンネル及びキャプチャチャンネルを通る信号のレンジに対してＩ−ＬＵＴ及びＱ−ＬＵＴの誤差補正値が決定される。次に、これらの誤差補正値はＩ−ＬＵＴ及びＱ−ＬＵＴに格納されて、ソースチャンネル及びキャプチャチャンネルを通る後続の信号を補正するべく使用される。Ｉ−ＬＵＴ及びＱ−ＬＵＴに格納される誤差補正値が決定される信号のレンジ（データコンバータのコード）を決定するべく、以下が使用される。

連続正弦波が、一様な確率でレンジ［０，２π］にわたりランダムにサンプリングされる場合、正弦波が値ｘを得る確率は以下で与えられる。

ここで、Ａは正弦波の振幅である。この分布は、ミッドスケールのｘ＝０で最小値（π・Ａ）^−１となる、いわゆる「バスタブ」曲線形状を有する。

一例では、間隔［０，２π］で正弦波を一様にサンプリングするデータコンバータによってコードｉが生成されてＮビットに量子化される確率は、上記表現をコードｉに対する振幅レンジにわたって積分することにより、以下の結果となるように与えられる。

ここで、ＦＳＲは、量子化器の双極フルスケールレンジであり、Ａは正弦波振幅である。正弦波振幅が、ゼロＤＣ（直流）オフセットを備える量子化器のフルスケールレンジに整合する場合、最小確率出力コードｉはミッドスケールで生じ、確率１／（π・２^Ｎ−ｌ）でｉ＝２^Ｎ−ｌとなる。したがって、ミッドスケールコードの発生確率は、量子化器レベルの数により減少する。

ロバスト較正を与えるには、コンバータのコードごとに測定処理を行うのが望ましい。「Ｎｓａｍｐｌｅｓ」の数のサンプルを含むキャプチャにおけるコードヒットの期待数Ｅ（ｉ）は以下で与えられる。

最小確率ミッドスケールコードが確実に少なくとも１回はヒットするということは以下を意味する。

したがって、高速Ｒａｄｉｘ−２ＦＦＴ１６処理を使用するビットコンバータの較正には、少なくとも１３１，０７２のサンプルのキャプチャが必要となる。この制約は、全てのコンバータコードが確実にヒットするためには必要かもしれないが、サンプリング処理が試験波形のサイクルごとに同じサブセットのコードを生成することができる場合は十分でないかもしれない。これが生じないことを保証するべく、キャプチャウィンドウにおける試験波形のサイクルの整数が、Ｎｓａｍｐｌｅｓに関して互いに素であり得る。

Ｉ−ＬＵＴ及びＱ−ＬＵＴにおける誤差補正データは、機器チャンネルの反射された又はエイリアシングされた高調波を補正するべく構成される。エイリアシングされた周波数成分を補償することは、非直線性のｎ次成分とアナログデータのサンプリングに使用されたクロックとの混合の結果生じるエイリアシング高調波を補正することを含む。かかるエイリアシングされた周波数成分を補償することには、高周波数信号のソース又はキャプチャの場合にＡＴＥのダイナミックレンジを改善させる可能性がある。

Ｎ次補正に対しては、キャプチャスペクトルにおいてＮの高調波のそれぞれがどこで現れるかを予測することが必要となる。したがって、高調波ｎｆ_０（ここで、ｆ_０は基本周波数である）のそれぞれに対して以下の処理が使用されて、Ｎ次高調波が生じる周波数（ＦＦＴビンの数）、並びにＬＵＴ誤差補正データ計算に使用される関連振幅及び位相が決定される。

以下に定義されるサンプリングクロックの奇数のナイキスト領域で高調波が生じる場合（ここで、ｍは奇数、Ｆ_Ｓはサンプルクロック周波数である）、

エイリアシング高調波はオリジナル高調波の直接像（ｄｉｒｅｃｔ ｉｍａｇｅ）である。この場合、エイリアシング高調波の周波数は以下により与えられる。

ここで、ｘｍｏｄｙはｘ／ｙの余りである。Ｈ（ｆ_{ｎａｌｉａｓ}）で示される、この複合エイリアシング周波数成分の振幅及び位相が式（７）及び（８）（又は（４）及び（５））において使用されて補正データが決定される。すなわち、式（７）及び（８）（又は（４）及び（５））は以下のようになる。

高調波がサンプリングクロックの偶数のナイキスト領域で生じる場合、エイリアシング高調波はオリジナル高調波の鏡像であり、エイリアシング高調波の周波数は以下のように定義される。

偶数のナイキスト領域の像が鏡像であれば、位相は共役であり、式（７）及び（８）（又は（４）及び（５））の高調波の振幅成分及び位相成分は以下のように定義される。

クロックと混合した高調波は、チャンネル非直線性ではなく共役位相を生成するので、エイリアシング周波数成分の逆位相が使用される。したがって、混合効果に対処するべくエイリアシングスプリアス位相の共役が使用される。

上述のＩ−ＬＵＴ及びＱ−ＬＵＴにおける誤差補正データを使用しての、ＡＴＥチャンネルにおける高調波を低減するための試験の結果が以下に記載される。

図５Ａは、以下の付加的ホワイトノイズを有する正弦波試験信号の例を示す。

これが、以下の伝達関数を備える非直線システムを通過する。

この例では、サンプルレートは３００Ｍｓｐｓ（ミリオン・サンプル・パー・セカンド）である。絶対値不連続性及びその固有の対称性が与えられれば、非直線性により、偶数及び奇数双方の高次高調波が生成される。Ｉ−ＬＵＴ及びＱ−ＬＵＴ誤差補正データを使用する上述の補正処理により、直接及び反射双方の高調波が図５Ｂに示されるように低減される。すなわち、図５Ｂは、結果として得られた補償出力のＦＦＴを示す。そのダイナミックレンジが３０ｄＢ改善している。

高調波誤差補正データを決定、格納、及び／又は使用する上述の処理、並びにその様々な修正及びここに記載された関連処理（以下「処理」）は、上述のハードウェア及びソフトウェアに限られない。処理の全て又は一部は、コンピュータプログラム製品、すなわち１つ以上の機械可読媒体又は伝播信号のような情報キャリアに具体化されるコンピュータプログラムを介して少なくとも部分的に実施することができる。コンピュータプログラムは、例えばプログラマブルプロセッサ、１つのコンピュータ、複数のコンピュータ、及び／又はプログラマブルロジック要素のような１つ以上のデータ処理装置により実行されるか又はその動作を制御する。

コンピュータプログラムは、コンパイラ型又はインタプリタ型言語を含む任意の形態のプログラミング言語で記述することができる。コンピュータプログラムは、スタンドアローン形態、又は、コンピューティング環境での使用に適したモジュール、コンポーネント、サブルーチン、若しくはその他のユニット形態を含む任意の形態でディプロイすることができる。コンピュータプログラムは、１つのコンピュータ、又は、１つのサイトにおける若しくは複数のサイトにわたり分散されてネットワークにより相互接続された複数のコンピュータで実行するべくディプロイすることができる。

処理の全て又は一部の実行に関連するアクションは、較正処理のファンクションを遂行するべく１つ以上のコンピュータプログラムを実行する１つ以上のプログラマブルプロセッサによって実行され得る。処理の全て又は一部は、例えばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（アプリケーション・スペシフィック集積回路）のような専用ロジック回路として実装することができる。

コンピュータプログラムの実行に適したプロセッサは例えば、汎用及び専用双方のマイクロプロセッサ並びに任意の種類のデジタルコンピュータの任意の１つ以上のプロセッサを含む。一般には、プロセッサは、リードオンリーメモリ若しくはランダムアクセスメモリ又はこれら双方から命令及びデータを受け取る。コンピュータ要素は、命令を実行するためのプロセッサ並びに命令及びデータを格納するための１つ以上のメモリデバイスを含む。

ここに記載する処理は、半導体回路の製品試験に使用されるＡＴＥ機器のコンテキストで説明される。しかし、処理はこのコンテキストに限られない。むしろ、処理は、ベンチ（ラックマウント）機器のような、その他のハードウェア構成に対しても適用可能である。例えば、信号発生器又はスペクトルアナライザ機器に直線性補正ハードウェア／ソフトウェアが組み込まれて、そのダイナミックレンジを（例えば機器チャンネルの高調波ひずみを低減することによって）改善する処理を使用して較正されてよい。

処理のその他のアプリケーションがデータコンバータ集積回路（ＩＣ）にて行われてもよい。例えば、ヒルベルトフィルタを、Ｉ−ＬＵＴ及びＱ−ＬＵＴを実装する不揮発性メモリとともにデータコンバータＩＣに組み込んで、かかるＩＣのダイナミックレンジを改善するべく処理を実行するために使用してよい。

ここに記載された異なる実施例の要素を組み合わせて、具体的に上述されていない他の実施例を構成してもよい。ここに具体的に記載されていない他の実施例もまた以下の請求項の範囲内にある。

Claims (19)

1. 装置であって、
   前記装置のチャンネルに信号を通過させる回路と、
   前記チャンネルに関連する静的非直線性を補正するべく使用される第１補正値を前記信号の第１変形に基づいて与える第１組の係数、及び、前記チャンネルに関連する動的非直線性を補正するべく使用される第２補正値を前記信号の第２変形に基づいて与える第２組の係数を格納するメモリと、
   前記チャンネルからの高調波ひずみを補償するべく前記第１補正値、前記第２補正値、及び前記信号を使用するデジタル信号処理ロジックと
   を含む装置。
2. 前記信号の前記第２変形を生成するべく前記信号の位相をシフトさせる位相シフト回路をさらに含む、請求項１に記載の装置。
3. 前記位相シフト回路はヒルベルトフィルタを含み、シフトさせることは前記信号の位相を約９０°シフトさせることを含む、請求項２に記載の装置。
4. 前記回路、前記メモリ、及び前記ロジックは、被試験デバイス（ＤＵＴ）から信号を受信するための、自動試験装置（ＡＴＥ）のキャプチャチャンネルの一部を含む、請求項１に記載の装置。
5. 前記回路、前記メモリ、及び前記ロジックは、被試験デバイス（ＤＵＴ）へ信号を与えるための、自動試験装置（ＡＴＥ）のソースチャンネルの一部を含む、請求項１に記載の装置。
6. 前記第１ＬＵＴは、前記静的非直線性によって生じる第１のＮ個の高調波を補正するべく使用される複数の第１補正値を含み、前記複数の第１補正値ｄ_Ｉ（ｘ）は以下を含み、
   

   

   ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘは前記チャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相である、請求項１に記載の装置。
7. 前記複数の第１補正値は、エイリアシング高調波を補正する、請求項６に記載の装置。
8. 

   ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓは前記チャンネルのサンプリングクロック周波数に対応する、請求項７に記載の装置。
9. 

   ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓは前記チャンネルのサンプリングクロック周波数に対応する、請求項７に記載の装置。
10. 前記第２補正値は、エイリアシング高調波を補正する、請求項１に記載の装置。
11. 

    ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはサンプリングクロック周波数に対応する、請求項１０に記載の装置。
12. 

    ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはサンプリングクロック周波数に対応する、請求項１０に記載の装置。
13. 前記チャンネルからの高調波ひずみを補償するべく前記チャンネルの内部に又は外部への切替が可能な１つ以上のフィルタを含む切替可能フィルタバンクを前記チャンネル内にさらに含む、請求項１に記載の装置。
14. 前記ロジックは、前記第１補正値と前記第２補正値とを組み合わせて和を算出し、前記信号から前記和を減算して前記高調波ひずみを低減する回路を含む、請求項１に記載の装置。
15. 自動試験装置（ＡＴＥ）、データコンバータ回路、信号発生器、及びスペクトルアナライザの１つを含む、請求項１に記載の装置。
16. 機器のチャンネル内の高調波ひずみを補償するべく使用可能な補正値を生成するべく実行可能な命令を含む１つ以上の機械可読媒体であって、
    前記命令は１つ以上の処理デバイスに、
    前記機器の前記チャンネルに関連する静的非直線性を補正するべく使用される第１補正値を生成することと、
    前記第１補正値をメモリの第１ルックアップテーブル（ＬＵＴ）に格納することと、
    前記機器の前記チャンネルに関連する動的非直線性を補正するべく使用される第２補正値を生成することと、
    前記第２補正値をメモリの第２ＬＵＴに格納することと
    を行わせる１つ以上の機械可読媒体。
17. 前記第１補正値は、前記静的非直線性によって生じる第１のＮ個の高調波を補正するべく使用され、前記第１補正値ｄ_Ｉ（ｘ）は以下を含み、
    

    

    ここで、Ｈ_ｎはｎ次高調波の振幅、θ_ｎはｎ次高調波の位相、ｘは前記チャンネル内の信号のサンプル値、φは、高調波を生成する基本信号の位相であり、
    前記基本信号の位相φがゼロの場合、前記第１補正値ｄ_Ｉ（ｘ）は、
    

    

    を含む、請求項１６に記載の１つ以上の機械可読媒体。
18. 前記第１補正値は、エイリアシング高調波を補正するべく構成され、サンプリングクロックの奇数ナイキスト領域に直接高調波が生じた場合、
    

    

    であり、ここで、ｆ_{ｎａｌｉａｓ}＝ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）であり、ｎｆ_０はｎ次直接高調波に対応し、Ｆ_Ｓはサンプリングクロック周波数に対応し、
    前記直接高調波が前記サンプリングクロックの偶数ナイキスト領域に生じた場合、
    

    

    であり、ここで、ｆ_{ｎａｌｉａｓ}＝Ｆ_Ｓ／２−ｎｆ_０ｍｏｄ（Ｆ_Ｓ／２）である、請求項１７に記載の１つ以上の機械可読媒体。
19. 前記第２補正値は、エイリアシング高調波を補正するべく構成される、請求項１６に記載の１つ以上の機械可読媒体。

Images