JPWO2011024394A1 - 変調された被試験信号の試験装置および試験方法 - Google Patents

Abstract

試験装置２は、ＤＵＴ１からの変調された被試験信号Ｓ１を試験する。クロスタイミングデータ生成部１０は、被試験信号Ｓ１のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成する。期待値データ生成部３０は、被試験信号Ｓ１に期待される期待値波形Ｓ２を複数のしきい値と比較した場合に期待値波形が各しきい値とクロスするタイミングを示すタイミング期待値データを生成する。タイミング比較部４０はクロスタイミングデータとタイミング期待値データを比較する。

Description

本発明は、試験装置に関する。

デジタル有線通信は従来、時間分割多重（ＴＤＭ）方式による２値伝送が主流であり、大容量伝送を行う場合は、パラレル伝送、高速伝送によって実現してきた。パラレル伝送の物理的な限界に直面すると、シリアル伝送つまり、高速インタフェース（Ｉ／Ｆ）回路による数Ｇｂｐｓ〜１０Ｇｂｐｓ以上のデータレートでの高速伝送が行われる。しかしながら、データレートの高速化にも限界があり、伝送線路の高周波損失や反射によるＢＥＲ（Bit Error Rate）の劣化が問題となる。

一方、デジタル無線通信方式は、キャリア信号に多ビットの情報をのせて送受信する。つまり、データレートはキャリア周波数に直接的に制限されない。例えば、最も基本的な直交変復調方式であるＱＡＭ（Quadrature Amplitude Modulation）伝送方式は４値伝送を一つのチャネルで実現することが出来る。６４ＱＡＭにいたっては、６４値伝送がワンキャリアで実現できる。つまり、キャリア周波数を高めなくてもこのような多値変調方式によって、転送容量を向上させることが出来る。

このような変復調方式は、無線通信に限らず有線通信でも可能であり、ＰＡＭ（Pulse Amplitude Modulation）やＱＰＳＫ(Quadrature Phase Shift Keying)あるいはＤＱＰＳＫ（Differential QPSK）方式として既に適用され始めている。特に、光通信分野においては、１本の光ファイバにどれだけ多くの情報をのせられるかがコスト的にも重要であり、２値ＴＤＭからこれらのデジタル変調を利用した伝送へと技術トレンドがシフトしている。

近い将来、このようなデジタル変復調方式が、メモリやＳｏＣ（System On a Chip）をはじめとするデバイス間の有線インタフェースに適用される可能性があるところ、現状ではそのようなデバイスを量産試験できる多チャンネルの試験装置は存在しない。

従来の無線通信デバイスを試験するミクスド試験装置やＲＦ（Radio Frequency）試験モジュールは存在するが、そもそも従来の無線通信デバイスは、Ｉ／Ｏ（入出力）用の通信ポート（Ｉ／Ｏポート）が通常ひとつ、または数個に限られるため、これまでの試験装置や試験モジュールも、数個の通信ポートしか備えていない。したがってこれらの試験装置や試験モジュールを、メモリなどの数十〜百チャンネル以上のＩ／Ｏポートを有するデバイスの試験に使用することは困難である。

また、従来のＲＦ信号の試験装置では、ＤＵＴ（Device Under Test）から出力された信号をＡ／Ｄ（アナログデジタル）変換して、その結果得られる膨大なデータを信号処理(ソフトウェア処理も含む)することで期待値判定する。よって、試験時間が長くなる。

さらに従来の試験装置のデジタルピンは、基本的には、２値(場合によってはこれにハイインピーダンス状態Hi-Zが加わった３値)の信号の試験しか想定しておらず、デジタル変調信号の復調機能を有していない。

メモリやＭＰＵ（Micro Processing Unit）のようなデバイスのＩ／Ｏがすべてデジタル変調方式に置き換わったとすれば、数十〜百チャネル以上のＩ／Ｏがひとつのデバイスに存在し、それを数百個同時に試験することが求められる。つまり、デジタル変復調信号の入出力を数千チャネル有する試験装置が必要であり、試験装置のＣＰＵリソースにも限界があるので、全てハードウェアレベルでのリアルタイム試験が求められる。

その他、振幅変調（ＡＭ）、周波数変調（ＦＭ）、振幅偏移変調（ＡＳＫ）、位相偏移変調（ＰＳＫ）など、さまざまな方式で変調された試験信号をリアルタイムに試験できる試験装置が利用できれば、製造者にとって非常に有用である。

本発明はかかる状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、変調された被試験信号を高速に試験可能な試験装置、試験方法の提供にある。

本発明のある態様は、被試験デバイスからの変調された被試験信号を試験する試験装置に関する。試験装置は、被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するクロスタイミング測定部と、被試験信号に期待される期待値波形を複数のしきい値と比較した場合に期待値波形が各しきい値とクロスするタイミングを示すタイミング期待値データを生成する期待値データ生成部と、クロスタイミングデータとタイミング期待値データを比較する比較部と、を備える。

この態様によると、被試験信号を復調して得られるベースバンド信号ではなく、被試験信号のレベルが変化するタイミングにもとづいて、被試験デバイスの良否や、被試験信号の波形品質を評価することができる。

本発明のさらに別の態様も、試験装置である。この装置は、被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するクロスタイミング測定部と、しきい値ごとのクロスタイミングデータを受け、時間方向および振幅方向に補間することにより、被試験信号の波形を再構成する波形再構成部と、を備える。

この態様によると再構成された波形にさまざまな信号処理を施すことで、高価なスペクトラムアナライザやデジタイザなどを用いなくても、試験装置単体で時間ドメイン、周波数ドメインの解析や、変調解析を行うことができる。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、変調された被試験信号を高速に試験できる。

本発明の第１の実施の形態に係る試験装置の構成を示すブロック図である。 ラッチアレイの構成例を示す回路図である。 図３（ａ）は、クロスタイミングデータ生成部の動作を示すタイムチャートであり、図３（ｂ）は、期待値波形と複数のしきい値およびタイミング期待値データを示す図である。 図４（ａ）〜（ｃ）は、タイミング比較部による比較処理の一例を示す図である。 本発明の第２の実施の形態に係る試験装置の構成を示すブロック図である。 さまざまな変調波がクロスタイミングデータ生成部によりサンプリングされる様子を示す図である。 波形再構成部により再構築された波形を示す図である。 第１の変形例に係る試験装置の一部の構成を示すブロック図である。 第２の変形例に係る試験装置の構成を示すブロック図である。 レベル比較部における振幅期待値データと判定データの比較処理を概念的に示す図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

実施の形態に係る試験装置は、デジタル変調されたデジタルデータの送受信インタフェースを備える被試験デバイス（ＤＵＴ）を試験対象とする。つまりパターン信号をデジタル変調してＤＵＴに供給し、またＤＵＴから出力されるデジタル変調されたデータを期待値と比較し、良否判定を行う。試験装置は、良否判定の他、デジタル変調されたデータの波形解析、コンスタレーションマップの生成機能等を備えてもよい。

デジタル変調は、ＡＰＳＫ（振幅位相偏移変調）、ＱＡＭ（直交振幅変調）、ＱＰＳＫ（４値位相偏移変調）、ＢＰＳＫ（２値位相偏移変調）、ＦＳＫ（周波数偏移変調）などを含む。ＤＵＴは、たとえばメモリやＭＰＵをはじめとする多チャンネルのＩ／Ｏポートを有するデバイスが想定されるが、特に限定されるものではない。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る試験装置２の構成を示すブロック図である。図１の試験装置２は、ＤＵＴ１のＩ／Ｏポートごとに設けられた複数のＩ／Ｏ端子Ｐ_ＩＯを備える。試験装置２のＩ／Ｏ端子Ｐ_ＩＯはそれぞれ、ＤＵＴ１の対応するＩ／Ｏポートと伝送路を介して接続されており、ＤＵＴ１からの変調された被試験信号Ｓ１が入力される。Ｉ／ＯポートＰ_ＩＯの個数は任意であり、メモリやＭＰＵの場合、数十〜百個以上設けられるが、図では理解の容易化と説明の簡略化のため、単一のＩ／Ｏ端子Ｐ_ＩＯとそれに関連するブロックのみを示す。

試験装置２は、Ｉ／Ｏ端子Ｐ_ＩＯごとに、クロスタイミングデータ生成部１０、期待値データ生成部３０、タイミング比較部４０の３つの機能ブロックを備える。以下、それぞれについて順に説明する。

（１−ａ）クロスタイミングデータ生成部
クロスタイミングデータ生成部１０は、被試験信号Ｓ１のレベルが、複数のしきい値Ｖ_０〜Ｖ_Ｎ（Ｎは自然数）それぞれとクロスするタイミングを示すクロスタイミングデータＤ_ＣＲＳを生成する。

具体的には、クロスタイミングデータ生成部１０は、多値コンパレータ１２、しきい値レベル設定部１４、時間デジタル変換器１６、リアルタイムタイミング発生器（以下、タイミング発生器ともいう）２２を含む。リアルタイムタイミング発生器２２は、クロスタイミングデータ生成部１０ごとに設置されてもよいし、複数のクロスタイミングデータ生成部１０で一つのリアルタイムタイミング発生器２２を共有してもよい。

多値コンパレータ１２は、被試験信号Ｓ１のレベルを複数のしきい値Ｖ_０〜Ｖ_Ｎと比較し、各しきい値Ｖ_０〜Ｖ_Ｎごとに比較結果を示す比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮを生成する。ｉ番目（０≦ｉ≦Ｎ）の比較データＤ_ＣＭＰｉはたとえば、
Ｓ１＞Ｖ_ｉのとき１（ハイレベル）
Ｓ１＜Ｖ_ｉのとき０（ローレベル）
をとる。なお、ハイレベル、ローレベルの割り当ては反対であってもよい。本実施の形態において、しきい値Ｖ_０〜Ｖ_Ｎは等間隔に配置される。ただし本発明はこれに限定されず、被試験信号Ｓ１に施される変調方式によっては、等間隔が最適であるとは限らず不等間隔であってもよい。つまりしきい値Ｖ_０〜Ｖ_Ｎは、ＤＵＴ１の種類、変調方式などに応じて適切に設定すればよい。

なお、このケースでは、比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮは、あるビットを境に１と０が変化する（もしくはオール０またはオール１をとる）いわゆるサーモメータコードとなる。以下では、比較データＤ_ＣＭＰ０を最下位ビット、Ｄ_ＣＭＰＮを最上位ビットとする（Ｎ＋１）ビットのセットを、比較コードＤ_ＣＭＰと総称する。

しきい値の個数Ｎ＋１は、被試験信号Ｓ１の変調方式に応じて設定すればよい。たとえば１６ＱＡＭの場合、４ビット（Ｎ＝１６）程度の階調を備えていればよい。別の変調方式では、２ビット（Ｎ＝４）、３ビット（Ｎ＝８）、５ビット（Ｎ＝３２）程度の階調が最適な場合もある。

しきい値レベル設定部１４は、しきい値Ｖ_０〜Ｖ_Ｎを生成する。たとえばしきい値レベル設定部１４はＤ／Ａコンバータであり、外部からのデジタル制御信号に応じて調節可能なしきい値を生成する。しきい値は、ＤＵＴ１の種類、変調方式などに応じて動的に制御してもよいし、あらかじめ所定の値に精度よくキャリブレートされていてもよい。

通信プロトコルによっては、ＤＵＴ１からの被試験信号Ｓ１の振幅変動が許容され、あるいはＤＣオフセットの変動が許容される場合がある。この場合に、しきい値レベル設定部１４は、被試験信号Ｓ１の振幅やＤＣオフセットを測定し、測定結果にもとづいてしきい値Ｖ_０〜Ｖ_Ｎを最適化してもよい。

時間デジタル変換器１６は、しきい値Ｖ_０〜Ｖ_Ｎごとの比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮを受け、比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮそれぞれが変化するタイミングを測定することにより、クロスタイミングデータＤ_ＣＲＳ０〜Ｄ_ＣＲＳＮを生成する。本実施の形態では、クロスタイミングデータＤ_ＣＲＳ０〜Ｄ_ＣＲＳ０はしきい値ごとに生成される場合を説明する。なお最も簡略化した形態では、複数の比較データＤ_ＣＭＰのうちのいずれかが変化したタイミングを示す単一のクロスタイミングデータＤ_ＣＲＳを生成してもよい。

時間デジタル変換器１６は、ラッチアレイ１８およびエンコーダ２０を含む。図２は、ラッチアレイ１８の構成例を示す回路図である。
タイミング発生器２２は、それぞれのエッジの位相が所定のサンプリング間隔ＴｓずつシフトしているＫ相（Ｋは整数）のマルチストローブ信号ＳＴＲＢ_１〜ＳＴＲＢ_Ｋを発生する。サンプリング間隔Ｔｓは、被試験信号Ｓ１のシンボルレート（周波数）や変調方式に応じて設定される。たとえばサンプリング期間Ｔｓは、被試験信号Ｓ１のシンボル期間Ｔｓｙｍ（シンボルレートの逆数）の整数分の１（たとえば１／８倍）に設定される。つまりラッチアレイ１８は、比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮを所定の周波数でオーバーサンプリングする。

ラッチアレイ１８は、比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮそれぞれごとに、Ｋ個のフリップフロップＦＦ_１〜ＦＦ_Ｋを有している。ｉ番目の比較データＤ_ＣＭＰｉは、それに対応するＫ個のフリップフロップに入力される。Ｋ個のフリップフロップのクロック端子にはそれぞれ、Ｋ相のマルチストローブ信号ＳＴＲＢ_１〜ＳＴＲＢ_Ｋが入力される。各フリップフロップＦＦ_１〜ＦＦ_Ｋの出力データは、Ｋビットのサーモメータコード（以下、タイミングコードＴＣという）となる。たとえばＦＦ_１の出力が最上位ビット（ＭＳＢ）、ＦＦ_Ｋの出力が最下位ビット（ＬＳＢ）に割り当てられる。

タイミング発生器２２は、テストレート（周期Ｔ_ＲＡＴＥ）を基準として、ストローブ信号ＳＴＲＢ_１〜ＳＴＲＢ_Ｋを繰り返し発生してもよい。繰り返されるテストレートには、インデクス（ｊ）が付される。

ｉ番目のタイミングコードＴＣ_ｉは、被試験信号Ｓ１がｉ番目のしきい値Ｖ_ｉと交差したタイミングを示す。具体的には、ｉ番目のタイミングコードＴＣ_ｉの値の変化点が、ｊ番目のテストレートにおいて上位Ｌビット目（１≦Ｌ≦Ｋ）に位置するとき、
ｔ＝ｊ×Ｔ_ＲＡＴＥ＋（Ｌ×Ｔｓ）
が、クロスタイミング（テスト開始からの経過時間）を表す。値Ｌは、タイミングコードＴＣ_ｉをプライオリティエンコードすることで算出することができる。エンコーダ２０は、タイミングコードＴＣを受け、クロスタイミングｔを示すクロスタイミングデータＤ_ＣＲＳ０〜Ｄ_ＣＲＳＮを発生する。クロスタイミングデータＤ_ＣＲＳ０〜Ｄ_ＣＲＳＮのデータ形式は任意であるが、値ｊとＬのペアを含んでもよい。

図３（ａ）は、クロスタイミングデータ生成部１０の動作を示すタイムチャートである。実線は被試験信号Ｓ１を、破線は多値コンパレータ１２によりデジタイズされた比較コードＤ_ＣＭＰを示す。なお図３（ａ）では、Ｎ＝５の場合が示される。
また、クロスタイミング列ｔ_０’〜ｔ_８’は、比較コードＤ_ＣＭＰの値が変化するタイミングを示す。

以上がクロスタイミングデータ生成部１０の構成と動作である。なおクロスタイミングデータ生成部１０の構成は上述のものに限定されず、その他の回路形式で構成してもよい。

（１−ｂ）期待値データ生成部
続いて図１に戻り、期待値データ生成部３０について説明する。
試験装置２は、ＤＵＴ１から出力される被試験信号Ｓ１が、どのようなパターンデータにもとづいているかを知っている。これを期待値またはベースバンド期待値パターンという。期待値パターン発生器３２は、２値のベースバンド期待値パターンＰＡＴを発生する。期待値パターンＰＡＴは、１シンボルに相当するデータであり、１６ＱＡＭの場合４ビットとなる。期待値パターンＰＡＴのビット数は、変調方式に応じて設定される。

符号化回路３４はデジタル信号処理によってベースバンド期待値パターンＰＡＴを仮想的に、ＤＵＴ１と同じ方式にてデジタル多値変調し、その結果得られる期待値波形Ｓ２を生成する。そして期待値パターン発生器３２は、被試験信号Ｓ１に期待される期待値波形Ｓ２を複数のしきい値Ｖ_０〜Ｖ_Ｎと比較した場合に、期待値波形Ｓ２が各しきい値Ｖ_０〜Ｖ_Ｎとクロスするタイミングを示すタイミング期待値データＤＴ_ＥＸＰをデジタル信号処理によって生成する。図３（ｂ）は、期待値波形Ｓ２としきい値Ｖ_０〜Ｖ_Ｎおよびタイミング期待値データＤＴ_ＥＸＰを示す図である。タイミング期待値データＤＴ_ＥＸＰは、期待値クロスタイミングｔ_０、ｔ_１・・・を含む。

また符号化回路３４ｃは、タイミング期待値データＤＴ_ＥＸＰのレートを示すレート設定データＲＡＴＥを出力する。タイミング発生器２２は、レート設定データＲＡＴＥを受け、その値に応じた間隔のエッジ列を含むストローブ信号ＳＴＲＢを、レートクロックと同期して生成する。

（１−ｃ）タイミング比較部
タイミング比較部４０は、クロスタイミングデータＤ_ＣＲＳ（ｔ_０’、ｔ_１’・・・）とタイミング期待値データＤＴ_ＥＸＰ（ｔ_０、ｔ_１、・・・）を比較することにより、ＤＵＴ１の良否を判定し、あるいはその不良箇所を特定する。

量子化誤差（時間方向および振幅方向）を無視すれば、被試験信号Ｓ１が理想的に生成されたとき、測定されたクロスタイミングデータＤ_ＣＲＳと、タイミング期待値データＤＴ_ＥＸＰは一致する。

図４（ａ）〜（ｃ）は、タイミング比較部４０による比較処理の一例を示す図である。
波形歪み等によって、測定されたクロスタイミングデータＤ_ＣＲＳが、タイミング期待値データＤＴ_ＥＸＰに比べて許容量ΔＴの範囲をはずれた値を示す場合、ＤＵＴ１を不良と判定することができる。期待値タイミングｔの上限値と下限値のウインドウを設け、測定されたクロスタイミングｔ’がウインドウに含まれるか否かを判定すればよい。図４（ａ）では、しきい値Ｖ_３に対するクロスタイミングｔ_８’が、期待値ｔ_８の範囲から逸脱している。

図４（ｂ）は、ＤＵＴ１からの被試験信号Ｓ１に振幅劣化が発生している場合を示す。図４（ｃ）は、被試験信号Ｓ１にＤＣオフセットが発生している場合を示す。振幅劣化やＤＣオフセットによっても、測定されるクロスタイミングｔ’は期待値タイミングｔから逸脱する。したがって実施の形態に係る試験装置２によれば、これらの不良も検出できる。

（第２の実施の形態）
図５は、本発明の第２の実施の形態に係る試験装置２ａの構成を示すブロック図である。試験装置２ａは、第１の実施の形態のタイミング比較部４０に代えて、またはそれに加えて、波形再構成部５０および波形解析部５２を備える。図１と重複するブロックの説明は省略する。

波形再構成部５０は、しきい値Ｖ_０〜Ｖ_ＮごとのクロスタイミングデータＤ_ＣＲＳ０〜Ｄ_ＣＲＳＮを受ける。これらのデータは、被試験信号Ｓ１を（ｔ_ｋ、Ｖ_ｉ）の列の形式で表現したものに他ならない。ｋはサンプリングのインデックス番号を示す整数である。またｉ（０≦ｉ≦Ｎ）は、しきい値のレベルを示すインデックス番号を示す。波形再構成部５０は、時間方向および振幅方向に補間することにより、被試験信号Ｓ１の波形をデジタル値で再構成する。

図６は、さまざまな変調波がクロスタイミングデータ生成部１０によりサンプリングされる様子を示す図である。一般的なサンプリングは、時間軸方向を基準として行われるのに対して、本実施の形態では、振幅方向のしきい値Ｖ_０〜Ｖ_Ｎを基準としてサンプリングされる点が特徴的である。

図７は、波形再構成部５０により再構築された波形を示す図である。白丸がしきい値を基準としてサンプリングされた点を、黒丸が補間された点を示す。波形再構成部５０は、線形補間、多項式補間、３次スプライン補間などの信号処理を実行可能なＤＳＰ（Digital Signal Processor）、あるいはコンピュータである。後段での信号処理の利便性を考慮すると、波形再構成部５０は、しきい値ＶごとのクロスタイミングデータＤ_ＣＲＳを、時間軸方向に等間隔に補間することが望ましい。補間された波形データＳ３は、波形解析部５２へと入力される。

波形解析部５２は、再構成された波形データＳ３に信号処理を施し、被試験信号Ｓ１の時間ドメインあるいは周波数ドメインでの解析や変調解析を行う。たとえば波形データＳ３にフーリエ変換（高速フーリエ変換、ＦＦＴ）を施し、周波数ドメインに変換した上で、被試験信号Ｓ１のスペクトル解析や位相雑音解析（片側波帯位相雑音スペクトル解析）などを行ってもよい。また時間ドメインでは、被試験信号Ｓ１のアイダイアグラム解析やジッタ解析を行ってもよい。また被試験信号Ｓ１が変調された信号である場合、波形データＳ３に変調解析を適用し、コンスタレーションマップの作成等を行ってもよい。

図５の試験装置２ａによれば、スペクトラムアナライザやデジタイザなどを用いなくても、試験装置単体で時間ドメイン、周波数ドメインの解析や、変調解析を行うことができる。

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。

（第１の変形例）
図８は、第１の変形例に係る試験装置２ｂの一部の構成を示すブロック図である。これらの変形例は、図１の試験装置２および図５の試験装置２ａいずれの実施の形態にも適用可能である。多値コンパレータ１２より後段の構成は、図１もしくは図５、あるいはそれらの組み合わせの装置と同様であるため省略されている。

試験装置２ｂは、多値コンパレータ１２の前段にレベル調節部１３を備える。レベル調節部１３は、被試験信号Ｓ１の振幅成分およびＤＣオフセットの少なくとも一方を変化させる機能を有しており、可変アテネータ、可変増幅器およびレベルシフタのいずれか、もしくはこれらの組み合わせで構成することができる。レベル調節部１３は被試験信号Ｓ１のピーク電圧値、振幅、ＤＣオフセットなどを測定し、それらに応じて減衰率、利得、オフセット量を制御してもよい。この制御には、いわゆるＡＧＣ（Automatic Gain Control）回路を利用してもよい。

この変形例によれば、被試験信号Ｓ１に振幅変動やＤＣオフセット変動が許容される場合に、それらの影響を排除した状態でＤＵＴ１を評価することができる。

（第２の変形例）
図９は、第２の変形例に係る試験装置２ｃの構成を示すブロック図である。図９の変形例は、図１、図５の構成要素に加えて、リタイミング処理部７０およびレベル比較部７２をさらに備える。

上述したようにタイミング比較部４０は、被試験信号Ｓ１があるしきい値レベルと交差するタイミングが期待値と一致するかを判定する。これに対してレベル比較部７２は、被試験信号Ｓ１のあるタイミングにおける振幅レベルが、期待値と一致するかを判定する。

期待値データ生成部３０ｃは、期待値パターン発生器３２および符号化回路３４ｃを含む。期待値パターン発生器３２は、ＤＵＴ１からの期待値データを示す期待値パターンＰＡＴを生成する。

符号化回路３４ｃは、期待値パターンＰＡＴを受け、これを符号化することにより、タイミング期待値データＤＴ_ＥＸＰに加えて、振幅期待値データＤＡ_ＥＸＰを生成する。タイミング期待値データＤＴ_ＥＸＰの符号化処理は上述した通りである。振幅期待値データＤＡ_ＥＸＰの生成処理は、以下のように実行される。

１． 期待値パターンＰＡＴに応じた被変調信号波形を所定間隔のサンプリング点ごとに量子化する。この量子化は仮想的なものであり、符号化回路３４ｃにおいて実際に被変調信号波形が生成される必要は無い。

２． 被変調信号波形のサンプリング点ごと振幅レベルが、複数の振幅セグメントＳＥＧ_０〜ＳＥＧ_Ｎ＋１のいずれに属するかを示す振幅期待値データＤＡ_ＥＸＰを生成する。

符号化処理は、期待値パターンＰＡＴの値ごとに予め用意された振幅期待値データＤＡ_ＥＸＰをメモリから読み出すことにより行ってもよい。あるいは、数値的な演算処理によって行ってもよい。

多値コンパレータ１２、しきい値レベル設定部１４、ラッチアレイ１８およびリタイミング処理部７０は、被試験信号Ｓ１を、振幅期待値データＤＡ_ＥＸＰと比較可能な信号形式に変換する。本明細書では、この変換処理を復調と呼んでおり、周波数ミキシングによってベースバンド信号を抽出する一般的な復調処理とは異なっている。

多値コンパレータ１２は、被試験信号Ｓ１を、複数の振幅セグメントＳＥＧ_０〜ＳＥＧ_Ｎ＋１の境界を規定するしきい値Ｖ_０〜Ｖ_Ｎと比較し、複数の比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮを生成する。

しきい値レベル設定部１４は、振幅セグメント数、入力される被試験信号Ｓ１の電圧範囲や変調方式に応じて、多値コンパレータ１２のしきい値レベルを設定する。

ラッチアレイ１８は、図１や図５に示されるラッチアレイ１８と同様に動作する。すなわち多値コンパレータ１２から出力される比較データＤ_ＣＭＰ０〜Ｄ_ＣＭＰＮを、ストローブ信号ＳＴＲＢが規定する所定のサンプリングタイミングごとにラッチする。

ラッチアレイ１８によりラッチされたデータ（以下、判定データという）ＴＣ_０〜ＴＣ_Ｎは、各サンプリングタイミングにおいて、被試験信号Ｓ１が何番目の振幅セグメントに属するかを示す。

リタイミング処理部７０は、ラッチアレイ１８によりラッチされた判定データＴＣ_０〜ＴＣ_Ｎを受ける。リタイミング処理部７０は、後段のレベル比較部７２との同期処理のために、判定データＴＣ_０〜ＴＣ_Ｎをリタイミング処理し、振幅期待値データＤＡ_ＥＸＰのレートと一致させる。

符号化回路３４ｃは、振幅期待値データＤＡ_ＥＸＰとともに、サンプリング点の時間間隔を示すタイミングデータＴＤを出力する。タイミング発生器７０は、タイミングデータＴＤに応じた間隔を有するパルスエッジ列ＰＥ１を含むストローブ信号ＳＴＲＢを生成する。

符号化回路３４ｃは、振幅期待値データＤＡ_ＥＸＰのレートを示すレート設定データＲＡＴＥを出力する。タイミング発生器７０は、レート設定データＲＡＴＥを受け、その値に応じた周波数を有する第２パルスエッジ列ＰＥ２を生成する。リタイミング処理部７０は、ラッチアレイ１８からの複数の判定データＴＣ_０〜ＴＣ_Ｎを、第２パルスエッジ列ＰＥ２のタイミングに同期させる。

レベル比較部７２は、リタイミング処理部６８によってリタイミングされた判定データＴＣ_０〜ＴＣ_Ｎと振幅期待値データＤＡ_ＥＸＰを受け、これらにもとづいて各サンプリングタイミングにおいて、ＤＵＴ１からの被試験信号Ｓ１の振幅が期待される振幅セグメントに属するか否かを判定する。

以上が試験装置２ｃの構成である。続いてその動作を説明する。

図１０は、レベル比較部７２における、振幅期待値データと判定データの比較処理を概念的に示す図である。図１０において、実線の波形は被試験信号Ｓ１を示す。振幅は複数のセグメントＳＥＧ_０〜ＳＥＧ_Ｎ＋１に分割されている。

一点鎖線は、期待されるシンボルの被変調信号波形、つまり期待値波形Ｓ２に応じたウィンドウを示すものであり、振幅期待値データＤＡ_ＥＸＰによって定義される。１６ＱＡＭの場合、１６個のシンボルに応じたウィンドウを定義する振幅期待値データＤＡ_ＥＸＰが、符号化回路３４ｃから出力される。シンボルごとのウィンドウは、変調方式、グレイコーディングなどの符号化方式、予期される振幅エラー、位相エラーに応じて設定すればよい。図１０には、シンボル（０１００）に対応する期待値ウィンドウが示される。

レベル比較部７２は、ウィンドウを定義する振幅期待値データＤＡ_ＥＸＰと、判定データＴＣ_０〜ＴＣ_Ｎが示す被試験信号Ｓ１の振幅レベルを比較する。その結果、被試験信号Ｓ１のシンボルが、期待値と一致するかどうかを判定することができる。

パルスエッジＰＥ１ａに示すように、サンプリングタイミングは、ウィンドウの時間幅Ｔｗの中央に１個配置されてもよい。あるいはパルスエッジＰＥ１ｂに示すように、ウィンドウの両端に配置されてもよい。この場合、文字通りのウィンドウ試験を実施することができる。また、ＰＥ１で示されるように、パルスエッジの周波数をなるべく高く設定し、被試験信号Ｓ１を高度にデジタイジングしてもよい。

以上が試験装置２ｃの動作である。この試験装置２ｃによれば、時間軸方向と振幅方向の両面から被試験信号Ｓ１を評価することができる。

なお、図１にリタイミング処理部７０およびレベル比較部７２を追加した構成、図５にリタイミング処理部７０およびレベル比較部７２を追加した構成も本発明の態様として有効である。

（その他の変形例）
実施の形態において、ＤＵＴ１と試験装置２を接続する伝送線路は、有線であると無線であるとを問わない。また本発明に係る試験装置は、変調された信号のみでなく、さまざまなアナログ信号の試験全般に利用することができる。

一般的には、ＤＵＴ１からの被試験信号Ｓ１は、試験装置２の内部のレートクロックと同期して生成される。この場合、タイミング発生器２２がラッチアレイ１８に与えるストローブ信号（パルスエッジ列）ＳＴＲＢは、レートクロックと同期して生成すればよい。
もし被試験信号Ｓ１がレートクロックと非同期で生成される場合には、被試験信号Ｓ１の先頭にトレーニングシーケンスとしてプリアンブルデータを挿入しておき、トレーニングシーケンスを利用して基準クロックを再生し、再生された基準クロックと同期してストローブ信号ＳＴＲＢを生成すればよい。

実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。

１…ＤＵＴ、２…試験装置、Ｐ_ＩＯ…Ｉ／Ｏ端子、１０…クロスタイミングデータ生成部、１２…多値コンパレータ、１４…しきい値レベル設定部、１６…時間デジタル変換器、１８…ラッチアレイ、２０…エンコーダ、２２…タイミング発生器、３０…期待値データ生成部、３２…期待値パターン発生器、３４…エンコーダ、４０…タイミング比較部、５０…波形再構成部、５２…波形解析部、６０…レベル調節部、６８…デジタル復調器、７０…リタイミング処理部、７２…レベル比較部、Ｓ１…被試験信号、Ｓ２…期待値波形。

本発明は、試験装置に利用できる。

Claims (10)

1. 被試験デバイスからの変調された被試験信号を試験する試験装置であって、
   前記被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するクロスタイミング測定部と、
   前記被試験信号に期待される期待値波形を前記複数のしきい値と比較した場合に前記期待値波形が各しきい値とクロスするタイミングを示すタイミング期待値データを生成する期待値データ生成部と、
   前記クロスタイミングデータと前記タイミング期待値データを比較する比較部と、
   を備えることを特徴とする試験装置。
2. 前記クロスタイミング測定部は、
   前記被試験信号のレベルを前記複数のしきい値と比較し、各しきい値ごとに比較結果を示す比較データを生成する多値コンパレータと、
   前記しきい値ごとの前記比較データを受け、前記比較データが変化するタイミングを測定することにより、前記クロスタイミングデータを生成する時間デジタル変換器と、
   を含むことを特徴とする請求項１に記載の試験装置。
3. 前記時間デジタル変換器は、
   前記多値コンパレータからの比較データを所定の周波数でサンプリングするラッチアレイと、
   前記ラッチアレイから出力されるラッチデータにもとづき、前記クロスタイミングデータを生成するエンコーダと、
   を含むことを特徴とする請求項２に記載の試験装置。
4. しきい値ごとの前記クロスタイミングデータを受け、時間方向および振幅方向に補間することにより、前記被試験信号の波形を再構成する波形再構成部をさらに備えることを特徴とする請求項１から３のいずれかに記載の試験装置。
5. 前記波形再構成部は、しきい値ごとの前記クロスタイミングデータを、時間軸方向に等間隔に補間することを特徴とする請求項４に記載の試験装置。
6. 被試験デバイスからの変調された被試験信号を試験する方法であって、
   前記被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するステップと、
   前記被試験信号に期待される期待値波形を前記複数のしきい値と比較した場合に前記期待値波形が各しきい値とクロスするタイミングを示すタイミング期待値データを生成するステップと、
   前記クロスタイミングデータと前記タイミング期待値データを比較するステップと、
   を備えることを特徴とする方法。
7. 被試験デバイスからの変調された被試験信号を試験する試験装置であって、
   前記被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するクロスタイミング測定部と、
   しきい値ごとの前記クロスタイミングデータを受け、時間方向および振幅方向に補間することにより、前記被試験信号の波形を再構成する波形再構成部と、
   を備えることを特徴とする試験装置。
8. 前記波形再構成部により再構成された前記被試験信号の波形を解析する波形解析部をさらに備えることを特徴とする請求項７に記載の試験装置。
9. 前記波形再構成部は、しきい値ごとの前記クロスタイミングデータを、時間軸方向に等間隔に補間することを特徴とする請求項７に記載の試験装置。
10. 被試験デバイスからの変調された被試験信号を試験する試験装置であって、
    前記被試験信号のレベルが、複数のしきい値それぞれとクロスするタイミングを示すクロスタイミングデータを生成するステップと、
    しきい値ごとの前記クロスタイミングデータを受け、時間方向および振幅方向に補間することにより、前記被試験信号の波形を再構成するステップと、
    を備えることを特徴とする方法。

Images