TWI393906B - 數位調變訊號的測試裝置及測試方法 - Google Patents

數位調變訊號的測試裝置及測試方法 Download PDF

Info

Publication number
TWI393906B
TWI393906B TW098115023A TW98115023A TWI393906B TW I393906 B TWI393906 B TW I393906B TW 098115023 A TW098115023 A TW 098115023A TW 98115023 A TW98115023 A TW 98115023A TW I393906 B TWI393906 B TW I393906B
Authority
TW
Taiwan
Prior art keywords
data
amplitude
value
expectation
timing
Prior art date
Application number
TW098115023A
Other languages
English (en)
Other versions
TW201024768A (en
Inventor
Daisuke Watanabe
Toshiyuki Okayasu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201024768A publication Critical patent/TW201024768A/zh
Application granted granted Critical
Publication of TWI393906B publication Critical patent/TWI393906B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31928—Formatter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Description

數位調變訊號的測試裝置及測試方法
本發明是有關於一種數位資料傳輸技術。
數位有線通信在先前分時多工(Time Division Multiplexing，TDM)方式的二進制傳輸為主流，當進行大容量傳輸時，是通過平行(parallel)傳輸、高速傳輸來實現的。當達到平行傳輸的物理極限時，則利用串列傳輸、即利用高速介面(InterFace，I/F)電路以數Gbps～10Gbps或數Gbps～10Gbps以上之資料傳輸率(data rate)來進行高速傳輸。然而，資料傳輸率的高速化亦存在極限，故出現傳輸線路高頻損耗或因反射而引起的位元錯誤率(Bit Error Rate，BER)劣化的問題。
另一方面，數位無線通信方式是使多位元資訊承載於載波訊號(carrier signal)中進行發送接收。即，資料傳輸率並不直接受到載波頻率(carrier frequency)的限制。例如，作為最基本的正交調變解調方式的正交調幅(Quadrature Amplitude Modulation，QAM)傳輸方式可以通過一個通道(channel)來實現4值傳輸。64QAM則可以通過一個載波(one-carrier)來實現64值傳輸。即，即便不提高載波頻率，亦可利用如此的多進制調變方式來提高傳輸容量。
此種調變解調方式並不限定於無線通信，亦可用於有線通信，且作為脈幅調變(Pulse Amplitude Modulation，PAM)或正交移相鍵控(Quadrature Phase Shift Keying，QPSK)或者差分正交移相鍵控(Differential QPSK，DQPSK)方式業已開始應用。特別是在光通信領域，1根光纖中承載多少資訊對於成本而言亦為重要，技術趨勢正從二進制TDM轉向利用上述數位調變進行傳輸。
不久的將來，此種數位多進制調變解調方式將可以應用在以記憶體(memory)及系統單晶片(System On a Chip，SoC)為主的元件(device)之間的有線介面，但當前能夠量產測試此種元件的多通道測試裝置尚不存在。
雖然存在有對先前的無線通信元件進行測試的混合(mixed)測試裝置或射頻(Radio Frequency，RF)測試模組(module)，但原先先前的無線通信元件中輸入輸出(Input/Output，I/O)用通信埠(I/O埠)通常為一個，或者僅限於數個，因而迄今為止的測試裝置或測試模組亦僅具備數個通信埠。因此，該等測試裝置或測試模組難以用於記憶體等具有數十～一百通道或一百通道以上I/O埠的元件測試。
而且，先前的RF訊號測試裝置中，是將自被測試元件(Device Under Test，DUT)輸出的訊號進行類比/數位(Analog/Digital，A/D)轉換後，對獲得其結果的龐大的資料進行訊號處理(亦包含軟體處理)，藉此進行期望值判定。因而，測試時間變長。
進而，先前的測試裝置的數位引腳(pin)基本而言僅設想測試二進制(有時是在此二進制上加上高阻抗(high impedance)狀態Hi-Z的3進制)訊號，故不具有數位調變訊號的解調功能。
如果將如記憶體或微處理單元(Micro Processing Unit，MPU)般的元件I/O全部替換成數位多進制調變方式，則一個元件中將存在數十～一百通道或一百通道以上的I/O，並要求同時對其測試數百個。即，需要具有數千通道之數位多進制調變解調訊號的輸入輸出的測試裝置，且測試裝置的中央處理單元(central processing unit，CPU)資源(resource)亦存在極限，因而要求全部為硬體水準的即時測試(real time test)。
本發明是鑒於上述情況研究而成者，其目的之一在於提供一種搭載著數位多進制調變功能或數位多進制解調功能的測試裝置。
本發明的一個形態是有關於一種對來自被測試元件的經數位多進制調變的被測試訊號進行測試的測試裝置。該測試裝置包括：振幅期望值資料生成部，其生成振幅期望值資料，該振幅期望值資料表示與來自被測試元件的資料期望值相對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段；解調器，其對來自被測試元件的被測試訊號波形進行取樣，並生成判定資料，其表示每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段；以及判定部，其將判定資料與每一取樣點的振幅期望值資料進行比較。
振幅期望值資料生成部亦可包括：期望值圖案產生器，其生成表示來自被測試元件的資料期望值的期望值圖案；以及編碼電路，其將期望值圖案編碼成振幅期望值資料，該振幅期望值資料表示與該期望值圖案對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段。
解調器亦可包括：多值比較器，其將被測試訊號與對應於多個振幅區段的臨限值進行比較，生成多個判定資料；以及鎖存器陣列，其以每一既定的取樣時序，鎖存來自多值比較器的多個判定資料。
解調器亦可更包括重定時處理部，該重定時處理部使由鎖存器陣列鎖存的每一取樣點的多個判定資料與振幅期望值資料保持同步。
振幅期望值資料生成部亦可包括：期望值圖案產生器，其生成表示來自被測試元件的資料期望值的期望值圖案；以及編碼電路，其將期望值圖案編碼成振幅期望值資料，該振幅期望值資料表示與該期望值圖案對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段，並且輸出表示取樣點的時間間隔的時序資料。解調器亦可包括：多值比較器，其將被測試訊號與對應於多個振幅區段的臨限值進行比較，生成多個判定資料；以及鎖存器陣列，其以對應於時序資料之值的每一取樣時序，鎖存來自多值比較器的多個判定資料。
測試裝置亦可更包括時序產生器，其接收時序資料，並生成具有對應於該時序資料之間隔的第1脈波邊緣行。鎖存器陣列亦可利用來自時序產生器的第1脈波邊緣行，來鎖存各判定資料。
時序產生器亦可構成為能夠任意地設定第1脈波邊緣行的頻率及各邊緣的時序。
振幅期望值資料生成部亦可包括：期望值圖案產生器，其生成表示來自被測試元件的資料期望值的期望值圖案；以及編碼電路，其將期望值圖案編碼成振幅期望值資料，該振幅期望值資料表示與該期望值圖案對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段，並輸出表示振幅期望值資料的傳輸率的傳輸率設定資料。解調器亦可包括：多值比較器，其將被測試訊號與對應於多個振幅區段的臨限值進行比較，生成多個判定資料；鎖存器陣列，其以每一既定的取樣時序，鎖存來自多值比較器的多個判定資料；以及重定時(re-timing)處理部，其以對應於上述傳輸率設定資料之值的時序，鎖存由鎖存器陣列所鎖存的每一取樣點的多個判定資料，並使其與振幅期望值資料保持同步。
測試裝置亦可更包括時序產生器，其接收傳輸率設定資料，並生成具有對應於該傳輸率設定資料的頻率的第2脈波邊緣行。重定時處理部亦可使來自鎖存器陣列的多個判定資料與第2脈波邊緣行的時序保持同步。
多值比較器亦可構成為能夠調節臨限值位準。
藉由能夠調節多值比較器的臨限值位準，便可以應對各種數位多進制調變方式。或者，可以模擬(simulate)接收來自被測試元件的資料的元件。
本發明的其他形態是有關於一種對來自被測試元件的經數位多進制調變的被測試訊號進行測試的方法。該測試方法包括以下步驟：生成振幅期望值資料的步驟，該振幅期望值資料表示與來自被測試元件的資料的期望值相對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段；對與來自被測試元件的資料相對應的被測試訊號波形進行取樣，並生成表示每一取樣點的振幅屬於多個振幅區段中的哪一個振幅區段的判定資料的步驟；以及將該判定資料與每一取樣點的振幅期望值資料進行比較的步驟。
另外，在方法、裝置等之間變換以上構成要素的任意組合、及本發明之表現者亦可有效地作為本發明的形態。
[發明的效果]
根據本發明的一形態，可以提供一種搭載著數位多進制調變功能或數位多進制解調功能的測試裝置。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，根據較佳的實施形態，一面參照圖式，一面說明本發明。對於各圖式所示的相同或者同等的構成要素、構件、處理，標註相同符號，並適當省略重複的說明。而且，實施形態係例示且並非用來限定發明者，實施形態所述的所有特徵及其組合，並不限定為發明之本質。
實施形態的測試裝置是以具備經數位多進制調變(以下僅稱作數位調變)的數位資料的發送接收介面的被測試元件(DUT)作為測試對象。即，將圖案訊號進行數位調變後供給至DUT，而且將自DUT中輸出的經數位調變的資料與期望值加以比較，以進行正誤判定。測試裝置除了具備正誤判定功能之外，亦可具備經數位調變的資料的波形分析、星座圖(constellation map)的生成功能等。
數位調變包括振幅移相鍵控(Amplitude Phase Shift Keying，APSK)、正交調幅(Quadrature Amplitude Modulation，QAM)、正交移相鍵控(Quadrature Phase Shift Keying，QPSK)、及二元移相鍵控(Binary phase shift keying，BPSK)等。DUT例如設想為以記憶體或MPU為主的具有多通道I/O埠的元件，但並無特別限定。
圖1是表示本發明實施形態的測試裝置100整體構成的方塊圖。圖1的測試裝置100具備DUT中設於每一個I/O埠的多個I/O端子102a、102b、102c、…。I/O埠的個數為任意，而若為記憶體或MPU，則設置數十～一百個或一百個以上。測試裝置100的多個I/O端子102分別經由傳輸路徑而與DUT110所對應的I/O埠連接。
測試裝置100具備設於多個I/O端子102a、102b、102c、…之每一個I/O端子中的多個資料發送接收部10a、10b、10c…及判定部12a、12b、12c、…。由於多個資料發送接收部10及判定部12為相同構成，故僅詳細表示資料發送接收部10a及判定部12a的構成。
各資料發送接收部10具備如下功能：將可供給至DUT110中的圖案資料作為調變訊號，將載波(carrier)訊號(傳送波)進行數位調變後輸出至DUT110所對應的I/O埠的功能；以及，接收自DUT110輸出的被調變資料並對其進行解調的功能。將經解調的資料與期望值進行比較，來判定DUT110之正誤。
資料發送接收部10具備圖案產生器14、時序產生器16、輸出緩衝器BUF1、輸入緩衝器BUF2、數位調變器20、及數位解調器60。
圖案產生器14生成可供給至DUT110的測試圖案。測試圖案的各資料(亦稱作圖案資料)具有與DUT110和測試裝置100之間用於資料傳輸的數位調變解調的格式(format)相對應的位元數。例如在16QAM的情況下，各資料為4位元，在64QAM的情況下為6位元，在QPSK的情況下為2位元，在BPSK的情形下為1位元。以下為了便於理解，以16QAM為例進行說明。即，圖案產生器14生成4位元圖案資料。
時序產生器16生成時序訊號，並將其輸出至數位調變器20。時序產生器16在每個圖案資料週期中將時序訊號的相位細化，例如可以數皮秒(ps)～數奈秒(ns)級進行調節。時序產生器16及圖案產生器14可以利用在先前用於進行二進制傳輸的系統中的測試裝置所用的公知的電路。
數位調變器20根據圖案資料，生成經正交調幅(例如16QAM)的被調變訊號，並將其作為測試訊號輸出。測試訊號藉由輸出緩衝器BUF1而輸出至DUT110。
輸入緩衝器BUF2接收自DUT110中輸出的被測試訊號，並將其輸出至數位解調器60。數位解調器60對被調變資料進行解調，並抽取數位資料。判定部12a將由數位解調器60解調後的資料與自圖案產生器14中輸出的期望值資料進行比較。輸出緩衝器BUF1及輸入緩衝器BUF2亦可構成為雙向緩衝器。
以上為測試裝置100的整體構成及動作的概略描述。如上所述，測試裝置100必須處理數十～一百或一百以上的資料，故每個輸入輸出埠中設置有資料發送接收部10。因此，資料發送接收部10必須設計成能夠使用互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)製程或其他製程，在半導體基板上進行積體化。
以下，將數位調變器20作為第1實施形態，將數位解調器60作為第2實施形態進行詳細說明。
(第1實施形態)
圖2是表示含有實施形態的數位調變器20的發送電路之構成的方塊圖。測試裝置100的發送電路具備數位調變器20、圖案產生器22、即時時序產生器(以下僅稱作時序產生器)24、及基準訊號源40。圖案產生器22對應於圖1的圖案產生器14，時序產生器24對應於圖1的時序產生器16。
基準訊號源40生成基準時脈REFCLK。圖案產生器22以對應於該基準時脈REFCLK的頻率，生成可供給至DUT110的圖案資料PD[3：0]。圖2所示的訊號線的位元數是以16QAM為例者，但本發明並不限定於上述位元數。數位調變器20生成與圖案資料PD[3：0]的符號相對應的被調變訊號波形。
圖3是表示與16QAM之情況下的各符號相對應的被調變訊號波形的圖。在16QAM的情況下，同相成分I的資料取(00)、(01)、(10)、(11)中的任一值，各波形取cosωt、-cosωt、2c0sωt、-2cosωt中的任一者。同樣地，正交成分Q的資料取(00)、(01)、(10)、(11)中的任一值，各波形取sinωt、-sinωt、2sinωt、-2sinωt中的任一者。資料與波形的對應關係由編碼格式而定。16QAM的被調變訊號由正交成分Q與同相成分I相加所得，即，根據I-Q的資料組合來規定4×4=16種之波形。圖3中表示了與4個符號(0000)、(0001)、(0010)、(1101)相對應的4種合成波形(被調變訊號波形)。
與各符號相對應的被調變訊號波形是按照既定的規則進行量子化。圖4是表示16QAM的情況下被調變訊號的量子化規則的圖。圖4中表示了16QAM的被調變訊號的波形的眼圖(eye diagram)。由於16個符號是以三角函數的線形和來表現，故均為三角函數。被調變訊號的波形是相對於時間軸方向以符號率的n倍(n是整數)取樣速率，且相對於位準方向(振幅方向)以k值來進行量子化。圖4表示n=8、k=13的情況。在k=13的情況下，各取 樣點的資料可以小於等於4位元來表現。
振幅方向的量子化的臨限值位準亦可並非為等間隔，如圖4所示，亦可設定在取樣點(取樣時序)與期望的眼圖的交叉點(cross point)上。眼圖乍看上去較為複雜，其實是各自之三角函數的振幅與相位不同所形成者，在正交調變的情況下為偏移90度的三角函數的相加訊號，故位準設定點之數量、即解析度(resolving power)無需設定為相對較高。就電路規模的觀點而言，較理想的是振幅方向的解析度(階數)至多為6位元(即k≦32)。
返回圖2。數位調變器20包括編碼電路26、資料傳輸率設定部27、多值驅動器30、驅動器位準控制部32、及濾波器35。
編碼電路26接收圖案資料PD[3：0]。編碼電路26以既定期間Tp為單位進行動作。既定時間Tp較好的是設為符號週期，但亦可為其1/2倍或者2倍。編碼電路26並列地生成資料(振幅資料)DATA_1[m：0]~DATA_n[m：0]，所述資料(振幅資料)DATA_1[m：0]~DATA_n[m：0]表示與圖案資料PD[3：0]相對應的被調變訊號波形的各取樣點振幅。
整數m根據取樣波形的振幅的解析度而設定。例如，當取樣波形在振幅方向上以13階進行量子化時，則生成4位元振幅資料DATA[3：0]。而且，整數n表示在既定期間Tp內的時間軸方向的取樣點的個數。即，當既定期間Tp包含8個取樣點(取樣時序)t1~t8時，則同時並列地生成取樣時序t1～t8中每一個取樣時序的振幅資料DATA_1[3：0]～DATA_8[3：0]。
資料傳輸率設定部27接收由編碼電路26所生成的取樣時序t1～t8中每一個取樣時序的多個振幅資料DATA_1～DATA_8。資料傳輸率設定部27以對應的取樣時序，將各振幅資料DATA_1～DATA_8，鎖存後依序輸出。即，將每個既定時間Tp內以符號率平行輸入的8個資料，以取樣速率藉由串列格式輸出。資料傳輸率設定部27的輸出資料稱為波形資料WD[3：0]。
編碼電路26將表示取樣點的時間間隔的時序資料TD，與振幅資料DATA_1～DATA_8一併輸出。時序產生器24生成表示多個取樣時序t1～t8的多個脈波邊緣行EDGE_1～EDGE_8。時序產生器24構成為能夠任意地設定脈波邊緣行EDGE_1～EDGE_8的頻率及各邊緣的時序。多個脈波邊緣行EDGE_1～EDGE_8分別以既定時間Tp作為週期，且第i個脈波邊緣行EDGE_i相對於第i-1個脈波邊緣行EDGE_(i-1)，具有與時序資料TD對應的相位延遲。
資料傳輸率設定部27亦可包括：鎖存器陣列(latch array)(未圖示)，其利用來自時序產生器24的脈波邊緣行EDGE_1～EDGE_8，鎖存對應的各振幅資料DATA_1～DATA_8；以及平行串列轉換部(未圖示)，其對自鎖存器陣列中平行輸出的振幅資料OUT_DATA_1～OUT_DATA_8進行串列轉換。如此，資料傳輸率設定部27生成串列格式的波形資料WD[3：0]。
多值驅動器30接收自資料傳輸率設定部27中按照取樣時序t1～t8中的每一個取樣時序依序輸出的波形資料WD[3：0]。多值驅動器30生成具有對應於波形資料WD[3：0]之值的訊號位準(例如，電壓值)的測試訊號。波形資料WD之值與訊號位準的關係根據圖4的量子化規則而設定。
較理想的是，多值驅動器30構成為能夠任意地調節訊號位準相對於某個波形資料值的關係。圖5是表示多值驅動器30的構成例的電路圖。多值驅動器30包含多個差動放大器。M進制驅動器接收n個(此處M=2n )輸入資料DATA作為差動訊號。圖5的資料DATA[0：n]對應於圖2中的波形資料WD[0：3]。
多個差動放大器以可共用輸出負載電路R1、R2的方式並列連接。亦可設置電流鏡電路(Current mirror circuit)以代替電阻負載R1、R2，來作為輸出負載電路。第i個差動放大器包含差動對Mip、Min及尾電流源Csi、負載電阻R1、R2。構成差動對的多個電晶體(Transistor)的汲極(drain)為共通連接，並將共通連接的汲極訊號作為差動訊號且向後段輸出。此外，多值驅動器可以由單端(single end)所構成，亦可使用P通道金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor，MOSFET)來構成，且可以利用公知的任意電路。
各尾電流源CS1～CSn為電流數位/類比(Digital/Analog，D/A)轉換器(converter)。即，尾電流源CS1～CSn分別將與所輸入的控制訊號相對應的尾電流(偏壓電流)供給至對應的差動對。藉由使由尾電流源CS1～CSn生成的尾電流產生變化，便可任意地調節多值驅動器30c的輸出位準。驅動器位準控制部32對各尾電流源CS1～CSn之值進行數位控制。即，驅動器位準控制部32及尾電流源CS1～CSn構成電流D/A轉換器。亦可將D/A轉換器用作多值驅動器。
返回圖2。自多值驅動器30輸出的被調變訊號Smod成為離散地設定著振幅值(位準)的類比訊號。藉由自上述類比訊號中除去載波頻帶以外的頻率成分，來生成作為目的之被調變訊號Smod'。因而，在多值驅動器30的後段設置著用來對被調變訊號Smod進行濾波的濾波器35。濾波器35可以是低通濾波器(lowpass filter)或湯姆森濾波器(Thomson filter)等，其截止頻率(cutoff frequency)根據被調變訊號Smod的載波頻率而設定。
此外，在多值驅動器30的輸出中形成有配線或寄生電容(parasitic capacitance)等所造成的寄生濾波器時，亦可藉由主動利用上述寄生濾波器，來將多值驅動器30的輸出作為測試訊號而供給至DUT110。
以上是測試裝置100的構成。接著，對測試裝置100的動作加以說明。
圖6是表示實施形態的測試裝置100的動作狀態的時序圖(time chart)。圖6的時序圖表示基準時脈REFCLK、振幅資料DATA_1[m：0]～DATA_n[3：0]、OUT_DATA_1[3：0]～OUT_DATA_n[3：0]、脈波邊緣行EDGE_1～EDGE_8、及波形資料WD[3：0]。
圖案產生器22及編碼電路26以基準時脈REFCLK的頻域(frequency domain)進行動作，並於每個基準時脈REFCLK的既定邊緣中生成圖案資料PD[3：0]。編碼電路26接收圖案資料PD[3：0]，並對其進行編碼，以各4位元來生成取樣點t1～t8各自的振幅資料DATA_1～DATA_8。
時序產生器24與基準時脈REFCLK同步地生成具有與時序資料TD之值相應的相位延遲τ的多個脈波邊緣行EDGE_1～EDGE_8。相位延遲τ是取樣點的時間間隔。資料傳輸率設定部27利用對應的脈波邊緣行EDGE_1～EDGE_8，來分別鎖存振幅資料DATA_1～DATA_8。將被鎖存的各振幅資料OUT_DATA_1～OUT_DATA_8轉換成串列格式的波形資料WD[3：0]。
圖7是表示由實施形態的測試裝置100所生成的被調變訊號Smod的波形之圖。圖7表示圖4所示的16QAM的量子化規則使用時的符號(0000)、(0001)、(0010)、(1101)所對應的被調變訊號波形。
以上，對具備實施形態的數位調變器20的測試裝置100的構成及動作進行了說明。根據實施形態的數位調變器20，可以簡單的構成來生成16QAM的格式、或利用與其類似的各種調變方式進行調變的測試資料。
上述測試裝置100相對於先前技術的優點及優異效果，藉由與利用先前架構的測試裝置來進行對比便可明瞭。圖8是表示相關技術的測試裝置400的構成的方塊圖。測試裝置400構成為任意波形產生器。
測試裝置400包括波形資料記憶體402、D/A轉換器404、頻率合成器(frequency synthesizer)406、及濾波器408。波形資料記憶體402中以數位值記錄著可供給至DUT110的波形。D/A轉換器404將自波形資料記憶體中讀出的數位值逐一轉換成類比訊號。D/A轉換器的動作頻率是藉由頻率合成器406來控制的。濾波器408對D/A轉換器404的輸出進行濾波。
即，若要利用先前的架構來構成具有相同功能的測試裝置，則必須使用數位訊號處理器(Digital Signal Processor，DSP)來生成16QAM的數位資料，或者在波形資料記憶體中預先儲存16QAM的數位資料，並利用D/A轉換器將其轉換成類比電壓。測試裝置中必須在DUT110的每個埠中生成被調變訊號，而若每個埠中設置DSP，則需要龐大的資源，故並不符合現實。另外，若載波頻率為GHz頻帶，則存在需要極高速的D/A轉換器的問題。
當使用波形資料記憶體來代替DSP時，必須使被調變訊號波形在振幅方向上以至少8位元、較好的是10位元或10位元以上進行量子化，而且需要與符號個數相應的波形資料，因而需要龐大的記憶區域。而且，必須以數GHz的高速且高精度地設計D/A轉換器404。根據該些情況，就電路規模及耗電之觀點而言，記憶體或MPU等的多通道I/O的每一個都使用相同構成的做法並不符合現實。
相對於此，實施形態的測試裝置100中，多值驅動器僅需要最多16值、或者32值左右的解析度，若換算成D/A轉換器，則僅需要4位元、或者5位元的精度。另一方面，在載波頻率的1個週期、或者符號時間內設置8個、或者大於等於8個的取樣點，可使時間軸方向的解析度提高。
其結果為，可以提供一種構成極其簡易的測試裝置，或者可以減少測試裝置的耗電。當以具有多通道I/O埠的DUT110作為檢查對象時，可在每個引腳中設置圖2的數位調變器20，可利用CMOS製程，簡易地將達到數百個通道的數位調變器在單一或多個半導體基板上進行積體化。因而，可以對DUT110的多個I/O埠高速並列地供給測試資料。
實施形態中，以16QAM為例進行了說明，但根據圖2的電路，亦可生成以QPSK、BPSK、偏移(offset)QPSK、DPSK、位移PSK等的格式來進行調變的資料。此時只要根據調變方式來變更該編碼電路26的處理即可。
接著，對數位調變器20的變形例加以說明。
實施形態中，既定期間Tp是1個符號時間，但本發明並不限定於此。例如，編碼電路26亦可對1符號時間進行分割，並將經分割的時間單位作為既定期間Tp，來生成振幅資料DATA_1～DATA_n。即，既定時間Tp亦可為符號時間的整數分之一。
相反地，編碼電路26亦可將多個符號時間作為既定期間Tp，來生成振幅資料DATA_1～DATA_n。即，既定時間Tp亦可為符號時間的整數倍。
而且，實施形態中對載波頻率等於符號率的情況進行了說明，但載波頻率亦可為符號率的整數倍。
根據其他觀點，實施形態中對既定時間Tp等於載波訊號的週期的情況進行了說明，但既定時間Tp亦可為載波訊號週期的整數倍或整數分之一。另外，當既定時間Tp是載波訊號週期的整數倍時，由於被調變訊號波形在既定時間Tp內重複出現相同波形，因而可生成同一週期的振幅資料DATA_1～DATA_n並重複加以利用。
實施形態中對將圖2的數位調變器20安裝在測試裝置100的情況進行了說明，但亦可將其作為半導體裝置介面而進行安裝。圖9是表示具備實施形態的數位調變器20的半導體裝置200的構成的方塊圖。
半導體裝置200在其內部具備功能元件210及多個數位調變器20以及多個數位解調器60，且更具備用來與外部進行訊號傳輸的輸入輸出引腳Pio1、Pio2、…。功能元件210是記憶體或MPU等，且具有多個輸入輸出埠P1、P2、P3、P4…，該功能元件210經由各埠，輸入輸出二進制資料。
數位調變器20及數位解調器60設於若干個輸入輸出埠中的每一個輸入輸出埠，圖9中是設於2個輸入輸出埠的每一個中。各數位調變器20對自功能元件210的多個輸入輸出埠所輸出的資料進行數位調變，並將其輸出至外部。而且，各數位解調器60對自外部輸入的資料進行解調，並將其輸出至功能元件210所對應之埠。
在某個形態下，多個數位調變器20及多個數位解調器60亦可在功能元件210上進行積體化。
在其他形態下，多個數位調變器20及多個數位解調器60亦可在功能元件210以外的其他半導體基板上，作為介面模組220(I/O模組)而進行積體化。
(第2實施形態)
圖10是表示包含第2實施形態的數位解調器60的接收電路的構成的方塊圖。接收電路對來自DUT110的經數位多進制調變的被測試訊號St進行測試。
測試裝置100的接收電路具備數位解調器60、時序產生器70、振幅期望值資料生成部76、及判定部78。圖10的振幅期望值資料生成部76及判定部78分別對應於圖1的圖案產生器14及時序產生器16。
振幅期望值資料生成部76生成表示與來自DUT110的資料期望值(以下稱作期望值資料)相對應的被調變訊號波形的振幅期望值資料AED。
首先，對振幅期望值資料AED加以說明。在接收電路中，被調變訊號波形虛擬地在振幅(位準)方向上進行量子化即分段(segmentation)，進而亦在時間軸方向上以既定的取樣速率進行取樣。振幅區段的個數n可為任意，但就電路規模的觀點而言，較理想的是n為十幾個左右，最多為小於等於32個。另一方面，較理想的是將取樣速率設定成充分大於載波頻率，例如設定成大於等於16倍或者大於等於32倍。
振幅期望值資料AED是表示與期望值資料相對應的被調變訊號波形的每一取樣點的振幅屬於多個振幅區段SEG1～SEGn中哪一個振幅區段的資料。
數位解調器60以既定的取樣速率對來自DUT110的被測試訊號波形St進行取樣，並生成表示每一取樣點的振幅屬於多個振幅區段SEG1～SEGn中哪一個振幅區段的判定資料DD。
判定部78對每一取樣點的振幅期望值資料AED與判定資料DD進行比較。
以上為接收電路的整體構成。應著眼於實施形態的接收電路的處理與進行正交解調後抽取基頻資料(baseband data)並與基頻的期望值進行比較的先前手法存在較大差異之方面。代替正交解調，使被測試訊號在振幅方向上變粗且在時間軸方向上變密，並以例如數皮秒(ps)的時間解析度進行取樣，判定與對應於期望值資料的振幅期望值資料是否一致。其結果為，由於無需對載波頻率進行降頻轉換(down conversion)並分解成I成分與Q成分的處理，故無需高頻類比電路，從而能夠以全數位(full digital)來進行訊號處理。
以下，說明接收電路的詳細構成例。
振幅期望值資料生成部76包括期望值圖案產生器72及編碼電路74。
期望值圖案產生器72生成表示來自DUT110的期望值資料的期望值圖案EP。期望值圖案EP為相當於1個符號的資料，在16QAM的情況下為4位元。期望值圖案EP的位元數根據調變方式而設定。
編碼電路74對期望值圖案EP[3：0]進行編碼。編碼處理以如下方式執行。
1.在每一取樣點中使對應於期望值圖案EP的被調變訊號波形量子化。上述量子化為虛擬者，並非在編碼電路74中生成被調變訊號波形。
2.生成表示被調變訊號波形的每一取樣點的振幅位準屬於多個振幅區段SEG1～SEGn中哪一個振幅區段的振幅期望值資料AED。
編碼處理亦可藉由自記憶體中讀出每一個期望值圖案EP之值中預先準備的振幅期望值資料AED來實施。或者，亦可藉由數值運算處理來實施。
數位解調器60將被測試訊號St轉換成能夠與振幅期望值資料AED進行比較的訊號格式。本說明書中，將該轉換處理稱作解調，與藉由混頻來抽取基頻訊號的普通解調處理不同。
數位解調器60具備多值比較器(comparator)62、臨限值位準設定部64、鎖存器陣列66、及重定時(retiming)處理部68。
多值比較器62將被測試訊號St與對應於多個振幅區段SEG1～SEGn的臨限值進行比較，生成多個判定資料DD1～DDn。第i(i是整數)個判定資料DDi是表示被測試訊號St是否包含於第i個振幅區段SEGi的資料。
臨限值位準設定部64根據振幅區段數n、所輸入的被測試訊號St的電壓範圍及數位調變方式，來設定多值比較器62的臨限值位準。
鎖存器陣列66以每一個既定的取樣時序，鎖存自多值比較器62中輸出的振幅區段SEG1～SEGn中每一個振幅區段的判定資料DD1～DDn。取樣速率設定成充分大於被測試訊號的載波頻率(或符號率)。鎖存器陣列66以既定速率分別將多個判定資料DD1～DDn串列/平行轉換成取樣速率的資料。既定速率可以是符號率，也可以是符號率的整數倍、或者整數分之一。平行格式的判定資料稱作DD1p～DDnp。
重定時處理部68為了與後段的判定部78進行同步處理，而對判定資料DD1p～DDnp進行重定時處理，使其與振幅期望值資料AED的速率一致。
圖11是表示圖10的數位解調器60的具體構成例的電路圖。
多值比較器62包括設於每一區段中的多個窗口比較器CMP1～CMPn。第i個窗口比較器CMPi包含對被測試訊號St與上側臨限值電壓VIHi進行比較的高壓側(high side)比較器CMPHi、以及對被測試訊號St與下側臨限值電壓VILi進行比較的低壓側(low side)比較器CMPLi。
因而，第i個區段的判定資料DDi是由高壓側比較器CMPHi的輸出資料DDiH、及低壓側比較器CMPLi的輸出資料DDiL此2個位元所構成。
臨限值位準設定部64為D/A轉換器，其生成可供給至每一區段的高壓側、低壓側比較器CMPH、CMPL的臨限值電壓。多值比較器62的臨限值位準藉由臨限值位準設定部64來調節。
此外，當相鄰的振幅區段的上側臨限值電壓VIH與下側臨限值電壓VIL相等時，可以共用相同電壓。
鎖存器陣列66作為解多工器(demultiplexer)或串列平行轉換電路而發揮功能，且於每一個比較器CMPH、CMPL中具備多個鎖存電路L1～Lm。m可以是每一符號的取樣點個數。對多個鎖存電路L1～Lm中輸入對應的比較器CMPH(或CMPL)的輸出訊號。第i個鎖存電路Li以符號期間內的第i個取樣時序，鎖存對應的比較器的輸出訊號。即，對多個鎖存電路L1～Lm的時脈端子輸入具有相互對應於取樣間隔的相位延遲的多個脈波邊緣行。
平行格式的判定資料DD1p～DDnp藉由鎖存器陣列66來生成。
重定時處理部68亦可包括設於每一鎖存電路中的多個先進先出(First In First Out，FIFO)暫存器。由重定時處理部68重定時的判定資料DD供給至後段的判定部78後，與振幅期望值資料AED加以比較，進行邏輯判定。
返回圖10。編碼電路74將表示取樣點的時間間隔的時序資料TD與振幅期望值資料AED一併輸出。時序產生器70生成具有對應於時序資料TD的間隔的第1脈波邊緣行PE1。將第1脈波邊緣行PE1供給至圖11的各鎖存電路L1～Lm的時脈端子。時序產生器70構成為能夠任意地設定第1脈波邊緣行PE1的頻率及各邊緣的時序。
編碼電路74輸出表示振幅期望值資料AED的傳輸率的傳輸率設定資料RATE。時序產生器70接收傳輸率設定資料RATE，並生成具有對應其值的頻率的第2脈波邊緣行PE2。重定時處理部68使來自鎖存器陣列66的多個判定資料DD1p～DDn與第2脈波邊緣行PE2的時序保持同步。
以上為測試裝置100的接收電路的構成。接著，說明測試裝置100的動作。
圖12是示意性表示判定部78中振幅期望值資料AED與判定資料DD的比較處理的圖。圖12中實線波形表示被測試訊號St。振幅分割成多個區段SEG1～SEGn。
每一區段SEG中生成判定資料DD。第i個判定資料DDi表示在脈波邊緣PE1的各邊緣時序中，被測試訊號St是否包含於第i個區段SEGi中。
一點鏈線表示與期望的符號的被調變訊號波形相對應的窗口，其由振幅期望值資料AED來定義。在16QAM的情況下，定義對應於16個符號的窗口的振幅期望值資料AED由編碼電路74輸出。每一符號的窗口根據調變方式、格雷(Glay)編碼等的編碼方式、預期的振幅錯誤、相位錯誤來設定便可。
判定部78將判定資料DD1～DDn與定義窗口的振幅期望值資料AED進行比較。其結果為，可以判定被測試訊號St的符號是否與期望值一致。
例如，振幅期望值資料AED也可以是列與振幅區段對應、行與取樣時序對應的矩陣狀資料。振幅期望值資料AED也可以於矩陣狀資料中由窗口包圍的資料中儲存1，且於除此以外的資料中儲存0而生成。同樣地，多個判定資料DD1～DDn分別在行方向上包含與取樣時序對應的多個資料，因而也可以形成矩陣狀資料，作為判定資料DD之整體。此時，藉由對矩陣狀振幅期望值資料AED、與能夠相互對應於矩陣狀判定資料DD的各位元進行比較，便可以判定合格/失效。
如脈波邊緣PE1a所示，取樣時序可以在窗口的時間寬度Tw的中央配置1個。或者如脈波邊緣PE1b所示，可以配置在窗口兩端。此時，可以實施按照文字的窗口測試。而且，如PE1所示，亦可儘可能高地設定脈波邊緣的頻率，使被測試訊號St高度數位化(digitizing)。
以上為測試裝置100的動作。
此外，本實施形態的測試裝置100的接收電路允許以下的變形例。
(第1變形例)
鎖存器陣列66根據振幅期望值資料AED之值，使鎖存各判定資料DD1～DDn的時序產生變化。圖11的鎖存器陣列66在每一個比較器CMPH、CMPL中包含單一或多個鎖存電路。
具體而言，亦可進行以下處理
1.根據與期望值圖案EP相對應的被調變訊號波形來定義圖12的窗口。
2.在與上述窗口相對應的脈波邊緣中，鎖存由各窗口所包圍的區段的判定資料DD。
即，使與第i個區段SEGi相對應的判定資料DDi，以上述判定資料DDi應包含被調變訊號波形的時序來進行鎖存。當經鎖存的所有判定資料表示包含被調變訊號之值時，則意味著被調變訊號波形包含在窗口內，據此進行合格判定。即，該判定資料DD自身成為表示與期望值的比較結果的資料，故可省略或簡化判定部78中的比較處理。而且，根據本變形例，由於可無需以相同時序來鎖存所有的判定資料，故可簡化鎖存器陣列的構成。
(第2變形例)
多值比較器62根據期望值圖案EP之值，使臨限值電壓VIH、VIL之值產生變化。圖11的鎖存器陣列66在每一個比較器CMPH、CMPL中包含單一或多個鎖存電路。與第i個比較器CMPHi及CMPLi相對應的鎖存器Li接收符號內的第i個取樣時序的邊緣。
第i個比較器CMPHi、CMPLi的臨限值電壓VIHi、VILi以如下方式來設定。
1.根據與期望值圖案EP相對應的被調變訊號波形來定義圖12的窗口。
2.將與第i個邊緣時序對應的窗口的上限位準設定為臨限值電壓VIHi，將窗口的下限位準設定為臨限值電壓VILi。
即便第2變形例中，當經鎖存的所有判定資料表示含有被調變訊號之值時，則意味著被調變訊號波形包含在窗口內，故進行合格判定。即，該判定資料DD自身成為表示與期望值的比較結果的資料，故可省略或簡化判定部78中的比較處理。而且，根據本變形例，由於無需以相同時序來鎖存所有的判定資料，故可簡化鎖存器陣列的構成。
以上，根據實施形態而說明了本發明。上述實施形態為例示，本領域技術人員當明瞭上述各構成要素及各處理製程的組合中可實施各種變形例，且此種變形例亦屬於本發明的範圍。以下，對如此的變形例進行說明。
實施形態中，對利用訊號線連接測試裝置100與DUT110的情況進行了說明，但本發明並不限定於此。亦可不使測試裝置100與DUT110的端子(埠)間進行電性接觸，而是如圖13所示，利用電容耦合(capacity coupling)或電感耦合(inductive coupling)來進行非接觸測試。例如，在測試裝置100與DUT110之間發送或接收載波調變訊號時，由於該載波調變訊號的直流成分極小而可忽略，故可以使測試裝置100與DUT110之間形成交流(Alternating Current，AC)耦合。
本說明書除了揭示申請專利範圍中記載的技術思想之外，還揭示了以下的技術思想。
本發明的其它形態是有關於一種對被測試元件供給經數位多進制調變的測試訊號的測試裝置。上述測試裝置包括：圖案產生器，其生成可發送的測試資料；編碼電路，其以既定期間為單位，並列地生成表示與測試資料相對應的被調變訊號波形的資料，來作為該既定期間內的多個取樣點中每一個取樣點的多個振幅資料；資料傳輸率設定部，其接收由編碼電路所生成的多個振幅資料，並以對應的取樣時序將各振幅資料鎖存後依序輸出；以及多值驅動器，其接收自資料傳輸率設定部依序輸出的振幅資料，並生成具有對應其值的位準的測試訊號。
普通的測試裝置中搭載著能夠生成任意圖案訊號的圖案產生器、及能夠生成具有任意頻率、相位特性的時序訊號的時序產生器，故除了上述架構以外，可藉由設置編碼電路及資料傳輸率設定部、多值驅動器，來抑制硬體構成的巨大化，並對被測試元件供給經數位多進制調變的資料。本形態中，可以直接生成所需格式的被調變訊號，而不是使用對同相載波訊號與正交載波訊號進行調幅後合成所需格式的被調變訊號的正交調變方式。
編碼電路可將表示取樣點的時間間隔的時序資料與振幅資料一併輸出，資料傳輸率設定部可以對應於時序資料之值的每一取樣時序來鎖存振幅資料。
此時，可以任意地設定取樣速率。
一形態的測試裝置亦可更包括時序產生器，其接收時序資料，生成以既定期間為週期且分別具有與時序資料對應的相位延遲的多個脈波邊緣行。資料傳輸率設定部亦可利用來自時序產生器的脈波邊緣行，鎖存各振幅資料。
時序產生器亦可構成為能夠任意地設定脈波邊緣行的頻率及各邊緣的時序。
此時，可以對載波頻率賦予任意的抖動(jitter)，從而實現測試多樣化。
多值驅動器亦可構成為能夠調節其輸出位準。
可藉由使多值驅動器的輸出位準能夠調節，來對應各種數位多進制調變方式。而且，可以對測試訊號(被調變訊號)賦予任意錯誤，或者可以藉由賦予預失真(Pre-distortion)，來校正(calibrate)在後段區塊中產生的非線性(nonlinear)失真。
多值驅動器是以差動形式接收N位元(N為整數)振幅資料的M進制(M=2N )驅動器，可包括：差動對，其含有N個差動放大器，且各差動放大器分別以差動形式輸入振幅資料的各位元；對差動對施加偏壓的尾電流源；以及對差動對輸出負載的輸出負載電路。多值驅動器亦可構成為，共用N個差動放大器的輸出負載電路，且N個差動放大器藉由尾電流源而生成的尾電流能夠獨立進行控制。
一形態的測試裝置亦可更包括濾波器，上述濾波器對多值驅動器的輸出訊號進行濾波。藉由設置濾波器，便可以使經量子化的波形接近平緩的理想波形。
既定期間可以是1個符號時間的整數倍或者整數分之一。
既定期間可以是載波訊號週期的整數倍或者整數分之一。
本發明的其他形態是有關於一種生成經數位多進制調變的被調變訊號的調變器。上述調變器包括：編碼電路，其以既定期間為單位，並列地生成表示與應發送的資料相對應的被調變訊號波形的資料，作為該既定期間內的多個取樣點中每一個取樣點的多個振幅資料；資料傳輸率設定部，其接收由編碼電路所生成的多個振幅資料，並以對應的取樣時序將各振幅資料鎖存後依序輸出；以及多值驅動器，其接收自資料傳輸率設定部依序輸出的振幅資料，並生成具有對應其值的位準的被調變訊號。
根據本形態，藉由轉用上述測試裝置中所搭載的時序產生器的架構，便可抑制硬體構成的巨大化，並且能夠生成經數位多進制調變的資料。本形態中，可以直接生成所需格式的被調變訊號，而不使用對同相載波訊號與正交載波訊號進行調幅後合成所需格式的被調變訊號的正交調變。
本發明的進而其他形態是一種半導體裝置。上述裝置包括：功能元件，其具有多個輸入輸出埠；以及多個上述調變器，將自功能元件的輸入輸出埠所輸出的資料予以數位調變後，向外部輸出。
本發明的進而其他形態是有關於一種生成經數位多進制調變的被調變訊號的調變方法。上述方法包括以下步驟：生成應發送的資料的步驟；以既定期間為單位，並列地生成表示與資料對應的被調變訊號波形的資料，作為該既定期間內的多個取樣點中每一個取樣點的多個振幅資料的步驟；以對應的取樣時序將各多個振幅資料鎖存後轉換成串列格式資料的步驟；以及生成具有與串列格式的振幅資料之值相對應的位準的被調變訊號的步驟。
雖然根據實施形態說明了本發明，但實施形態僅表示本發明的原理、應用，在不脫離申請專利範圍所規定的本發明的思想範圍內，實施形態可以實施多種變形例或配置的變更。
 [產業上的可利用性]
本發明可用於半導體元件的測試。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10a、10b、10c．．．資料發送接收部
12、12a、12b、12c．．．判定部
14．．．圖案產生器
16、24、70．．．時序產生器
20．．．數位調變器
22．．．圖案產生器
26．．．編碼電路
27．．．資料傳輸率設定部
30、30c．．．多值驅動器
32．．．驅動器位準控制部
35、408．．．濾波器
40．．．基準訊號源
60．．．數位解調器
62．．．多值比較器
64．．．臨限值位準設定部
66．．．鎖存器陣列
68．．．重定時處理部
72．．．期望值圖案產生器
74．．．編碼電路
76．．．振幅期望值資料生成部
78．．．判定部
100．．．測試裝置
102、102a、102b、102c．．．I/O端子
110．．．DUT
200．．．半導體裝置
210．．．功能元件
400．．．相關技術的測試裝置
402．．．波形資料記憶體
404．．．D/A轉換器
406．．．頻率合成器
AED．．．振幅期望值資料
BUF1．．．輸出緩衝器
BUF2．．．輸入緩衝器
CS1～CSn．．．尾電流源
CMP1～CMPn．．．窗口比較器
CMPH．．．高壓側比較器
CMPL．．．低壓側比較器
DATA_1～DATA_8、DATA_1[m：0]～DATA_n[3：0]、WD、OUT_DATA_1～OUT_DATA_8、OUT_DATA_1[3：0]～OUT_DATA_n[3：0]．．．振幅資料
DD1～DDn．．．判定資料
DDi．．．第i個判定資料
DD1p～DDnp．．．平行格式的判定資料
EDGE_1～EDGE_8．．．脈波邊緣行
EP．．．期望值圖案
L1～Lm．．．鎖存電路
P1、P2、P3、P4．．．輸入輸出埠
PD．．．測試資料
PD[3：0]．．．圖案資料
PE1．．．第1脈波邊緣行
PE2．．．第2脈波邊緣行
Pio1、Pio2．．．輸入輸出引腳
REFCLK．．．基準時脈
R1、R2．．．負載電路
Smod、Smod'．．．被調變訊號
SEG1～SEGn．．．振幅區段
St．．．被測試訊號
t1～t8．．．取樣時序
TD．．．時序資料
TP．．．既定期間
Tw．．．時間寬度
VIH．．．上側臨限值電壓
VIL．．．下側臨限值電壓
WD[3：0]．．．波形資料
圖1是表示本發明實施形態的測試裝置的全體構成的方塊圖。
圖2是表示包含實施形態的數位調變器的發送電路之構成的方塊圖。
圖3是表示與16QAM之情況下的各符號相對應的被調變訊號波形之圖。
圖4是表示16QAM之情況下的被調變訊號的量子化規則之圖。
圖5是表示多值驅動器的構成例的電路圖。
圖6是表示實施形態的測試裝置的動作狀態的時序圖。
圖7是表示由實施形態的測試裝置所生成的被調變訊號之波形的圖。
圖8是表示相關技術下的測試裝置之構成的方塊圖。
圖9是表示具備實施形態的數位調變器的半導體裝置之構成的方塊圖。
圖10是表示包含第2實施形態的數位解調器的接收電路之構成的方塊圖。
圖11是表示圖10之數位解調器的具體構成例的電路圖。
圖12是示意性表示判定部中振幅期望值資料與判定資料的比較處理的圖。
圖13是表示測試裝置與DUT的連接形態之一例的方塊圖。
10a、10b、10c．．．資料發送接收部
12a、12b、12c．．．判定部
14．．．圖案產生器
16．．．時序產生器
20．．．數位調變器
60．．．數位解調器
100．．．測試裝置
102a、102b、102c．．．I/O端子
110．．．DUT
BUF1．．．輸出緩衝器
BUF2．．．輸入緩衝器

Claims (11)

  1. 一種測試裝置，其係對來自被測試元件的經數位多進制調變的被測試訊號進行測試的測試裝置，其特徵在於包括：振幅期望值資料生成部，其生成振幅期望值資料，該振幅期望值資料表示與來自上述被測試元件的資料期望值相對應的被調變訊號波形的每一取樣點的振幅所屬的多個振幅區段中的一個振幅區段；解調器，其對來自上述被測試元件的被測試訊號波形進行取樣，並生成判定資料，其表示每一取樣點的振幅所屬的上述多個振幅區段中的一個振幅區段；以及判定部，其將上述判定資料與每一取樣點的上述振幅期望值資料進行比較。
  2. 如申請專利範圍第1項所述之測試裝置，其中，上述振幅期望值資料生成部包括：期望值圖案產生器，其生成表示來自上述被測試元件的資料期望值的期望值圖案；以及編碼電路，其將上述期望值圖案編碼成該振幅期望值資料，該振幅期望值資料表示與上述期望值圖案對應的被調變訊號波形的每一取樣點的振幅所屬的多個振幅區段中的一個振幅區段。
  3. 如申請專利範圍第1項所述之測試裝置，其中，上述解調器包括：多值比較器，其將上述被測試訊號與對應於上述多個 振幅區段的臨限值進行比較，以生成上述多個判定資料；以及鎖存器陣列，其以每一既定的取樣時序，鎖存來自上述多值比較器的上述多個判定資料。
  4. 如申請專利範圍第3項所述之測試裝置，其中，上述解調器更包括：重定時處理部，該重定時處理部使由上述鎖存器陣列所鎖存的每一取樣點的上述多個判定資料與上述振幅期望值資料保持同步。
  5. 如申請專利範圍第1項所述之測試裝置，其中，上述振幅期望值資料生成部包括：期望值圖案產生器，其生成表示來自上述被測試元件的資料期望值的期望值圖案；以及編碼電路，其將上述期望值圖案編碼成該振幅期望值資料，並且輸出表示取樣點的時間間隔的時序資料，該振幅期望值資料表示與上述期望值圖案對應的被調變訊號波形的每一取樣點的振幅所屬的多個振幅區段中的一個振幅區段；解調器包括：多值比較器，其將上述被測試訊號與對應於上述多個振幅區段的臨限值進行比較，生成上述多個判定資料；以及鎖存器陣列，其以對應於上述時序資料之值的每一取樣時序，鎖存來自上述多值比較器的上述多個判定資料。
  6. 如申請專利範圍第5項所述之測試裝置，其更包括時序產生器，該時序產生器接收上述時序資料，並生成具有對應於該時序資料之間隔的第1脈波邊緣行，上述鎖存器陣列利用來自上述時序產生器的第1脈波邊緣行，來鎖存上述多個判定資料中的每一個。
  7. 如申請專利範圍第6項所述之測試裝置，其中，上述時序產生器構成為能夠任意地設定上述第1脈波邊緣行的頻率及各邊緣的時序。
  8. 如申請專利範圍第1項所述之測試裝置，其中，上述振幅期望值資料生成部包括：期望值圖案產生器，其生成表示來自上述被測試元件的資料期望值的期望值圖案；以及編碼電路，其將上述期望值圖案編碼成該振幅期望值資料，該振幅期望值資料表示與上述期望值圖案對應的被調變訊號波形的每一取樣點的振幅所屬的多個振幅區段中的一個振幅區段，並輸出表示上述振幅期望值資料的傳輸率的傳輸率設定資料；解調器包括：多值比較器，其將上述被測試訊號與對應於上述多個振幅區段的臨限值進行比較，生成上述多個判定資料；鎖存器陣列，其以每一既定的取樣時序，鎖存來自上述多值比較器的多個判定資料；以及重定時處理部，其以對應於上述傳輸率設定資料之值的時序，鎖存由上述鎖存器陣列所鎖存的每一取樣點的上 述多個判定資料，並使其與上述振幅期望值資料保持同步。
  9. 如申請專利範圍第8項所述之測試裝置，其更包括時序產生器，該時序產生器接收上述傳輸率設定資料，並生成具有對應於該傳輸率設定資料的頻率的第2脈波邊緣行，該重定時處理部使來自上述鎖存器陣列的上述多個判定資料與上述第2脈波邊緣行保持同步。
  10. 如申請專利範圍第3項所述之測試裝置，其中，上述多值比較器構成為能夠調節臨限值位準。
  11. 一種測試方法，其係對來自被測試元件的經數位多進制調變的被測試訊號進行測試的方法，其特徵在於包括以下步驟：生成振幅期望值資料的步驟，該振幅期望值資料表示與來自上述被測試元件的資料的期望值相對應的被調變訊號波形的每一取樣點的振幅所屬的多個振幅區段中的一個振幅區段；對與來自上述被測試元件的資料相對應的被測試訊號波形進行取樣，並生成表示每一取樣點的振幅所屬的上述多個振幅區段中的一個振幅區段的判定資料的步驟；以及將上述判定資料與每一取樣點的上述振幅期望值資料進行比較的步驟。
TW098115023A 2008-05-09 2009-05-06 數位調變訊號的測試裝置及測試方法 TWI393906B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/001180 WO2009136428A1 (ja) 2008-05-09 2008-05-09 デジタル変調信号の試験装置および試験方法

Publications (2)

Publication Number Publication Date
TW201024768A TW201024768A (en) 2010-07-01
TWI393906B true TWI393906B (zh) 2013-04-21

Family

ID=41264490

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115023A TWI393906B (zh) 2008-05-09 2009-05-06 數位調變訊號的測試裝置及測試方法

Country Status (4)

Country Link
US (1) US8754631B2 (zh)
JP (1) JP5274551B2 (zh)
TW (1) TWI393906B (zh)
WO (1) WO2009136428A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010017465A1 (de) 2010-06-18 2011-12-22 Phoenix Contact Gmbh & Co. Kg Messumformer mit zwei Übertragungskanälen
US9244126B2 (en) * 2013-11-06 2016-01-26 Teradyne, Inc. Automated test system with event detection capability
KR102248279B1 (ko) * 2014-06-13 2021-05-07 삼성전자주식회사 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 스토리지 장치, 그리고 불휘발성 메모리 및 메모리 컨트롤러 사이의 통신을 중개하는 리타이밍 회로의 동작 방법
US10917937B2 (en) 2014-10-20 2021-02-09 Keysight Technologies, Inc. System and method for test and/or calibration of multi-channel RF communication devices
US10862294B2 (en) * 2018-02-16 2020-12-08 Microchip Technology Incorporated Under-voltage and over-voltage protection using a single comparator
JP6788630B2 (ja) * 2018-05-31 2020-11-25 株式会社ヨコオ アンテナ付半導体検査用装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005069765A (ja) * 2003-08-21 2005-03-17 Anritsu Corp 相互変調歪測定装置及びその測定方法
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Ｉｃの高速試験方法及び装置
TW200718114A (en) * 2005-07-26 2007-05-01 Advantest Corp Symbol modulation accuracy measuring device, method, program, and recording medium
TW200735597A (en) * 2006-03-06 2007-09-16 Mediatek Inc Quadrature amplitude modulation receiver and diagnostic method thereof
WO2007125798A1 (ja) * 2006-04-27 2007-11-08 Advantest Corporation 試験装置および試験方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6112067A (en) * 1996-03-27 2000-08-29 Anritsu Corporation Radio communication analyzer suited for measurement of plurality of types of digital communication systems
JPH10247951A (ja) * 1997-03-06 1998-09-14 Advantest Corp デジタル復調器の試験装置及びその試験方法
US7394277B2 (en) * 2006-04-20 2008-07-01 Advantest Corporation Testing apparatus, testing method, jitter filtering circuit, and jitter filtering method
US8269569B2 (en) * 2008-02-21 2012-09-18 Advantest Corporation Test apparatus for digital modulated signal
US20110054827A1 (en) * 2009-08-26 2011-03-03 Advantest Corporation, a Japanese Corporation Test apparatus and method for modulated signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005069765A (ja) * 2003-08-21 2005-03-17 Anritsu Corp 相互変調歪測定装置及びその測定方法
JP2006179144A (ja) * 2004-12-24 2006-07-06 Fujitsu Ltd Ｉｃの高速試験方法及び装置
TW200718114A (en) * 2005-07-26 2007-05-01 Advantest Corp Symbol modulation accuracy measuring device, method, program, and recording medium
TW200735597A (en) * 2006-03-06 2007-09-16 Mediatek Inc Quadrature amplitude modulation receiver and diagnostic method thereof
WO2007125798A1 (ja) * 2006-04-27 2007-11-08 Advantest Corporation 試験装置および試験方法

Also Published As

Publication number Publication date
JP5274551B2 (ja) 2013-08-28
TW201024768A (en) 2010-07-01
US20110057642A1 (en) 2011-03-10
US8754631B2 (en) 2014-06-17
JPWO2009136428A1 (ja) 2011-09-01
WO2009136428A1 (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
US8269569B2 (en) Test apparatus for digital modulated signal
TWI393906B (zh) 數位調變訊號的測試裝置及測試方法
Huang et al. An 8-bit 100-GS/s distributed DAC in 28-nm CMOS for optical communications
JP4373111B2 (ja) テスト回路
JPWO2011024394A1 (ja) 変調された被試験信号の試験装置および試験方法
Al-Rubaye et al. ${W} $-Band Direct-Modulation> 20-Gb/s Transmit and Receive Building Blocks in 32-nm SOI CMOS
TWI408915B (zh) 數位調變訊號的測試裝置與數位調變器、調變方法以及使用上述的半導體裝置
CN108736897B (zh) 应用于高速接口物理层芯片的并串转换电路及装置
CN102868406A (zh) 一种多通道高速并行交替adc采样电路
Dickson et al. A 72-GS/s, 8-bit DAC-based wireline transmitter in 4-nm FinFET CMOS for 200+ Gb/s serial links
CN114968878A (zh) 用于高速数据调制的系统、方法和设备
CN103140768A (zh) 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
WO2022134440A1 (zh) 采样器、显示驱动芯片和显示装置
CN108880666B (zh) 基于微波光子技术的串行通信分析仪及其波形重构方法
Lee et al. 12-Gb/s over four balanced lines utilizing NRZ braid clock signaling with no data overhead and spread transition scheme for 8K UHD intra-panel interfaces
Ellermeyer et al. DA and AD converters for 25 GS/s and above
JP2022529634A (ja) スイッチ漏れ補償回路
JP4493145B2 (ja) 任意波形発生器
Fakkel et al. A Cryo-CMOS DAC-Based 40-Gb/s PAM4 Wireline Transmitter for Quantum Computing
Mink et al. Programmable instrumentation and gigahertz signaling for single-photon quantum communication systems
JP4941738B2 (ja) 超高速ａｄ変換におけるビットアラインメント補正機構
Keezer et al. A production-oriented multiplexing system for testing above 2.5 Gbps
CN112290951B (zh) 数字模拟转换装置及其数字模拟转换方法
JP2014016196A (ja) デジタル変調信号の試験装置および試験方法
JP5314732B2 (ja) 試験装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees