TWI417560B - 數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置 - Google Patents

數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置 Download PDF

Info

Publication number
TWI417560B
TWI417560B TW098105646A TW98105646A TWI417560B TW I417560 B TWI417560 B TW I417560B TW 098105646 A TW098105646 A TW 098105646A TW 98105646 A TW98105646 A TW 98105646A TW I417560 B TWI417560 B TW I417560B
Authority
TW
Taiwan
Prior art keywords
signal
digital
value
phase
multiplier
Prior art date
Application number
TW098105646A
Other languages
English (en)
Other versions
TW201000927A (en
Inventor
Daisuke Watanabe
Toshiyuki Okayasu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201000927A publication Critical patent/TW201000927A/zh
Application granted granted Critical
Publication of TWI417560B publication Critical patent/TWI417560B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置
本發明是有關於一種數位資料傳輸技術。
在數位有線通訊中，先前主流的是藉由分時多工(TDM，Time Division Multiple)方式的2值傳輸，在進行大容量傳輸時，是藉由平行(parallel)傳輸、高速傳輸來實現。若正視平行傳輸的物理極限，藉由串列(serial)傳輸，亦即藉由高速介面(I/F，interface)電路可進行數Gbps～10Gbps或以上的資料率(data rate)的高速傳輸。然而，資料速率的高速化亦是有限度的，傳輸線路的高頻損失或反射所導致的位元錯誤率(BER，Bit Error Rate)的劣化會造成問題。
另一方面，數位無線通訊方式是在載波訊號中載有多位元資訊而進行收發。亦即，資料率並不受載波頻率的直接限制。例如，作為最基本的正交調變解調方式的正交振幅調變(QAM，Quadrature Amplitude Modulation)傳輸方式能夠利用一個通道(channel)而實現4值傳輸。達到64QAM時，可利用一載波(one carrier)而實現64值傳輸。亦即，即便不提高載波頻率，亦可藉由此種多值調變方式而使傳輸容量提高。
此種調變解調方式不僅用於無線通訊，亦可用於有線通訊，並且已開始適用作為脈衝振幅調變(PAM，Pulse Amplitude Modulation)、正交相移鍵控(QPSK，Quadrature Phase Shift Keying)或者差分正交相移鍵控(DQPSK，Differential QPSK)方式。特別是在光通訊領域中，在一根光纖(optical fiber)上載有多少資訊在成本(cost)方面亦較為重要，技術趨勢(trend)正從2值TDM向利用該些數位調變的傳輸轉移。
在不久的將來，此種數位多值調變解調方式有可能會被適用於以記憶體(memory)或系統級晶片(SoC，System On a Chip)為代表的元件間的有線介面，但現狀是不存在可對此種元件進行量產測試的多通道的測試裝置。
目前雖存在對先前的無線通訊元件進行測試的混合測試裝置或無線射頻(RF，Radio Frequency)測試模組，但原本先前的無線通訊元件中，I/O(輸入輸出)用的通訊埠(I/O埠)通常便僅限為一個或者數個，故迄今為止的測試裝置及測試模組亦僅具備數個通訊埠。因此，難以將該些測試裝置及測試模組用於記憶體等的具有數十至數百通道或以上的I/O埠的元件的測試中。
而且，先前的RF訊號的測試裝置中，對從被測試元件(DUT，Device Under Test)輸出的訊號進行類比/數位轉換(A/D，anlog/digital)，再對最終獲得的膨大的資料進行訊號處理(亦包括軟體處理)，藉此來進行期待值判定。因此，測試時間較長。
而且，先前的測試裝置的數位引腳基本上僅設想用於2值(視情況於2值上增加高阻抗(high impedance)狀態Hi-Z所得的3值)訊號的測試，而不具有數位調變訊號的解調功能。
若將記憶體或微處理單元(MPU，Micro Processing Unit)之類的元件的I/O全部替換成數位多值調變方式，則要求對一個元件中存在數十至數百通道以上的I/O，數百個通道同時進行測試。亦即，測試裝置必須具有數千通道以用於數位多值調變解調訊號的輸入輸出，由於測試裝置的CPU資源(resource)亦是有限的，故全部要求硬體級(hardware level)的實時(real time)測試。
本發明是鑒於上述狀況研製而成，其目的之一在於提供一種搭載有數位多值調變功能或者數位多值解調功能的測試裝置，本發明的另一目在於提供一種數位多值調變器或者數位多值解調器。
本發明的某一形態是有關於一種向收發經數位多值調變後的多個通道之資料的被測試元件，供給經數位多值調變後的資料的測試裝置。該測試裝置具備針對每個通道而設置的數位調變器。數位調變器包括第1基帶訊號生成部、第2基帶訊號生成部、第1多值驅動器、第2多值驅動器、第1乘法器、第2乘法器，以及加法器，其中，上述第1基帶訊號生成部，利用時序可調節的第1時序訊號，來對作為同相成分的調變訊號所輸入的第1資料進行重定時，生成第1基帶訊號；上述第2基帶訊號生成部利用時序可調節的第2時序訊號，來對作為正交成分的調變訊號所輸入的第2資料進行重定時，生成第2基帶訊號；上述第1多值驅動器生成具有與來自第1基帶訊號生成部的基帶訊號的值相對應的位準的第1多值數位訊號；上述第2多值驅動器生成具有與來自第2基帶訊號生成部的基帶訊號的值相對應的位準的第2多值數位訊號；上述第1乘法器利用第1多值數位訊號來對同相載波訊號進行振幅調變；上述第2乘法器利用第2多值數位訊號來對正交載波訊號進行振幅調變；上述加法器對第1乘法器、第2乘法器的輸出訊號進行加法運算。
在一般的測試裝置中，會搭載可生成任意圖案訊號的圖案產生器，以及可生成具有任意頻率、相位特性的時序訊號的時序產生器，因此，除了該些架構(architecture)之外，再針對每一個埠(通道)而設置上述數位調變器，藉此可抑制硬體構成的巨大化，並且可將經數位多值調變後的資料，供給至具有多個通道的I/O埠的被測試元件。
第1基帶訊號生成部包括第1資料率設定部，該第1資料率設定部將由圖案產生器所生成的第1資料的位元率(bit rate)轉換成與第1時序訊號相對應的位元率。第2基帶訊號生成部包括第2資料率設定部，該第2資料率設定部將由圖案產生器所生成的第2資料的位元率轉換成與第2時序訊號相對應的位元率。
由圖案產生器所生成的圖案資料的位元率在測試裝置中被獨自設定，該位元率未必限定為與欲供給至DUT的訊號的位元率相一致。因此，藉由與位元率相關聯而生成第1時序訊號、第2時序訊號的頻率，可適當地設定基帶訊號的位元率。
第1基帶訊號生成部包括對第1基帶訊號的波形模式進行設定的第1波形格式控制部。第2基帶訊號生成部，包括對第2基帶訊號的波形模式進行設定的第2波形格式控制部。
波形模式包括歸零(RZ，Return to Zero)及不歸零(NRZ，Non Return to Zero)等。
第1多值驅動器、第2多值驅動器，以其輸出位準可調節的方式構成。藉由讓多值驅動器的輸出位準可調節，可任意設定星座(constellation)上的符號(symbol)點的位置。又，可校正(calibrate)後段的類比區塊(analog block)中產生的非線形畸變。
第1多值驅動器的輸出位準與第2多值驅動器的輸出位準可獨立調節。
在此情況下，可獨立控制同相成分與正交成分的振幅，例如可對供給至DUT的被調變訊號的IQ振幅失配(mismatch)進行任意模擬(emulate)。
第1多值驅動器、第2多值驅動器的輸出位準可根據數位的控制訊號而調節。
第1多值驅動器、第2多值驅動器，分別是接收N位元(N為整數)的差動形式的基帶訊號的M值(M=2N )的驅動器。第1多值驅動器、第2多值驅動器，分別包括N個差動放大器。各差動放大器分別包括：以差動形式輸入基帶訊號的各位元的差動對；使差動對偏置的尾電流源；以及針對差動對的輸出負載電路。N個差動放大器共有輸出負載電路，由N個差動放大器的尾電流源所生成的尾電流以可獨立控制的方式構成。
根據該形態，藉由使尾電流源所產生的尾電流變化，從而可調節多值驅動器的輸出位準。
第1乘法器、第2乘法器以各自的增益可獨立調節的方式構成。在此情況下，藉由將增益設定為不同的值，從而可模擬IQ振幅失配，或者可消除預料之外的IQ振幅失配。
某形態的測試裝置更包括：振盪器，生成具有載波頻率的載波訊號；以及移相器，使振盪器所生成的載波訊號移相而生成同相載波訊號及正交載波訊號。
移相器以可調節同相載波訊號與正交載波訊號的相位差的方式構成。在此情況下，可模擬IQ相位失配，或者可消除預料之外的IQ相位失配。
同相載波訊號及正交載波訊號是矩形波脈衝。在此情況下，可比正弦波載波訊號更簡單地生成同相載波訊號及正交載波訊號。
某形態的測試裝置更包括：直接數位頻率合成器(direct digital synthesizer)，以數位形式生成任意訊號波形；以及數位類比轉換器，對來自直接數位頻率合成器的輸出資料進行數位類比轉換，生成同相載波訊號及正交載波訊號。
在此情況下，可藉由數位訊號處理來控制同相載波訊號與正交載波訊號的相位差，從而可縮小電路規模。
某形態的測試裝置，更包括生成可任意設定頻率及位準遷移時序的脈衝訊號的時序產生器，藉由時序產生器而生成同相載波訊號及正交載波訊號。
藉由將同相載波訊號及正交載波訊號設為矩形波脈衝，從而可由時序產生器直接生成。
本發明的另一形態是一種數位調變器。該數位調變器包括第1基帶訊號生成部、第2基帶訊號生成部、第1多值驅動器、第2多值驅動器、第1乘法器、第2乘法器及加法器。其中，上述第1基帶訊號生成部，利用第1時序訊號，來對作為同相成分的調變訊號所輸入的第1資料進行重定時，生成第1基帶訊號；上述第2基帶訊號生成部，利用第2時序訊號來對作為正交成分的調變訊號所輸入的第2資料進行重定時，生成第2基帶訊號；上述第1多值驅動器生成具有與來自第1基帶訊號生成部的基帶訊號的值相對應的位準的第1多值數位訊號；上述第2多值驅動器，生成具有與來自第2基帶訊號生成部的基帶訊號的值，相對應的位準的第2多值數位訊號；上述第1乘法器，利用第1多值數位訊號來對同相載波訊號進行振幅調變；上述第2乘法器，利用第2多值數位訊號來對正交載波訊號進行振幅調變；上述加法器對第1乘法器、第2乘法器的輸出訊號進行加法運算。
本發明的另一形態是一種半導體裝置。該裝置包括：功能元件，具有多個輸入輸出埠；以及多個上述數位調變器，對從功能元件的輸入輸出埠所輸出的資料進行數位調變並向外部輸出。
本發明的又一形態是有關於一種測試裝置，從收發經數位多值調變後的多個通道之資料的被測試元件，來接收經數位多值調變後的資料。該測試裝置具備針對每個通道而設置的數位解調器。各數位解調器包括第3乘法器、第4乘法器、第1比較器(comparator)、第2比較器、第1鎖存(latch)電路及第2鎖存電路，其中，上述第3乘法器使用同相檢波訊號來對所接收的資料進行降頻(down conversion)；上述第4乘法器使用正交檢波訊號來對所接收的資料進行降頻；上述第1比較器將從第3乘法器輸出的第3多值數位訊號與規定的至少一個臨限值電壓加以比較；上述第2比較器將從第4乘法器輸出的第4多值數位訊號，與規定的至少一個臨限值電壓加以比較；上述第1鎖存電路利用時序可調節的第3時序訊號，來鎖存從第1比較器輸出的第3數位基帶訊號；上述第2鎖存電路利用時序可調節的第4時序訊號，來鎖存從第2比較器輸出的第4數位基帶訊號。測試裝置將由第1鎖存電路、第2鎖存電路所鎖存的資料與期待值資料加以比較。
在一般的測試裝置中，會配置有可生成具有任意頻率、相位特性的時序訊號的時序產生器，因此，除了該些架構之外，再針對每一個埠(通道)而設置上述數位解調器，藉此可抑制硬體構成的巨大化，並且可針對每個通道搭載解調功能。
第1比較器、第2比較器以臨限值電壓可調節的方式構成。進而，第1比較器的臨限值電壓與第2比較器的臨限值電壓可獨立調節。
第1多值驅動器、第2多值驅動器的臨限值電壓可根據數位控制訊號而調節。
第3乘法器、第4乘法器以各自的增益可獨立調節的方式構成。
將來，如先前的適應等化(adaptive equalizing)控制方式般，能將正交調變通訊系統的IQ失配調節為適合的方式有可能成為主流。在此情況下，藉由獨立調節該乘法器的增益，可於測試裝置側模擬測試時的IQ振幅失配的修正。或者可在排除了特定測試環境下的IQ振幅失配的情況下將其消除。
某形態的測試裝置更包括：振盪器，生成具有載波頻率的檢波訊號；以及移相器，使振盪器所生成的檢波訊號移相而生成同相檢波訊號及正交檢波訊號。
移相器以可調節同相檢波訊號與正交檢波訊號的相位差的方式構成。
在此情況下，可於測試裝置側模擬測試時的IQ相位失配的修正。或者可在排除了特定測試環境下的IQ相位失配的情況下將其消除。
同相檢波訊號及正交檢波訊號是矩形波脈衝。在此情況下，可比正弦波的檢波訊號更簡單地生成同相檢波訊號及正交檢波訊號。
某形態的測試裝置更包括：直接數位頻率合成器，以數位形式生成訊號波形；以及數位類比轉換器，對來自直接數位頻率合成器的輸出資料進行數位類比轉換，生成同相檢波訊號及正交檢波訊號。
在此情況下，可藉由數位訊號處理而控制同相檢波訊號與正交檢波訊號的相位差，從而可縮小電路規模。
某形態的測試裝置更包括生成可設定頻率及位準遷移時序的脈衝訊號的時序產生器，藉由時序產生器而可生成同相檢波訊號及正交檢波訊號。
藉由將同相檢波訊號及正交檢波訊號設為矩形波脈衝，從而可由時序產生器直接生成。
本發明的又一形態是一種數位解調器。該數位解調器包括第3乘法器、第4乘法器、第1比較器、第2比較器、第1鎖存電路及第2鎖存電路，其中，上述第3乘法器使用同相檢波訊號，來對所接收的資料進行降頻；上述第4乘法器使用正交檢波訊號，來對所接收的資料進行降頻；上述第1比較器將從第3乘法器輸出的第3多值數位訊號，與規定的至少一個臨限值電壓加以比較；上述第2比較器將從第4乘法器輸出的第4多值數位訊號，與規定的至少一個臨限值電壓加以比較；上述第1鎖存電路利用時序可調節的第3時序訊號，來鎖存從第1比較器輸出的第3數位基帶訊號；上述第2鎖存電路利用時序可調節的第4時序訊號，來鎖存從第2比較器輸出的第4數位基帶訊號。
本發明的又一形態是一種半導體裝置。該裝置包括：功能元件，具有多個輸入輸出埠；以及多個上述數位解調器，對從外部所輸入的資料進行解調並向功能元件的對應的埠輸出。
再者，以上構成要素的任意組合、本發明的表達在方法、裝置等之間變換後仍將作為本發明的形態而有效。
[發明的效果]
根據本發明的形態，可提供一種搭載有數位多值調變功能或者數位多值解調功能的測試裝置。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，一面參照附圖，一面根據較佳實施形態來說明本發明。對於各附圖所示的相同或者同等的構成要素、構件、處理，標註了相同的符號，並適當省略其重複的說明。而且，實施形態僅為例示，並不限定本發明，實施形態中所記述的全部特徵及其組合未必限定為發明的本質性內容。
實施形態的測試裝置，是以具備經數位多值調變(以下，簡稱為數位調變)後的數位資料的收發介面的被測試元件(DUT)來作為測試對象。亦即，對圖案訊號進行數位調變並供給至DUT，再將從DUT輸出的經數位調變的資料進行解調後與期待值加以比較，進行良否判定。除了良否判定功能之外，測試裝置還具備經數位調變後的資料的波形分析、星座圖(constellation map)的生成功能等。
數位調變包括正交振幅調變(QAM)、正交相位變換調變(QPSK)及2進位相位變換調變(BPSK，Binary Phase Shift Keying)等。DUT例如可設想為以記憶體及MPU為代表的具有多通道的I/O埠的裝置，但並無特別限定。
圖1是表示本發明實施形態的測試裝置100的整體構成的方塊圖。圖1的測試裝置100具備針對DUT的每個I/O埠而設置的多個I/O端子102a、102b、102c、…。I/O埠的個數為任意，但對於記憶體及MPU的情況，則設置數十至數百個或者以上。測試裝置100的多個I/O端子102分別經由傳輸路徑而與DUT110的對應的I/O埠相連接。
測試裝置100具備針對多個I/O端子102a、102b、102c、…的每一個而設置的多個資料收發部10a、10b、10c、…以及判定部12a、12b、12c、…。由於多個資料收發部10及判定部12為相同的構成，故僅對資料收發部10a及判定部12a的構成進行詳細表示。
各資料收發部具備如下功能，即：將欲供給至DUT110的圖案資料作為調變信號，對載波訊號(carrier)進行數位調變，並向DUT110的對應的I/O埠輸出的功能；以及接收從DUT110輸出的被調變資料，並對其進行解調的功能。將解調後的資料與期待值加以比較，從而判斷DUT110的良否。
資料收發部10具備圖案產生器14、時序產生器16、輸出緩衝器BUF1、輸入緩衝器BUF2、數位調變器20以及數位解調器60。
圖案產生器14生成欲對DUT110供給的測試圖案。測試圖案的各資料(亦稱為圖案資料)具有與在DUT110及測試裝置100之間進行資料傳輸時所使用的數位調變解調的格式相對應的位元數。例如在格式為16QAM時，各資料為4位元，在64QAM時，為6位元，在QPSK時，為2位元，在BPSK時，為1位元。以下，為了便於理解，以16QAM為例進行說明。亦即，圖案產生器14生成4位元的圖案資料。
時序產生器16生成時序訊號，並向數位調變器20輸出。時序產生器16對應圖案資料的每個週期，而使時序訊號的相位用很細小，例如數ps至數ns級(order)調節。時序產生器16及圖案產生器14，可利用進行先前的2值傳輸的系統中所使用的測試裝置中所用的眾所周知的電路。
數位調變器20以圖案資料作為調變信號，來對載波進行正交振幅調變(例如16QAM)。經調變的信號藉由輸出緩衝器BUF1而向DUT110輸出。由數位調變器20進行的調變處理與時序訊號間的關係將於後文敍述。
輸入緩衝器BUF2接收從DUT110輸出的被調變訊號，並向數位解調器60輸出。數位解調器60對被調變資料進行解調，並提取數位資料。判定部12a將經數位解調器60解調的資料與從圖案產生器14輸出的期待值資料加以比較。輸出緩衝器BUF1及輸入緩衝器BUF2亦可作為雙向緩衝器而構成。
以上是測試裝置100的整體構成及動作的概略情況。如上所述，測試裝置100須處理數十至數百或以上的資料，故針對每個輸入輸出埠而設置有資料收發部10。因此，資料收發部10須使用互補金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)製程或者其他製程而於半導體基板上可積體化地設計。
以下，對實施形態的數位調變器20、數位解調器60的構成加以詳細說明。
首先，對數位調變器的構成加以說明。
圖2是表示實施形態的數位調變器20的構成的方塊圖。數位調變器20具備：圖案產生器22、第1時序產生器24a、第2時序產生器24b、第1基帶訊號生成部26a、第2基帶訊號生成部26b、第1多值驅動器(以下，簡稱為第1驅動器)30a、第2多值驅動器(以下，簡稱為第2驅動器)30b、驅動器位準控制部32、第1乘法器34a、第2乘法器34b、加法器36、基準訊號源40、振盪器42及90度相移器44。在圖2中，標註後附「a」的構件對同相成分進行處理，標註後附「b」的構件對正交成分進行處理。圖案產生器22對應於圖1的圖案產生器14，時序產生器24對應於圖1的時序產生器16。
圖案產生器22生成欲供給至DUT110的圖案資料。圖2所示之訊號線的位元數是以16QAM為例，但本發明並不限定於上述的位元數。
將與圖案資料D1的同相成分相對應的2位元的第1資料D1a向第1基帶訊號生成部26a輸入，將與正交成分相對應的2位元的第2資料D2b向第2基帶訊號生成部26b輸入。基準訊號源40生成時脈訊號CK，並向第1時序產生器24a、第2時序產生器24b及振盪器42輸出。
第1時序產生器24a接收時脈訊號CK，並利用該時脈訊號CK，以任意的時序生成位準遷移的第1時序訊號TG1。亦即，第1時序訊號TG1是間隔可任意調節的邊緣行。進而，第1時序產生器24a亦可任意調節第1時序訊號TG1的頻率。
第1基帶訊號生成部26a利用同相成分的第1資料D1a及第1時序訊號TG1而生成第1基帶訊號BBI。具體而言，第1基帶訊號生成部26a包括第1資料率設定部27a及第2波形格式控制部28b。
由圖案產生器22所生成的第1資料D1，具有與測試裝置100整體的基準時脈同步的資料率，而未必與欲供給至DUT110的資料率相一致。因此，第1資料率設定部27a利用從第1時序產生器24a輸出的時序邊緣行(TG1)，來將基帶訊號BBI設定成DUT110所要求的任意的資料率。亦即，第1資料率設定部27a執行如下的重定時處理：將由圖案產生器22所設定的第1資料D1a的資料率，轉換成欲供給至DUT110的資料率。
正確設定好資料率的第1資料D2a被輸入至第1波形格式控制部28a。第1波形格式控制部28a是對2值資料訊號即圖案資料D2a的波形模式進行設定的電路區塊，將圖案資料D2設定成RZ及NRZ等的波形模式中規定的波形模式。第1資料率設定部27a、第2資料率設定部27b可由SR鎖存器或正反器(flip-flop)等構成，但其構成不受限定。
以此方式生成具有規定的資料率及波形模式的第1基帶訊號BBI。
與第1時序產生器24a及第1基帶訊號生成部26a同樣地，第2時序產生器24b及第2基帶訊號生成部26b利用第2資料D1b及第2時序訊號TG2而生成第2基帶訊號BBQ。
時序訊號TG1、TG2的時序可任意設定。因此，根據搭載有實施形態的數位調變器20的測試裝置，可對基帶訊號給予任意的抖動(jitter)。
進而，第1時序產生器24a及第2時序產生器24b可針對每個脈衝而獨立且任意地設定時序訊號TG1、TG2的邊緣的時序。亦即，藉由個別地調節時序訊號TG1、TG2的時序，可對基帶訊號BBI與BBQ各自包含的位元行給予任意的抖動，從而可在各種狀況下測試DUT110。
第1驅動器30a是將由第1基帶訊號生成部26a所生成的基帶訊號BBI，轉換成具有與其值相對應的電壓位準的訊號(稱為多值數位訊號VBBI)的多值驅動器。具體而言，第1驅動器30a在16QAM時的構成為4值驅動器，在64QAM時構成為8值驅動器，在QPSK及BPSK時構成為2值驅動器。當將第1驅動器30a的輸出一般化為M值(M為整數)時，第1驅動器30a根據基帶訊號BBI的值而選擇基準電壓Vi1～ViM中的任一者並輸出。
同樣地，第2驅動器30b根據基帶訊號BBQ的值而輸出基準電壓Vq1～VqM中的任一者。
第1驅動器30a及第2驅動器30b，以可調節基準電壓Vi1～ViM、Vq1～VqM的方式構成。驅動器位準控制部32對第1驅動器30a及第2驅動器30b，輸出用以控制基準電壓Vi1～ViM、Vq1～VqM的控制資料。
藉由使基準電壓Vi1～ViM、Vq1～VqM可調節，可獲得以下的效果。
第一，由於可獨立且任意地設定同相成分的正交成分的振幅VBBI、VBBQ，故可任意設定星座上的符號點的位置。
第二，可對後段的類比區塊即第1乘法器34a、第2乘法器34b及加法器36中產生的非線形畸變進行校正。亦即，藉由考慮到後段的畸變而對第1驅動器30a、第2驅動器30b給予預失真(Pre-distortion)，可對DUT110供給低畸變的被調變資料。
進而，基準電壓Vi1～ViM及Vq1～VqM較佳為可獨立調節。
在此情況下，可對供給至DUT110的被調變訊號的IQ振幅失配進行任意模擬。亦即，為了測試DUT110的收訊特性，可積極地對被調變訊號導入畸變，以檢查相對於該畸變的耐受性。或者相反地，可消除無需的IQ振幅失配。
圖3是表示可用作第1驅動器30a、第2驅動器30b的多值驅動器的構成例的電路圖。多值驅動器30c包含多個差動放大器。M值驅動器將N個(此處M=2N )輸入資料DATA作為差動訊號而接收。圖3的資料DATA[0：n]對應於圖2中的基帶訊號BBI、BBQ的各位元。
多個差動放大器以使輸出負載電路R1、R2成為共用的方式而並聯連接。亦可取代負載電阻R1、R2而設置電流鏡(current mirror)電路來作為輸出負載電路。第i個差動放大器包含差動對Mip、Min、尾電流源CSi及負載電阻R1、R2。構成差動對的多個電晶體(transistor)的汲極共通地連接著，共通連接的汲極的訊號被作為差動訊號而向後段的乘法器34a、34b輸出。再者，多值驅動器亦可由單端(single end)構成，且還可使用P通道金屬氧化物半導體場效應電晶體(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)而構成，可利用公知的任意的電路。
各尾電流源CS1～CSn是電流DA轉換器。亦即，尾電流源CS1～CSn分別將與所輸入的控制訊號相對應的尾電流(偏置電流)供給至對應的差動對。藉由使尾電流源CS1～CSn所生成的尾電流發生變化，可任意調節多值驅動器30c的輸出的位準，亦即可任意調節基準電壓Vi1～ViM、Vq1～VqM。
驅動器位準控制部32對尾電流源CS1～CSn的值進行數位控制。亦即，驅動器位準控制部32及尾電流源CS1～CSn構成電流DAC。
亦可使用DA轉換器作為多值驅動器。
返回圖2。振盪器42生成具有載波頻率fc的載波訊號Sc。振盪器42亦可由以時脈訊號CK為基準的相位鎖定迴路(PLL，Phase Locked Loop)構成。PLL不論是類比還是數位均可。圖4A、圖4B是表示類比PLL及數位PLL的構成的電路圖。
圖4A的類比PLL42a包括：壓控振盪器(VCO，Voltage Controlled Oscillator)80a、第1分頻器82、第2分頻器84、相位比較器86a、電荷泵(charge pump)電路87及廻路濾波器88a。VCO80a以與所輸入的電壓相對應的頻率產生振盪。VCO80a的輸出作為載波訊號Sc而輸出，並且藉由第1分頻器82而進行1/N分頻(N為整數)。第2分頻器84對時脈訊號CK進行1/M分頻(M為整數)。相位比較器86a將分頻後的載波訊號Sc'與時脈訊號CK'的邊緣的時序、亦即相位加以比較，生成具有與相位差相對應的位準的脈衝訊號。電荷泵電路87輸出具有與脈衝訊號的位準相對應的電壓位準的類比電壓。該類比電壓藉由廻路濾波器88a而去除高頻成分，並被作為VCO80a的控制電壓而供給。藉由PLL電路42a而將載波訊號Sc的頻率穩定化為與時脈訊號的頻率成比例的值。
在使用圖4A的類比PLL42a的情況下，廻路濾波器88a及振盪器的電路面積會變大。在欲減小電路規模時，亦可利用圖4B的數位PLL42b。數位PLL42b具備數控振盪器(DCO，Digital Controlled Oscillator)以取代圖4A的VCO80a，並具備數位相位比較器86b以取代圖4A的相位比較器86a，該數位PLL42b是由全數位(full digital)構成。DCO80b以與所輸入的數位訊號的值相對應的離散頻率產生振盪。例如，已知有一種電路，由電容陣列(array)構成電感電容槽(L-C Tank)電路的電容器(capacitor)，並且可藉由數位控制來控制成為有效的電容單元的數量。
數位相位比較器86b將表示與分頻後的時脈訊號CK'及載波訊號Sc'的相位差相對應的數位值的控制訊號予以輸出。數位相位比較器86b，可利用使用游標延遲電路(vernier delay circuit)方式的時間數位轉換器(TDC，Time to Digital Converter)等。數位濾波器88b藉由數位訊號處理而對數位相位比較器86b的輸出進行濾波，並向DCO80b輸出。
返回圖2。90度移相器44可由對載波訊號Sc進行正切(ARCtangent)轉換的被動(passive)電路或者希伯特(Hilbert)轉換電路構成。從90度移相器44將相位處於正交關係的2個同相載波訊號cosωt及正交載波訊號-sinωt予以輸出。
第1乘法器34a將從第1驅動器30a輸出的多值數位訊號VBBI與同相載波訊號cosωt進行乘法運算(mixing)，並將多值數位訊號VBBI作為調變訊號而對同相載波訊號cosωt進行振幅調變。而且，第2乘法器34b將多值數位訊號BBQ與正交載波訊號-sinωt進行乘法運算，並將多值數位訊號VBBQ作為調變訊號而對正交載波訊號-sinωt進行振幅調變。
第1乘法器34a、第2乘法器34b可由一般的雙平衡混頻器(Double Balanced Mixer：DBM)或者吉爾伯特單元(Gilbert unit)構成，但較佳為第1乘法器34a及第2乘法器34b各自的增益可獨立調節。藉由使第1乘法器34a、第2乘法器34b的增益可程式化(programmable)，可模擬IQ振幅失配，或者可以消除IQ振幅失配。
加法器36將第1乘法器34a及第2乘法器34b的輸出進行加法運算而合成。對於加法器36而言，例如亦可由2個差動電路構成圖3的多值驅動器30c，將第1乘法器34a的輸出給予一方的輸入，將第2乘法器34b的輸出給予另一方的輸入。在利用圖3的電路來實現加法器36時，亦可藉由使尾電流源CS的電流值可程式化而模擬IQ振幅失配。加法器36的構成並不限定於此，還可利用使用電阻或運算放大器的加法電路等。
以上是數位調變器20的構成。根據實施形態的數位調變器20，可利用簡單的構成而生成以16QAM的格式或者類似於此的格式進行調變的資料DOUT。
若欲利用先前的架構來構成具有相同功能的測試裝置，則須使用數位訊號處理器(DSP，Digital Signal Processor)來生成16QAM的數位資料，即藉由DA轉換器而將其生成。然而，在測試裝置中，必須針對DUT110的每個埠而生成被調變訊號，因此若針對每個埠而設置DSP，則需要龐大的資源，因而不現實。進而，當載波頻率達到GHz頻帶時，存在需要非常高速的DA轉換器的問題。相對於此，根據實施形態的數位調變器20，第1驅動器30a、第2驅動器30b的動作速度配合於基帶訊號的位元率即可，並不要求與載波頻率相對應的應答性，因此可簡化電路。
根據實施形態的數位調變器20，由於其構成非常簡單，故可使用CMOS製程來將涉及數百通道的數位調變器容易地積體化於單一或者多個半導體基板上。
在實施形態中，是以16QAM為例進行了說明，但根據圖2的電路，可生成以QPSK、BPSK、偏移QPSK、DPSK、位移PSK等的格式而經調變的資料。例如在QPSK的情況下，可藉由圖案產生器22而生成2位元的資料，將1位元向第1基帶訊號生成部26a供給，將剩餘的1位元向第2基帶訊號生成部26b供給。然後，使第1驅動器30a、第2驅動器30b作為2值驅動器而進行動作，藉此可生成QPSK格式的資料。在BPSK的情況下，僅使第1基帶訊號生成部26a及第1驅動器30a動作即可。
在DPSK的情況下，可藉由於圖案產生器22中進行編碼(encode)處理來應對。
而且，在64QAM等的多值QAM的情況下，擴充圖2的數位調變器20的位元數即可。例如，藉由圖案產生器22而生成6位元的資料D1，將3位元供給至第1基帶訊號生成部26a，將3位元供給至第2基帶訊號生成部26b。進而，只要將第1驅動器30a及第2驅動器30b設為8值驅動器，便可生成64QAM的資料。
多值QAM的數位調變器亦可將多個圖2的16QAM的數位調變器20加以組合而構成。例如在64QAM的情況下，可設置3個16QAM的數位調變器20，並利用加法器將各自的輸出訊號進行合成。
接著，對數位調變器20的變形例加以說明。
亦可取代使用圖2的振盪器42及90度移相器44，而以數位形式生成任意訊號波形。在此情況下，可適當地使用直接數位頻率合成器(DDS，Direct Digital Synthesizer)。圖5是表示DDS的構成例的方塊圖。
圖5的DDS90具備：△θ暫存器(register)91、θ積蓄器(accumulator)92、波形記憶體94、數位移相器96、DA轉換器98a、98b以及濾波器99a、99b。
波形記憶體94中，定義有與所需的波形、例如正弦波相對應的函數或者資料。從波形記憶體94讀出的訊號的頻率是由寫入至△θ暫存器91中的相位增量資料△θ來定義。θ積蓄器92將相位增量資料△θ進行累積相加。波形記憶體94以數位值輸出以與累積相加所得的資料(稱為相位資料)θ相對應的頻率所定義的波形。波形記憶體94的輸出由DA轉換器98轉換成類比訊號。藉由後段的濾波器99a而使DA轉換器98的量子化誤差平滑化，生成同相載波訊號cosωt。
數位移相器96對從波形記憶體94中讀出的輸出(正弦波)的相位進行90度的數位位移。藉由利用波形記憶體的位址位移、或者相位資料θ的循環位移，僅利用邏輯電路便可實現該處理。移相角可任意調節。由後段的DA轉換器98b、濾波器99b生成正交載波訊號-sinωt。
濾波器99a、99b本質上包含類比要素，但藉由提高相位增量資料△θ的解析度，即便不使用濾波器亦可藉由因電路的寄生電阻、寄生電容引起的高頻損失來實現同等的功能。亦即，DDS90能以全數位生成同相成分與正交成分的載波訊號。
再者，在測試裝置100的時序產生器中，包含相位積蓄器或者對相位解析度加以調節的電路。因此，亦可取代△θ暫存器91及θ積蓄器92而利用具有與測試裝置100中所搭載的功能同等功能的時序產生器。
根據圖5的DDS90，使用數位移相器96可任意調節輸入至DA轉換器98a、98b中的資料的時序，從而可自由地設定同相載波訊號與正交載波訊號的正交性(IQ相位失配)。
在利用圖2所示的類比電路的90度移相器44時，若使相位發生變化，則振幅亦會發生變化，因而會產生預料之外的振幅失配被導入的問題。對此，根據圖5的DDS90，利用數位訊號處理可實現90度移相，從而可抑制伴隨移相而產生的振幅失配。
在實施形態中，對將數位調變器20的載波訊號的同相成分與正交成分作為正弦波而生成的情況進行了說明，但亦可將該些成分作為矩形波而生成。已知的是，可取代正弦波而利用脈衝訊號來對經脈衝調變後的PSK資料進行解調，而且可利用正弦波或者脈衝訊號來對經脈衝訊號調變後的PSK資料進行解調。
圖6是表示利用矩形波的數位調變器20b的構成的方塊圖。圖6的數位調變器20b具備第3時序產生器24c以取代圖2的振盪器42、90度移相器44。
一般的測試裝置中所搭載的時序產生器，具備頻率倍增(multiply)功能、相移功能及任意頻率產生功能。因此，藉由利用第3時序產生器24c，可生成相位彼此位移了1/4週期的2個矩形波脈衝。藉由將2個矩形波脈衝供給至第1乘法器34a、第2乘法器34b，從而可對矩形波的載波訊號進行調變。
在將矩形波脈衝用作載波訊號時，與利用DCO或DDS來生成正弦波的載波訊號cosωt、-sinωt的情況相比，可使電路規模縮小。
而且，若使用第3時序產生器24c，則可在不使振幅發生變化的情況下調節處於正交關係的2個載波訊號的相位差，從而可不導入IQ振幅失配而僅消除IQ相位失配，或者可積極地導入IQ相位失配。
亦可取代第3時序產生器24c，而例如將圖5的DDS90在定義有矩形波的脈衝訊號的狀態下利用於波形記憶體94中。
以上是數位調變器20的變形例。
接著，對數位解調器60的構成加以說明。
圖7是表示實施形態的數位解調器60的構成的方塊圖。數位解調器60具備：第3乘法器62a、第4乘法器62b、第1低通濾波器(lowpass filter)63a、第2低通濾波器63b、第1比較器64a、第2比較器64b、位準控制部66、第1鎖存電路68a、第2鎖存電路68b、時序產生器70、振盪器72以及90度移相器74。在圖7中，標註後附「a」的構件對同相成分進行處理，標註後附「b」的構件對正交成分進行處理。時序產生器70對應於圖1的時序產生器16。
在第3乘法器62a及第4乘法器62b中，輸入有來自DUT110的資料DIN。第3乘法器62a及第4乘法器62b分別將資料DIN與同相檢波訊號cosωt及正交檢波訊號-sinωt進行乘法運算。藉由第3乘法器62a、第4乘法器62b而將載波頻率fc降頻為基帶頻率(相當於位元率)。
振盪器72、90度移相器74是相當於圖2的數位調變器20的振盪器42、90度移相器44的區塊，利用由時序產生器70所生成的基準的時脈訊號而生成檢波訊號。由於從時序產生器70供給至振盪器72的時脈的相位可任意調節，故檢波訊號cosωt、-sinωt的相位分別可自由地設定。
經降頻後的多值數位訊號VBBI在藉由第1低通濾波器63a而去除了檢波用訊號的頻帶之後，由第1比較器64a來與至少一個臨限值電壓VthI1～VthIM(M為整數)進行比較。整數M是根據16QAM、64QAM、QPSK等的調變格式而設定。同樣地，基帶訊號VBBQ在藉由第2低通濾波器63b而去除了檢波用訊號的頻帶之後，由第2比較器64b來與至少一個臨限值電壓VthQ1～VthQM進行比較。最簡單的是，低通濾波器63a、63b有時可藉由在訊號線與接地線之間設置電容而實現。作為該電容，亦可利用配線的寄生電容。
第1比較器64a及第2比較器64b中設定的臨限值電壓VthI1～VthIM、VthQ1～VthQM較理想的是分別可獨立調節。各臨限值電壓是由位準控制部66所設定。位準控制部66例如為DA轉換器。
表示比較器64a、64b的比較結果的資料分別被輸入至第1鎖存電路68a、第2鎖存電路68b。第1鎖存電路68a、第2鎖存電路68b分別利用由時序產生器70所生成的選通訊號(strobe signal)STRB1、STRB2的邊緣來鎖存比較器64a、64b的輸出。第1鎖存電路68a、第2鎖存電路68b的輸出被輸出到後段的判定部12。
由時序產生器70生成的選通訊號STRB1、STRB2的頻率是根據資料率所設定。而且，選通訊號STRB1、STRB2的相位亦可任意調節。
以上是數位解調器60的構成。根據圖7的數位解調器60，可利用簡單的構成來對輸入資料DIN進行解調，且可將解調後的資料與期待值加以比較。
而且，藉由使第1比較器64a、第2比較器64b的臨限值電壓以可調節的方式構成，從而可模擬成為DUT110的通訊對象的元件。
若利用窗口比較器(window comparator)來構成第1比較器64a、第2比較器64b，並對窗口寬度進行調節，則可進行振幅方向的遮蔽測試(mask test)。同樣地，藉由利用時間窗口來限制選通訊號STRB1、STRB2的比較結果的鎖存時序，可進行時間方向的遮蔽測試。若將振幅方向及時間方向的遮蔽測試加以組合，則可製作出星座圖。
實施形態中，對將數位解調器60的解調用的檢波訊號作為正弦波而生成的情況進行了說明，與數位調變器20同樣地，亦可利用矩形波的脈衝來進行解調。在此情況下，可取代設置振盪器72及90度移相器74，而與圖6的變形例同樣地利用時序產生器來生成檢波訊號。或者亦可將圖5的DDS90在定義有矩形波的脈衝訊號的狀態下利用於波形記憶體94中。
以上，根據實施形態說明了本發明。該實施形態僅為例示，可對上述各構成要素或者各處理製程的組合進行各種變形例示，而且，本領域技術人員當理解，上述的變形例示亦屬於本發明的範疇。以下，對上述的變形例加以說明。
實施形態中，針對每個I/O端子102所設置的數位調變器20(數位解調器60)，分別具備圖案產生器22或時序產生器24、振盪器42(72)以及90度移相器44(74)等構成進行了說明，但本發明並不限定於此。亦即，圖案產生器22、時序產生器24、振盪器42(72)、90度移相器44(74)亦可針對每若干個通道而設置，且由多個數位調變器20(或者數位解調器60)所共有。
例如，為了針對每個數位調變器20來控制IQ相位失配，亦可設為如下構成，即：針對每個數位調變器20而個別地設置90度移相器44(74)，且振盪器42(72)由多個數位調變器20所共有。
在實施形態中，對測試裝置100中安裝有數位調變器20及數位解調器60的情況進行了說明，但亦可將該些元件作為DUT110的介面而安裝。圖8是表示具備實施形態的數位調變器20及數位解調器60的半導體裝置200的構成的方塊圖。
半導體裝置200在其內部具備功能元件210、多個數位調變器20以及多個數位解調器60，更具備用以與外部進行訊號傳輸的輸入輸出引腳Pio1、Pio2、…。功能元件210為記憶體或MPU等，且具有多個輸入輸出埠P1、P2、P3、P4…，經由各埠而輸入輸出2值的資料。
數位調變器20及數位解調器60是針對每若干個輸入輸出埠而設置，在圖8中是針對每二個輸入輸出埠而設置。各數位調變器20對從功能元件210的多個輸入輸出埠所輸出的資料進行數位調變，並向外部輸出。而且，各數位解調器60對從外部所輸入的資料進行解調，並向功能元件210的對應的埠輸出。
在某形態中，多個數位調變器20及多個數位解調器60亦可積體化於功能元件210中。
在其他形態中，多個數位調變器20及多個數位解調器60亦可作為介面模組220(I/O模組)而積體化於功能元件210之外的其他半導體基板上。
如圖8所示，在將實施形態的數位調變器20或數位解調器60用於半導體元件的介面時，無需如測試裝置般的高功能。因此，在參照圖1至圖7所說明的功能中，可將實現用於模擬IQ失配所必需的功能的構成予以刪除。因此可縮小電路面積，從而容易地安裝至半導體模組內。
根據實施形態說明了本發明，但實施形態僅表示本發明的原理、應用，在實施形態中，在不脫離申請專利範圍所規定的本發明的思想的範圍內，可進行多種變形例示或配置的變更。
 [產業上的可利用性]
根據本發明的形態，可提供一種搭載有數位多值調變功能或者數位多值解調功能的測試裝置。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．資料收發部
12．．．判定部
14．．．圖案產生器
16．．．時序產生器
20．．．數位調變器
22．．．圖案產生器
24a．．．第1時序產生器
24b．．．第2時序產生器
24c．．．第3時序產生器
26a．．．第1基帶訊號生成部
26b．．．第2基帶訊號生成部
27a．．．第1資料率設定部
27b．．．第2資料率設定部
28a．．．第1波形格式控制部
28b．．．第2波形格式控制部
30a．．．第1驅動器
30b．．．第2驅動器
30c．．．多值驅動器
32．．．驅動器位準控制部
34a．．．第1乘法器
34b．．．第2乘法器
36．．．加法器
40．．．基準訊號源
42．．．振盪器
42a．．．PLL電路
44．．．90度移相器
60．．．數位解調器
62a．．．第3乘法器
62b．．．第4乘法器
63a、63b．．．低通濾波器
64a．．．第1比較器
64b．．．第2比較器
66．．．位準控制部
68a．．．第1鎖存電路
68b．．．第2鎖存電路
70．．．時序產生器
72．．．振盪器
74．．．90度移相器
80a．．．壓控振盪器
80b．．．數控振盪器
82．．．第1分頻器
84．．．第2分頻器
86a．．．相位比較器
86b．．．數位相位比較器
87．．．電荷泵電路
88a．．．廻路濾波器
88b．．．數位濾波器
90．．．DDS
91．．．△θ暫存器
92．．．θ積蓄器
94．．．波形記憶體
96．．．數位移相器
98．．．DA轉換器
99．．．濾波器
100．．．測試裝置
102．．．I/O端子
110．．．DUT
210．．．功能元件
220．．．介面模組
BUF1．．．輸出緩衝器
BUF2．．．輸入緩衝器
圖1是表示本發明實施形態的測試裝置的整體構成的方塊圖。
圖2是表示實施形態的數位調變器的構成的方塊圖。
圖3是表示可用作第1驅動器、第2驅動器的多值驅動器的構成例的電路圖。
圖4A、圖4B是表示類比PLL及數位PLL的構成的電路圖。
圖5是表示DDS的構成例的方塊圖。
圖6是表示利用矩形波的數位調變器的構成的方塊圖。
圖7是表示實施形態的數位解調器的構成的方塊圖。
圖8是表示具備實施形態的數位調變器及數位解調器的半導體裝置的構成的方塊圖。
10a～10c．．．資料收發部
12a～12c．．．判定部
14．．．圖案產生器
16．．．時序產生器
20．．．數位調變器
60．．．數位解調器
102a～102c．．．I/O端子
100．．．測試裝置
110．．．DUT
BUF1．．．輸出緩衝器
BUF2．．．輸入緩衝器

Claims (27)

  1. 一種測試裝置，向收發經數位多值調變後的多個通道之資料的被測試元件供給經數位多值調變後的資料，此測試裝置的特徵在於，針對每個上述通道而具備數位調變器，該數位調變器包括：第1基帶訊號生成部，利用時序可調節的第1時序訊號來對作為同相成分的調變訊號所輸入的第1資料進行重定時，生成第1基帶訊號；第2基帶訊號生成部，利用時序可調節的第2時序訊號來對作為正交成分的調變訊號所輸入的第2資料進行重定時，生成第2基帶訊號；第1多值驅動器，生成具有與來自第1基帶訊號生成部的基帶訊號的值相對應的位準的第1多值數位訊號；第2多值驅動器，生成具有與來自第2基帶訊號生成部的基帶訊號的值相對應的位準的第2多值數位訊號；第1乘法器，利用第1多值數位訊號來對同相載波訊號進行振幅調變；第2乘法器，利用第2多值數位訊號來對正交載波訊號進行振幅調變；以及加法器，對上述第1乘法器、第2乘法器的輸出訊號進行加法運算。
  2. 如申請專利範圍第1項所述之測試裝置，其中上述第1基帶訊號生成部包括第1資料率設定部，該 第1資料率設定部將由圖案產生器所生成的第1資料的位元率轉換成與上述第1時序訊號相對應的位元率；上述第2基帶訊號生成部包括第2資料率設定部，該第2資料率設定部將由上述圖案產生器所生成的第2資料的位元率轉換成與上述第2時序訊號相對應的位元率。
  3. 如申請專利範圍第1項所述之測試裝置，其中上述第1基帶訊號生成部包括對上述第1基帶訊號的波形模式進行設定的第1波形格式控制部，上述第2基帶訊號生成部包括對上述第2基帶訊號的波形模式進行設定的第2波形格式控制部。
  4. 如申請專利範圍第1項至第3項中任一項所述之測試裝置，其中上述第1多值驅動器、第2多值驅動器以其輸出位準可調節的方式構成。
  5. 如申請專利範圍第4項所述之測試裝置，其中上述第1多值驅動器的輸出位準與第2多值驅動器的輸出位準可獨立調節。
  6. 如申請專利範圍第3項所述之測試裝置，其中上述第1多值驅動器、第2多值驅動器分別是接收N位元(N為整數)的差動形式的基帶訊號的M值(M=2N)的驅動器，且包括N個差動放大器，各差動放大器分別包括：以差動形式輸入上述基帶訊號的各位元的差動對；使上述差動對偏置的尾電流源；以及 針對上述差動對的輸出負載電路，且N個差動放大器共有輸出負載電路，由N個差動放大器的尾電流源所生成的尾電流以可獨立控制的方式構成。
  7. 如申請專利範圍第1項至第3項中任一項所述之測試裝置，其中上述第1乘法器、第2乘法器以各自的增益可獨立調節的方式構成。
  8. 如申請專利範圍第1項所述之測試裝置，更包括：振盪器，生成具有載波頻率的載波訊號；以及移相器，使上述振盪器所生成的上述載波訊號相移而生成上述同相載波訊號及上述正交載波訊號。
  9. 如申請專利範圍第8項所述之測試裝置，其中上述移相器以可調節上述同相載波訊號與上述正交載波訊號的相位差的方式構成。
  10. 如申請專利範圍第1項所述之測試裝置，其中上述同相載波訊號及上述正交載波訊號是矩形波脈衝。
  11. 如申請專利範圍第1項所述之測試裝置，更包括：直接數位頻率合成器，以數位形式生成任意訊號波形；以及數位類比轉換器，對來自上述直接數位頻率合成器的輸出資料進行數位類比轉換，生成上述同相載波訊號及上述正交載波訊號。
  12. 如申請專利範圍第1項所述之測試裝置，更包括生成可任意設定頻率及位準遷移時序的脈衝訊號的時序產生器，藉由上述時序產生器而生成上述同相載波訊號及上述正交載波訊號。
  13. 一種數位調變器，其特徵在於包括：第1基帶訊號生成部，利用第1時序訊號來對作為同相成分的調變訊號所輸入的第1資料進行重定時，生成第1基帶訊號；第2基帶訊號生成部，利用第2時序訊號來對作為正交成分的調變訊號所輸入的第2資料進行重定時，生成第2基帶訊號；第1多值驅動器，生成具有與來自第1基帶訊號生成部的基帶訊號的值相對應的位準的第1多值數位訊號；第2多值驅動器，生成具有與來自第2基帶訊號生成部的基帶訊號的值相對應的位準的第2多值數位訊號；第1乘法器，利用第1多值數位訊號來對同相載波訊號進行振幅調變；第2乘法器，利用第2多值數位訊號來對正交載波訊號進行振幅調變；以及加法器，對上述第1乘法器、第2乘法器的輸出訊號進行加法運算，上述第1時序訊號與上述第2時序訊號是：間隔與頻率為可任意調節的邊緣行。
  14. 如申請專利範圍第13項所述之數位調變器，其中 上述同相載波訊號及上述正交載波訊號是矩形波脈衝。
  15. 一種半導體裝置，其特徵在於包括：功能元件，具有多個輸入輸出埠；以及多個如申請專利範圍第13項或者第14項所述之數位調變器，對從上述功能元件的輸入輸出埠所輸出的資料進行數位調變並向外部輸出。
  16. 一種測試裝置，從收發經數位多值調變後的多個通道之資料的被測試元件來接收經數位多值調變後的資料，此測試裝置的特徵在於，針對每個上述通道而具備數位解調器，該數位解調器包括：第3乘法器，使用同相檢波訊號來對所接收的資料進行降頻；第4乘法器，使用正交檢波訊號來對所接收的資料進行降頻；第1比較器，將從上述第3乘法器輸出的第3多值數位訊號與規定的至少一個臨限值電壓加以比較；第2比較器，將從上述第4乘法器輸出的第4多值數位訊號與規定的至少一個臨限值電壓加以比較；第1鎖存電路，利用時序可調節的第3時序訊號來鎖存從上述第1比較器輸出的第3數位基帶訊號；以及第2鎖存電路，利用時序可調節的第4時序訊號來鎖存從上述第2比較器輸出的第4數位基帶訊號， 該測試裝置將由上述第1鎖存電路、第2鎖存電路所鎖存的資料與期待值資料加以比較，上述第3時序訊號與上述第4時序訊號的頻率與相位為可任意調節。
  17. 如申請專利範圍第16項所述之測試裝置，其中上述第1比較器、第2比較器以上述臨限值電壓可調節的方式構成。
  18. 如申請專利範圍第17項所述之測試裝置，其中上述第1比較器的上述臨限值電壓與上述第2比較器的上述臨限值電壓可獨立調節。
  19. 如申請專利範圍第16項所述之測試裝置，其中上述第3乘法器、第4乘法器以各自的增益可獨立調節的方式構成。
  20. 如申請專利範圍第16所述之測試裝置，更包括：振盪器，生成具有載波頻率的檢波訊號；以及移相器，使上述振盪器所生成的上述檢波訊號相移而生成上述同相檢波訊號及上述正交檢波訊號。
  21. 如申請專利範圍第20項所述之測試裝置，其中上述移相器以可調節上述同相檢波訊號與上述正交檢波訊號的相位差的方式構成。
  22. 如申請專利範圍第16項所述之測試裝置，其中上述同相檢波訊號及上述正交檢波訊號是矩形波脈衝。
  23. 如申請專利範圍第16項所述之測試裝置，更包括： 直接數位頻率合成器，以數位形式生成任意訊號波形；以及數位類比轉換器，對來自上述直接數位頻率合成器的輸出資料進行數位類比轉換，生成上述同相檢波訊號及上述正交檢波訊號。
  24. 如申請專利範圍第16項所述之測試裝置，更包括生成可設定頻率及位準遷移時序的脈衝訊號的時序產生器，藉由上述時序產生器而生成上述同相檢波訊號及上述正交檢波訊號。
  25. 一種數位解調器，其特徵在於包括：第3乘法器，使用同相檢波訊號來對所接收的資料進行降頻；第4乘法器，使用正交檢波訊號來對所接收的資料進行降頻；第1比較器，將從上述第3乘法器輸出的第3多值數位訊號與規定的至少一個臨限值電壓加以比較；第2比較器，將從上述第4乘法器輸出的第4多值數位訊號與規定的至少一個臨限值電壓加以比較；第1鎖存電路，利用時序可調節的第3時序訊號來鎖存從上述第1比較器輸出的第3數位基帶訊號；以及第2鎖存電路，利用時序可調節的第4時序訊號來鎖存從上述第2比較器輸出的第4數位基帶訊號，上述第3時序訊號與上述第4時序訊號的頻率與相位為可任意調節。
  26. 如申請專利範圍第25項所述之數位解調器，其中上述同相檢波訊號及上述正交檢波訊號是矩形波脈衝。
  27. 一種半導體裝置，其特徵在於包括：功能元件，具有多個輸入輸出埠；以及多個如申請專利範圍第25項或者第26項所述之數位解調器，對從外部所輸入的資料進行解調並向上述功能元件的對應的埠輸出。
TW098105646A 2008-02-21 2009-02-23 數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置 TWI417560B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040378 2008-02-21

Publications (2)

Publication Number Publication Date
TW201000927A TW201000927A (en) 2010-01-01
TWI417560B true TWI417560B (zh) 2013-12-01

Family

ID=40985306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105646A TWI417560B (zh) 2008-02-21 2009-02-23 數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置

Country Status (4)

Country Link
US (2) US8269569B2 (zh)
JP (1) JPWO2009104420A1 (zh)
TW (1) TWI417560B (zh)
WO (1) WO2009104420A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5274551B2 (ja) * 2008-05-09 2013-08-28 株式会社アドバンテスト デジタル変調信号の試験装置および試験方法
US9112452B1 (en) 2009-07-14 2015-08-18 Rf Micro Devices, Inc. High-efficiency power supply for a modulated load
US8981848B2 (en) 2010-04-19 2015-03-17 Rf Micro Devices, Inc. Programmable delay circuitry
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
EP2561611B1 (en) 2010-04-19 2015-01-14 RF Micro Devices, Inc. Pseudo-envelope following power management system
US8633766B2 (en) 2010-04-19 2014-01-21 Rf Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US8519788B2 (en) 2010-04-19 2013-08-27 Rf Micro Devices, Inc. Boost charge-pump with fractional ratio and offset loop for supply modulation
WO2012027039A1 (en) 2010-08-25 2012-03-01 Rf Micro Devices, Inc. Multi-mode/multi-band power management system
WO2012047738A1 (en) 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
US8782107B2 (en) 2010-11-16 2014-07-15 Rf Micro Devices, Inc. Digital fast CORDIC for envelope tracking generation
US8588713B2 (en) 2011-01-10 2013-11-19 Rf Micro Devices, Inc. Power management system for multi-carriers transmitter
WO2012106437A1 (en) 2011-02-02 2012-08-09 Rf Micro Devices, Inc. Fast envelope system calibration
US8624760B2 (en) 2011-02-07 2014-01-07 Rf Micro Devices, Inc. Apparatuses and methods for rate conversion and fractional delay calculation using a coefficient look up table
CN103444076B (zh) 2011-02-07 2016-05-04 射频小型装置公司 用于功率放大器包络跟踪的群延迟校准方法
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
EP2715945B1 (en) * 2011-05-31 2017-02-01 Qorvo US, Inc. Rugged iq receiver based rf gain measurements
US9019011B2 (en) 2011-06-01 2015-04-28 Rf Micro Devices, Inc. Method of power amplifier calibration for an envelope tracking system
US8760228B2 (en) 2011-06-24 2014-06-24 Rf Micro Devices, Inc. Differential power management and power amplifier architecture
US8626091B2 (en) 2011-07-15 2014-01-07 Rf Micro Devices, Inc. Envelope tracking with variable compression
WO2013012787A2 (en) 2011-07-15 2013-01-24 Rf Micro Devices, Inc. Modified switching ripple for envelope tracking system
US8952710B2 (en) 2011-07-15 2015-02-10 Rf Micro Devices, Inc. Pulsed behavior modeling with steady state average conditions
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US8618868B2 (en) 2011-08-17 2013-12-31 Rf Micro Devices, Inc. Single charge-pump buck-boost for providing independent voltages
US8942652B2 (en) 2011-09-02 2015-01-27 Rf Micro Devices, Inc. Split VCC and common VCC power management architecture for envelope tracking
US8957728B2 (en) 2011-10-06 2015-02-17 Rf Micro Devices, Inc. Combined filter and transconductance amplifier
WO2013063364A1 (en) 2011-10-26 2013-05-02 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
CN103959189B (zh) 2011-10-26 2015-12-23 射频小型装置公司 基于电感的并行放大器相位补偿
US9024688B2 (en) 2011-10-26 2015-05-05 Rf Micro Devices, Inc. Dual parallel amplifier based DC-DC converter
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9778877B1 (en) 2011-11-02 2017-10-03 Rambus Inc. High capacity, high performance memory system
US8975959B2 (en) 2011-11-30 2015-03-10 Rf Micro Devices, Inc. Monotonic conversion of RF power amplifier calibration data
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
WO2013082384A1 (en) 2011-12-01 2013-06-06 Rf Micro Devices, Inc. Rf power converter
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US8947161B2 (en) 2011-12-01 2015-02-03 Rf Micro Devices, Inc. Linear amplifier power supply modulation for envelope tracking
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US8981839B2 (en) 2012-06-11 2015-03-17 Rf Micro Devices, Inc. Power source multiplexer
US9020451B2 (en) 2012-07-26 2015-04-28 Rf Micro Devices, Inc. Programmable RF notch filter for envelope tracking
RU2504893C1 (ru) * 2012-07-31 2014-01-20 Открытое акционерное общество "Концерн "Созвездие" Устройство формирования сигналов
US8704566B2 (en) * 2012-09-10 2014-04-22 International Business Machines Corporation Hybrid phase-locked loop architectures
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
JP5681683B2 (ja) * 2012-09-18 2015-03-11 アンリツ株式会社 移動端末試験装置及び移動端末試験方法
US9197256B2 (en) 2012-10-08 2015-11-24 Rf Micro Devices, Inc. Reducing effects of RF mixer-based artifact using pre-distortion of an envelope power supply signal
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
KR20140079914A (ko) * 2012-12-20 2014-06-30 에스케이하이닉스 주식회사 동작회로 제어장치, 반도체 메모리 장치 및 이의 동작 방법
US9929696B2 (en) 2013-01-24 2018-03-27 Qorvo Us, Inc. Communications based adjustments of an offset capacitive voltage
US9178472B2 (en) 2013-02-08 2015-11-03 Rf Micro Devices, Inc. Bi-directional power supply signal based linear amplifier
WO2014152903A2 (en) 2013-03-14 2014-09-25 Rf Micro Devices, Inc Envelope tracking power supply voltage dynamic range reduction
US9203353B2 (en) 2013-03-14 2015-12-01 Rf Micro Devices, Inc. Noise conversion gain limited RF power amplifier
TWI517639B (zh) 2013-04-10 2016-01-11 瑞昱半導體股份有限公司 類比前端電路傳送端與其連線方法
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9049075B2 (en) 2013-08-21 2015-06-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Adaptive modal PAM2/PAM4 in-phase (I) quadrature (Q) phase detector for a receiver
US10652131B2 (en) * 2013-11-22 2020-05-12 Advantest Corporation Method and apparatus to provide both high speed and low speed signaling from the high speed transceivers on an field programmable gate array
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
WO2016064376A1 (en) 2014-10-20 2016-04-28 Keysight Technologies, Inc. System and method for test and/or calibration of multi-channel rf communication devices
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9941844B2 (en) 2015-07-01 2018-04-10 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10958217B2 (en) * 2017-12-14 2021-03-23 U-Blox Ag Methods, circuits, and apparatus for calibrating an in-phase and quadrature imbalance
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US10333763B1 (en) * 2018-06-18 2019-06-25 Futurewei Technologies, Inc. System and method for hybrid transmitter
US10840971B2 (en) * 2018-08-21 2020-11-17 Micron Technology, Inc. Pre-distortion for multi-level signaling
US11442098B2 (en) * 2019-06-20 2022-09-13 Teradyne, Inc. Generating a waveform based on digital pulses
KR20230019810A (ko) * 2020-06-04 2023-02-09 주식회사 아도반테스토 테스트 시스템, 디바이스 인터페이스, 테스트 시스템 및 컴퓨터 프로그램에서 디바이스 인터페이스의 교정 데이터를 저장하는 방법
CN113644987A (zh) * 2021-07-20 2021-11-12 九江学院 一种通信信号发生器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249946A (ja) * 1991-01-08 1992-09-04 Nec Eng Ltd デジタル復号回路
JPH09261284A (ja) * 1996-03-27 1997-10-03 Anritsu Corp デジタル変調器
TW401691B (en) * 1998-03-19 2000-08-11 Gen Instrurnent Corp Digital QAM modulator using post filtering carrier recombination
JP2004304312A (ja) * 2003-03-28 2004-10-28 Toshiba Corp アナログ／ディジタル変換器および通信装置
JP2006352537A (ja) * 2005-06-16 2006-12-28 Shimada Phys & Chem Ind Co Ltd デジタル変調器
JP2007318505A (ja) * 2006-05-26 2007-12-06 Advantest Corp 試験装置および試験方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175514A (en) * 1991-01-29 1992-12-29 Sanyo Electric Co., Ltd. Digital modulator and baseband signal generator for digital modulator
JP2980053B2 (ja) * 1997-03-28 1999-11-22 日本電気株式会社 干渉波除去装置
US7978009B2 (en) * 2009-08-03 2011-07-12 Telefonaktiebolaget Lm Ericsson (Publ) Digital modulated RF power amplifier with impedance compensation circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04249946A (ja) * 1991-01-08 1992-09-04 Nec Eng Ltd デジタル復号回路
JPH09261284A (ja) * 1996-03-27 1997-10-03 Anritsu Corp デジタル変調器
TW401691B (en) * 1998-03-19 2000-08-11 Gen Instrurnent Corp Digital QAM modulator using post filtering carrier recombination
JP2004304312A (ja) * 2003-03-28 2004-10-28 Toshiba Corp アナログ／ディジタル変換器および通信装置
JP2006352537A (ja) * 2005-06-16 2006-12-28 Shimada Phys & Chem Ind Co Ltd デジタル変調器
JP2007318505A (ja) * 2006-05-26 2007-12-06 Advantest Corp 試験装置および試験方法

Also Published As

Publication number Publication date
TW201000927A (en) 2010-01-01
US8269569B2 (en) 2012-09-18
US20100321127A1 (en) 2010-12-23
US20120319794A1 (en) 2012-12-20
JPWO2009104420A1 (ja) 2011-06-23
WO2009104420A1 (ja) 2009-08-27

Similar Documents

Publication Publication Date Title
TWI417560B (zh) 數位調變訊號的測試裝置以及數位調變器、數位解調器、使用該些裝置的半導體裝置
US4843351A (en) Vector modulation signal generator
US7599448B2 (en) Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier
US9197403B2 (en) Calibration arrangement for frequency synthesizers
US12088349B2 (en) Signal pre-compensation method and apparatus
US8754631B2 (en) Test apparatus for digital modulated signal
US8503571B2 (en) Dual purpose modulator
WO2010041293A1 (ja) 直交振幅変調器、変調方法およびそれらを利用した半導体装置および試験装置
JP5485283B2 (ja) 位相・振幅変調器
US8456170B2 (en) Test apparatus for digital modulated signal
KR100588753B1 (ko) 위상쉬프트키잉 방식의 변조기
CN108881099A (zh) 一种通信信号的生成系统和生成方法
CN102859907B (zh) 相干光接收器处的同相和正交分量的功率调整
US20220077864A1 (en) Phase locked loop and electronic device including the same
JPH0568060A (ja) 歪補償直交変調器
US20060195284A1 (en) Signal processing device, use of the signal processing device and method for signal processing
GB2410407A (en) Digital FSK transmitter containing a quadrature modulator
JP2850876B2 (ja) 変調方式
US20130170589A1 (en) Filter Offset Compensation
US20180191384A1 (en) Sinewave Generation From Multi-Phase Signals
Sotiriadis et al. Single-bit all digital frequency synthesis with homodyne sigma-delta modulation for Internet of Things applications
JP2014016196A (ja) デジタル変調信号の試験装置および試験方法
Hui et al. A novel high-speed NLA-16SQAM modulation module
WO2005029800A1 (ja) 非線形等化部を備えた変調装置
McMahill Automatic calibration of modulated fractional-N frequency synthesizers