JP5485283B2 - 位相・振幅変調器 - Google Patents

Description

本発明は、電気信号の変調器を開示し、データ入力ポート、および、位相シフタを介して変調器に接続されたクロック周波数入力ポートを備える。

無線信号は、振幅および位相の両方を使用して情報を搬送することができ、近代の通信リンクでは、振幅および位相の両方の複数のインスタンスを使用して、例えば、いわゆるＱＡＭ：直交振幅変調を使用してシンボル毎に複数のビットを送信することもできる。

今日、ＱＡＭ生成器は、ハンドヘルドセルラ電話およびＷＬＡＮ機器から長距離無線トランクステーションに及ぶ多種多様なシステムに見出される。すべての送信器は、いわゆるＩ−Ｑ変調器に基づき、Ｉ−Ｑ変調器では、２つのアナログベースバンド信号が無線周波数ＲＦ搬送波に混ぜられて、ベースバンドデータを変調して搬送波に載せる。ＩデータおよびＱデータは、ＲＦ搬送波を９０°位相シフトしたコピーに符号化され、続けて合算されて、振幅および位相の両方で変調される搬送波が生成される。

無線リンクでは、情報帯域幅と搬送波周波数との比率、いわゆるＢＣＲ：帯域幅と搬送波との比率は一般に、帯域幅規制または他の実際の帯域幅利用問題によりかなり低い。最近では、帯域幅の利用に対する制限がほぼ存在しない光学リンクまたは光学システム内で使用するための変調技術に対する新たなニーズも存在する。

しかし、コストおよび性能の両方の理由により、まず、変調、例えばＱＡＭを介して、光学手段により送信することが望まれる情報を電気搬送波または電気信号に符号化し、次に、変調電気信号を光信号に変換することが有益であり得る。これは、純粋な光振幅・位相変調器と比較して、光送信器および光受信器の構造が簡易化されるという利点を提供する。

上述したように、純粋な電気システムならびに光信号を使用するシステムの両方において、現在のシステムよりも高いＢＣＲ：帯域幅と搬送波との比率を有する変調器が必要とされる。

そのような変調器は、本発明において、データ入力ポート、および、クロック周波数入力ポートを備えた電気信号の変調器が開示されることに関して、本発明により提供される。この変調器は、入力クロック周波数信号を位相シフタさせる第１の位相シフタをさらに備え、この位相シフタは、入力クロック周波数信号の位相を、データ入力ポートに入力されるデータストリームの位相と同相に保つように構成される。

本発明の変調器は、出力ポートを有する第１のＸＯＲゲートをさらに備え、変調器の入力ポートは第１のＸＯＲゲートに接続され、第１のデータストリームがデータ入力ポートに接続され、第１のクロック周波数信号がクロック周波数入力ポートに接続されている場合、第１のＸＯＲゲートにより、ＢＰＳＫ信号が出力ポートに生成される。

変調器のこの設計により、本質的にＤＣ以上からの周波数をいわゆる分散なしで処理可能なＸＯＲゲート等の超高帯域幅デジタル電子回路を使用することができる。したがって、本発明の変調器は、非常に高いビットレートのデータの、そのビットレートと同じ周波数に近いか、またはビットレートと同じ周波数の搬送波への変調を達成することができる。

本発明の変調器は、例えば、生産量が適切な場合に極めて費用効率的であることができるデジタルＡＳＩＣ技術を使用して高密度集積することも可能である。

「より高い」度合いの変調を得ることが望まれる場合、本発明の複数の変調器を、以下に説明するようにして組み合わせることができる。そのような組み合わせにより、ＱＰＳＫおよび１６−ＱＡＭ等の変調を得ることができる。

文献米国特許出願公開第２００８／０２１９３７８Ａ１号には、２つの別個のクロック信号用の２つの別個の位相シフタを有する設計が開示されている。

本発明について、添付図面を参照してより詳細に以下に説明する。

本発明の基本概念を示す。 第１の変調パターンを示す。 本発明の第２の実施形態を示す。 第２の変調パターンを示す。 本発明の第３の実施形態を示す。 第３の変調パターンを示す。

図１は、本発明の基本の実施形態１００を示す。図１に示されるように、変調器１００は、デジタルの、いわゆるＸＯＲ（排他的ＯＲ）ゲート１４０を備え、ＸＯＲゲート１４０は、データ入力ポート１１０と、クロック周波数入力ポート１２０とを有する。ＸＯＲゲート１４０は出力ポート１５０を有し、入力クロック周波数信号が適した位相シフトを受けることができるように、位相シフタ１３０が接続される。適切には、位相シフタ１３０は、入力クロック周波数信号の位相を入力データストリームの位相と同相に保つように構成される。

位相シフタ１３０およびＸＯＲゲート１４０の両位相の厳密な設計は、当業者に既知の多数の方法で実行することができるため、本明細書での説明を省く。

データ信号が入力ポート１１０に入力され、「クロック」またはクロック周波数信号がクロック周波数入力ポート１２０に入力された場合、ＸＯＲゲート１４０の出力は以下のようになる。

ＸＯＲゲート１４０の出力は、データ入力ポート１１０がデジタル「０」の場合、入力クロック信号に等しくなり、データ入力ポート１１０がデジタル「１」の場合、ＸＯＲゲート１４０の出力は反転クロック信号を含むことになる。

したがって、変調器１００は位相変調器として働き、バイナリＰＳＫ信号であるＢＰＳＫ信号を生成し、その搬送波周波数は入力クロック信号により決まる。

２つの信号が１８０度隔てられたＩ−Ｑシステムを示す図２に、そのようなＢＰＳＫ信号の一例を示す。一方の信号はデジタル１として解釈され、他方はデジタル０として解釈される。

本発明の変調器は、４つの異なる位相状態のクロック信号または搬送波信号を有する信号を得るためにも使用することができ、この場合、基本的に図１の２つの変調器１００が組み合わせられる。そのような実施形態３００は図３に示され、破線の枠内に図１の参照番号を使用して示される図１の変調器１００を備える。さらに、変調器３００は、データ入力ポート３１０と、クロック周波数入力ポート３２０と、出力ポートとを有する第２のＸＯＲゲート３４０も備える。

変調器３００は、第２のＸＯＲゲート３４０のデータ入力ポートに接続された第２の位相シフタ３３０をさらに備え、位相シフタ３３０に対する代替または補足として、変調器３００は出力ポートに位相シフタ３５０も備える。

異なる位相シフタ１３０、３３０、３５０を通して得られる位相シフトは様々であり得るが、得られる結果は、２つのＸＯＲゲート１４０、３４０からの出力信号の位相差が９０度であるべきである。これは、いくつかの方法で、例えば、２つの位相シフタ１３０および３３０をゼロ位相シフトにさせ、位相シフタ３５０を９０度の位相シフトにさせるか、または位相シフタ１３０を９０度の位相シフトにさせ、その他の位相シフタに０度の位相シフトをさせることにより得ることができる。

変調器３００は、２つのＸＯＲゲート１４０、３４０の出力を加算することができ、それにより、第１のデータストリームＤ１および第２のデータストリームＤ２が、第１および第２のＸＯＲゲートの各データ入力ポート１１０、３１０に接続され、第１および第２のクロック周波数信号が、第１および第２のＸＯＲゲートの各クロック周波数入力ポート１２０、３２０に接続されている場合、ＱＰＳＫ信号：４位相偏移変調信号が生成されるように接続された第１の加算器３６０も備える。

図３に示されるように、両ＸＯＲゲートのクロック周波数信号は、同一の周波数生成器ｆｃにより生成することができる。

第２のＸＯＲゲートの出力における位相シフタ３５０の役割は、本明細書では、搬送波またはクロック信号の位相が９０度の位相差で位置合わせされることを保証することである。示されるように、これは、第２のＸＯＲゲートのデータ入力ポート３１０における位相シフタ３３０だけで行うこともできる。代替として、この機能の全体を、位相シフタ３５０により行ってもよく、または組み合わせられた２つの位相シフタ３１０、３５０により行ってもよい。

図４は、Ｉ−ＱシステムでのＱＰＳＫ信号の一例を示し、図３の変調器３００により得ることができる４つの異なる位相位置が示され、各位相位置の隣に、その位置に可能なデジタル値００−１１が示される。

１６直交振幅変調信号：１６ＱＡＭ信号を得るために、図３の２つの変調器３００の組み合わせ５００を図５に示されるように使用することができ、２つの変調器３００のそれぞれは、破線の枠内に示される。図３からの参照番号は、簡略にするために図５において繰り返されない。

図５に示されるように、変調器５００は、図３の変調器３００と比較して、データ入力ポートＤ３、Ｄ４およびクロック周波数入力ポートをそれぞれ有する第３および第４のＸＯＲゲートをさらに備える。

図５に示されるように、第３および第４のＸＯＲゲートのうちの一方は、クロック周波数入力ポートに位相シフタを備え、他方のＸＯＲゲートは、データ入力ポートまたは代替として出力ポートに位相シフタを備える。

変調器５００は、第３および第４のＸＯＲゲートの出力を加算する第２の加算器も備えると共に、第１および第２の加算器の出力を加算する、すなわち、本質的に２つの変調器３００の出力を加算する第３の加算器５３０も有する。

しかし、図５において示されるように、変調器５００は、第２の加算器の出力が第３の加算器により使用される前に所定の係数で第２の加算器の出力を乗算する乗算器５２０をさらに備える。この係数は、１６−ＱＡＭの場合のように、位相のみならず振幅も使用できるようにするために必要である。

必ずしもではないが、適切には、乗算係数は、「１６−ＱＡＭ空間」内で得たいシンボルのコンステレーションに応じて、２である。

さらに、変調器５００は、第３の加算器５３０への入力に０度の位相差を保つために、第２の加算器と第３の加算器との間に位相シフタ５１０も備え得る。位相シフタ５１０は、代替として、第１の加算器の出力に配置し得る。

図３の変調器３００に関連して上述したのと同様に、第３および第４のＸＯＲゲートのうちの少なくとも一方は、クロック周波数入力ポートおよび出力ポートのうちの一方のみではなく、それら両方のポートに位相シフタを有することができる。これは、図５に示される例５００の事例である。

適切には、第３または第４のＸＯＲゲートの位相シフタのうちの少なくとも一方は、入力信号の位相を９０度シフトさせるように構成される。

図６は、図５の変調器５００により得ることができるパターンの１６−ＱＡＭ「空間」またはコンステレーションの一例を示す。図５の乗算器５２０に対する理由がここで明らかになる。図６に示されるように、１６−ＱＡＭでは、シンボル位置を区別するために、位相のみならず振幅も使用される。乗算器５２０の乗算係数が２の場合、図６のパターンが得られるが、他の乗算係数を使用して、他のパターンを得てもよい。同じことが、位相シフタ５３０により得られる位相シフトに対しても当てはまる。すなわち、９０度以外の位相シフトを使用して、図６に示されるパターン以外の１６−ＱＡＭパターンを得てもよい。さらに、図６のパターンをもたらす別の代替として、乗算器５２０の乗算係数は１／２であってもよい。

一般に、本発明における位相シフタの調整を使用して、コンステレーション図、すなわち図２、図４、および図６に示される図内のシンボル位置の遷移を変更し最適化することができる。コンステレーション図内でのシンボルまたはシンボル位置間の遷移路のそのような変更または最適化を使用して、変調器からの出力信号の帯域幅および電力を最小化することができる。

本発明は、上述され図面に示された実施形態の例に限定されず、添付の特許請求の範囲内で自由に変更可能である。

Claims (8)

1. 第１のデータストリーム（Ｄ１）が入力される第１のデータ入力ポート（１１０）と、第１の入力クロック周波数信号が入力される第１のクロック周波数入力ポート（１２０）と、前記第１の入力クロック周波数信号の位相を前記第１のデータストリーム（Ｄ１）の位相と同相に保つための第１の位相シフタ（１３０）と、前記第１のデータストリーム（Ｄ１）と前記第１の位相シフタ（１３０）の出力信号とが入力される第１のＸＯＲゲート（１４０）と、
   第２のデータストリーム（Ｄ２）が入力される第２のデータ入力ポート（３１０）と、第２の入力クロック周波数信号が入力される第２のクロック周波数入力ポート（３２０）と、前記第２のデータストリーム（Ｄ２）と前記第２の入力クロック周波数信号とが入力される第２のＸＯＲゲート（３４０）と、前記第２のデータストリーム（Ｄ２）または前記第２のＸＯＲゲート（３４０）の出力信号のいずれかの位相をシフトする第２の位相シフタ（３３０、３５０）と、
   前記第１のＸＯＲゲート（１４０）の出力信号と前記第２のＸＯＲゲート（３４０）の出力信号、または、前記第１のＸＯＲゲート（１４０）の出力信号と前記第２の位相シフタ（３５０）の出力信号を加算することによってＱＰＳＫ変調信号を生成する加算器（３６０）と、
   を具備する変調器（３００、５００）。
2. 前記第２の位相シフタ（３３０）は、信号の位相を０度または９０度シフトさせるように構成される、請求項１に記載の変調器（３００、５００）。
3. 前記第２の位相シフタ（３３０）は、前記第２のＸＯＲゲート（３４０）の前記データ入力ポート（３３０）に接続され、前記変調器は、前記第２のＸＯＲゲート（３４０）の前記出力に接続された第３の位相シフタ（３５０）をさらに備える、請求項１または２に記載の変調器（３００、５００）。
4. データ入力ポート（Ｄ３、Ｄ４）およびクロック周波数入力ポート（ｆｃ）をそれぞれ有する第３および第４のＸＯＲゲートをさらに備え、
   前記第３および第４のＸＯＲゲートのうちの一方は、前記クロック周波数入力ポートに位相シフタを備え、
   前記第３および第４のＸＯＲゲートのうちの他方は、前記データ入力ポートまたは前記出力ポートに位相シフタを備え、
   前記変調器は、前記第３および第４のＸＯＲゲートの出力を加算する第２の加算器と、前記第１および第２の加算器の出力を加算する第３の加算器（５３０）とをさらに備え、
   前記変調器は、前記第２の加算器の出力が前記第３の加算器により使用される前に、前記第２の加算器の出力を所定の係数で乗算する乗算器（５２０）をさらに備える、請求項１に記載の変調器（５００）。
5. 前記第３および第４のＸＯＲゲートのうちの少なくとも一方は、前記クロック周波数入力ポートおよび前記出力ポートの両方に位相シフタを有する、請求項４に記載の変調器（５００）。
6. 前記乗算器（５２０）の前記係数は２である、請求項４または５に記載の変調器（５００）。
7. 前記第１または第２の加算器の前記出力に追加の位相シフタ（５１０）も備える、請求項３〜６のいずれか一項に記載の変調器（５００）。
8. 前記追加の位相シフタ（５１０）は、前記第３の加算器（５３０）への前記入力の位相差を０度に保つように機能する、請求項７に記載の変調器（５００）。

Images