JP2009290753A - Bpsk変調回路及びbpsk変調方法 - Google Patents
Bpsk変調回路及びbpsk変調方法 Download PDFInfo
- Publication number
- JP2009290753A JP2009290753A JP2008143369A JP2008143369A JP2009290753A JP 2009290753 A JP2009290753 A JP 2009290753A JP 2008143369 A JP2008143369 A JP 2008143369A JP 2008143369 A JP2008143369 A JP 2008143369A JP 2009290753 A JP2009290753 A JP 2009290753A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- data
- flip
- bpsk modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000005684 electric field Effects 0.000 claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 19
- 230000010363 phase shift Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
【課題】不連続データを出力させることなく、高ビットレート通信が可能なBPSK変調回路及びBPSK変調方法を提供する。
【解決手段】フリップフロップ回路1と、遅延回路2とEXOR回路3と、バッファ回路4と、が示されている。フリップフロップ回路1にはDIA(データ信号)が入力され、遅延回路2とフリップフロップ回路1の両者にCK(クロック信号)も入力される。フリップフロップ回路1から出力されるDIA´と遅延回路2から出力されるCK´は共にEXOR回路3に入力される。EXOR回路3からの出力信号はバッファ回路4を介して外部へSIG(出力信号)として出力される。
【選択図】図1
【解決手段】フリップフロップ回路1と、遅延回路2とEXOR回路3と、バッファ回路4と、が示されている。フリップフロップ回路1にはDIA(データ信号)が入力され、遅延回路2とフリップフロップ回路1の両者にCK(クロック信号)も入力される。フリップフロップ回路1から出力されるDIA´と遅延回路2から出力されるCK´は共にEXOR回路3に入力される。EXOR回路3からの出力信号はバッファ回路4を介して外部へSIG(出力信号)として出力される。
【選択図】図1
Description
本発明は、電界伝達媒体に電界を誘起して通信を行うための電界通信装置に好適なBPSK変調回路及びBPSK変調方法に関する。
従来において、電界を人体などの電界伝達媒体に誘起させて、この誘起した電界を介して様々な情報通信を行う電界通信システムが提案されている。この電界通信システムは送信手段と受信手段あるいはそのいずれか一方を備えた電界通信装置を人間が所持し、他の人間や設備(PC、駅の改札、自動販売機、ドアや門扉など)に同様の電界通信装置を所持あるいは設置し、目的に応じた情報通信を行っている。この情報通信によりセキュリティ認証や課金、位置などのデータ収集などが可能になっている(特許文献1参照)。
こうした従来の電界通信システムにおいては、電界通信を行うための送信器が備わり、この送信器が電界伝達媒体に電界を誘起させている。送信器はデジタルデータを変調して送信するためにBPSK(Binary Phase Shift Keyring)変調回路を用いている。
このBPSK変調回路は、たとえば図3に示すような構成よりなる。この図3に示すように、DIA(データ信号)とCK(クロック信号)がEXOR回路10に入力され、このEXOR回路10からの出力がバッファ回路11を介して外部へSIG(出力信号)として出力される。
バッファ回路11から外部へ出力するSIGとDIAおよびCKのタイミングチャートを図4に示す。
特開2006−81111
上述のような従来の技術においては、BPSK変調回路においてDIAとCKの同期が取られていないため、たとえばDIAの切り替わり時に不連続な信号をSIGに出力してしまっていた。この不連続信号は図4中のG1、G2に示す部分である。このような不連続信号G1、G2が存在すると、電界通信装置自体の動作速度の低下の原因となり、また、余計な電力消費の一因ともなっていた。
本発明は上記を鑑みてなされたものであり、その目的は、不連続データを出力させることなく、高ビットレート通信が可能なBPSK変調回路及びBPSK変調方法を提供することにある。
上記の目的を達成するために、請求項1に記載の本発明は、送信すべき情報に基づく電界を電界伝達媒体に誘起することによって情報を送信するための送信器を構成するBPSK変調回路において、入力されたデータとクロックに基づいて変調処理をし信号出力するためのEXOR回路と、前記データと前記クロックの同期を取って出力データを出力するためのフリップフロップ回路と、前記フリップフロップ回路と同等の遅延時間を前記クロックに与えて遅延クロックを出力するための遅延回路と、を備え、前記EXOR回路のクロック入力部に前記遅延回路から出力された前記遅延クロックを入力し、前記フリップフロップからの出力データを前記EXOR回路のデータ入力部に入力して前記データと前記クロックの同期を取る。
また、請求項2に記載の本発明は、EXOR回路により、入力されたデータとクロックに基づいて変調処理をして信号を出力するステップを有するBPSK変調方法において、フリップフロップ回路により、前記データと前記クロックの同期を取ってEXOR回路へのデータ信号を出力するステップと、遅延回路により、前記クロックに前記フリップフロップ回路と同等の遅延時間を与えて前記EXOR回路へ出力するステップと、を有する。
本発明によれば、不連続データを出力させることなく、高ビットレート通信が可能なBPSK変調回路及びBPSK変調方法を提供することができる。
図1には、本発明のBPSK変調回路の実施の形態に係る回路図を示している。このBPK変調回路は人体などの電界伝達媒体に電界を誘起して電界通信を行うための電界通信装置(送信器)に好適である。
この図1には、フリップフロップ回路1と、遅延回路2とEXOR回路3と、バッファ回路4と、が示されている。フリップフロップ回路1にはDIA(データ信号)が入力され、遅延回路2とフリップフロップ回路1の両者にCK(クロック信号)も入力される。
フリップフロップ回路1から出力されるDIA´と遅延回路2から出力されるCK´は共にEXOR回路3が備える図示しないクロック入力部とデータ入力部に入力される。そしてEXOR回路3からの出力信号は、バッファ回路4を介して外部へSIG(出力信号)として出力される。
このような図1の構成において、その動作時におけるタイミングチャートを図2に示す。
この図2には、DIA、CK、DIA´、CK´、SIGのそれぞれの波形とタイミングチャートが示されている。データとクロックの同期をとるためのフリップフロップ回路1と、このフリップフロップ回路1と同じ遅延時間を持つ遅延回路2をクロック信号に挿入することで、EXOR回路3の入力データDIA´とクロックCK´の立ち上がり/立ち下りのタイミングが一致する。そのため、図2中のタイミングT1、T2におけるデータの切り替わり時の不連続信号(図4中のG1、G2)が出力されることを防止できる。そして、不連続信号が出力されないので、CPUの動作が中断することなく効率よく持続されるので、不要な電力消費を減らすことができ、さらに不連続信号による無駄時間が廃されるので、CPUによるデータ処理時間を短縮して高ビットレート通信を実現することができる。
以上説明した本発明の実施の形態によれば、不連続データを出力させることなく、高ビットレート通信が可能なBPSK変調回路及びBPSK変調方法を提供することができる。
1…フリップフロップ回路
2…遅延回路
3…EXOR回路
4…バッファ回路
2…遅延回路
3…EXOR回路
4…バッファ回路
Claims (2)
- 送信すべき情報に基づく電界を電界伝達媒体に誘起することによって情報を送信するための送信器を構成するBPSK変調回路において、
入力されたデータとクロックに基づいて変調処理をし信号出力するためのEXOR回路と、
前記データと前記クロックの同期を取って出力データを出力するためのフリップフロップ回路と、
前記フリップフロップ回路と同等の遅延時間を前記クロックに与えて遅延クロックを出力するための遅延回路と、
を備え、
前記EXOR回路のクロック入力部に前記遅延回路から出力された前記遅延クロックを入力し、前記フリップフロップからの出力データを前記EXOR回路のデータ入力部に入力して前記データと前記クロックの同期を取ること
を特徴とするBPSK変調回路。 - EXOR回路により、入力されたデータとクロックに基づいて変調処理をして信号を出力するステップを有するBPSK変調方法において、
フリップフロップ回路により、前記データと前記クロックの同期を取ってEXOR回路へのデータ信号を出力するステップと、
遅延回路により、前記クロックに前記フリップフロップ回路と同等の遅延時間を与えて前記EXOR回路へ出力するステップと、
を有することを特徴とするBPSK変調方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143369A JP2009290753A (ja) | 2008-05-30 | 2008-05-30 | Bpsk変調回路及びbpsk変調方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008143369A JP2009290753A (ja) | 2008-05-30 | 2008-05-30 | Bpsk変調回路及びbpsk変調方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009290753A true JP2009290753A (ja) | 2009-12-10 |
Family
ID=41459451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008143369A Pending JP2009290753A (ja) | 2008-05-30 | 2008-05-30 | Bpsk変調回路及びbpsk変調方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009290753A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506656A (ja) * | 2008-10-24 | 2012-03-15 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 位相・振幅変調器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334617A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | フリップフロップ回路 |
JP2003188719A (ja) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | 分周回路 |
WO2008047573A1 (fr) * | 2006-09-28 | 2008-04-24 | Thine Electronics, Inc. | Appareil de génération et appareil de transmission de signaux modulés par des données radio |
-
2008
- 2008-05-30 JP JP2008143369A patent/JP2009290753A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0334617A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | フリップフロップ回路 |
JP2003188719A (ja) * | 2001-12-18 | 2003-07-04 | Seiko Epson Corp | 分周回路 |
WO2008047573A1 (fr) * | 2006-09-28 | 2008-04-24 | Thine Electronics, Inc. | Appareil de génération et appareil de transmission de signaux modulés par des données radio |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012506656A (ja) * | 2008-10-24 | 2012-03-15 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 位相・振幅変調器 |
US8860522B2 (en) | 2008-10-24 | 2014-10-14 | Telefonaktiebolaget L M Ericsson (Publ) | Phase and amplitude modulator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3126994B1 (en) | Methods to send extra information in-band on inter-integrated circuit (i2c) bus | |
US8780932B2 (en) | Video signal transmission device, video signal reception device, and video signal transmission system | |
WO2006039001A3 (en) | Crypto-synchronization for secure communication | |
TW200741529A (en) | Removable memory device, phase synchronizing method, phase synchronizing program, medium recording the same, and host terminal | |
TWI430074B (zh) | Clock control circuit and sending machine | |
JP2010147943A (ja) | 情報処理装置、及び信号伝送方法 | |
WO2001035572A3 (en) | Method and apparatus for efficient irregular synchronization of a stream cipher | |
JP2010098561A (ja) | 直列信号の受信装置、直列伝送システムおよび直列伝送方法 | |
KR20040040381A (ko) | 통신 장치 및 통신 방법 | |
JP2009290753A (ja) | Bpsk変調回路及びbpsk変調方法 | |
JP2004153694A (ja) | スクランブラ、送信装置および受信装置 | |
KR20020081248A (ko) | 클럭신호선을 통해 데이터신호를 송수신하기 위한 시스템및 방법 | |
PL1571531T3 (pl) | Sposób i urządzenie do próbkowania danych cyfrowych w transmisji synchronicznej z utrzymaniem integralności binarnej | |
JP2008278459A (ja) | 通信システム、送信装置、受信装置及び通信方法並びに半導体素子 | |
JP4464605B2 (ja) | 光送信装置及びそれに用いられる符号変換回路 | |
JP2005020308A (ja) | シリアル通信方法、およびシリアル通信装置 | |
TW200736918A (en) | Data transmission method and the transmission circuit thereof | |
TW200627818A (en) | Apparatus and method for tracking sampling clock of multi-carrier communication system | |
JP2012124824A (ja) | データ送信装置及びデータ転送装置並びにデータ転送方法 | |
JP2005244464A (ja) | Lvdsシステム、その送信側回路、および、その受信側回路 | |
JP6243210B2 (ja) | シリアルデータ送信装置、シリアルデータ受信装置、シリアルデータ送信方法、及び、シリアルデータ送信プログラム | |
JP2023136395A (ja) | 通信システム、送信装置、受信装置、処理方法およびプログラム | |
JP2002057653A (ja) | 暗号化装置、暗号化方法及び記録媒体 | |
JP4292618B2 (ja) | 情報処理装置及び方法、並びに記録媒体 | |
JP2021064880A (ja) | 有線通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111004 |