JP3841077B2 - デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法 - Google Patents

デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法 Download PDF

Info

Publication number
JP3841077B2
JP3841077B2 JP2003358109A JP2003358109A JP3841077B2 JP 3841077 B2 JP3841077 B2 JP 3841077B2 JP 2003358109 A JP2003358109 A JP 2003358109A JP 2003358109 A JP2003358109 A JP 2003358109A JP 3841077 B2 JP3841077 B2 JP 3841077B2
Authority
JP
Japan
Prior art keywords
frequency
signal
carrier
integrating
bit clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003358109A
Other languages
English (en)
Other versions
JP2005123982A (ja
Inventor
一二 佐々木
正也 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003358109A priority Critical patent/JP3841077B2/ja
Priority to US10/960,120 priority patent/US7903760B2/en
Priority to CN2004100841677A priority patent/CN1610345B/zh
Priority to KR1020040082651A priority patent/KR101035665B1/ko
Publication of JP2005123982A publication Critical patent/JP2005123982A/ja
Application granted granted Critical
Publication of JP3841077B2 publication Critical patent/JP3841077B2/ja
Priority to US12/032,170 priority patent/US7596187B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

この発明は、例えばＱＰＳＫの変復調等の処理を行う際に適用して好適なデジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法に関する。
詳しくは、この発明は、所定のビットレートを有するデジタル信号に、この所定のビットレートに対応した周波数を持つビットクロック信号を加算し、この加算信号とキャリア信号とを積算してデジタル変調信号を得る構成とし、当該デジタル変調信号に、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、これら第１、第２の周波数の和および差の周波数を持つ周波数信号が含まれる構成とすることによって、当該デジタル変調信号を復調する際に、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができるようにしたデジタル変調回路等に係るものである。
周知のように、例えばＣＡＴＶ(cable television)放送システムや衛星テレビジョン放送システム等にあっては、画像信号の伝送方式がアナログ伝送からデジタル伝送に変換されてきている。デジタル伝送に当たっては、送信側では画像信号がデジタル変調されて送信され、受信側では受信されたデジタル変調信号が復調されて画像信号が得られる。
デジタル変調として、例えばＱＰＳＫ(Quadrature Phase Shift Keying)変調が知られている。図７は、従来のＱＰＳＫ変調回路の一例の構成を示している。
このＱＰＳＫ変調回路２１０は、第１チャネルのデジタル信号としてのＩ信号が入力される入力端子２１１と、第２チャネルのデジタル信号としてのＱ信号が入力される入力端子２１２と、Ｉ信号、Ｑ信号のビットレートに対応した周波数を持つビットクロック信号ＢＣＫが入力される入力端子２１３とを有している。
また、ＱＰＳＫ変調回路２１０は、入力端子２１１に入力されたＩ信号を構成する各ビットデータを、ビットクロック信号ＢＣＫに同期させるための、Ｄフリップフロップ２１４と、入力端子２１２に入力されたＱ信号を構成する各ビットデータを、クロック信号ＢＣＫに同期させるための、Ｄフリップフロップ２１５とを有している。
ここで、Ｄフリップフロップ２１４，２１５のデータ端子Ｄには、それぞれ入力端子２１１，２１２に入力されたＩ信号、Ｑ信号が入力される。また、Ｄフリップフロップ２１４，２１５のクロック端子ＣＫには、入力端子２１３に入力されたビットクロック信号ＢＣＫが入力される。
また、ＱＰＳＫ変調回路２１０は、Ｄフリップフロップ２１４から出力されるＩ信号から不要な高域信号を除去するために帯域制限を行うローパスフィルタ２１６と、Ｄフリップフロップ２１５から出力されるＱ信号から不要な高域信号を除去するために帯域制限を行うローパスフィルタ２１７とを有している。
また、ＱＰＳＫ変調回路２１０は、キャリア信号Ｓｃを発生する発振器２１８と、この発振器２１８で発生されるキャリア信号Ｓｃを増幅する増幅器２１９と、この増幅器２１９で増幅されたキャリア信号Ｓｃの位相を、それぞれ４５度（π／４）、−４５度（−π／４）だけ移相して第１、第２のキャリア信号Ｓc1，Ｓc2を得るπ／４移相器２２１、−π／４移相器２２２とを有している。この場合、第１のキャリア信号Ｓc1および第２のキャリア信号Ｓc2は、互いに９０度の位相差を持つものとなる。
また、ＱＰＳＫ変調回路２１０は、ローパスフィルタ２１６で帯域制限されたＩ信号とπ／４移相器２２１で発生されるキャリア信号Ｓc1とを積算する積算手段としてのミクサ回路２２３と、ローパスフィルタ２１７で帯域制限されたＱ信号と−π／４移相器２２２で発生されるキャリア信号Ｓc2とを積算する積算手段としてのミクサ回路２２４とを有している。これらミクサ回路２２３，２２４は、それぞれ２相位相変調回路を構成している。
また、ＱＰＳＫ変調回路２１０は、ミクサ回路２２３，２２４の出力信号を加算して直交変調信号としてのＱＰＳＫ変調信号ＳQMを得る加算器２２５と、このＱＰＳＫ変調信号ＳQMを出力する出力端子２２６とを有している。
図７に示すＱＰＳＫ変調回路２１０の動作を説明する。
入力端子２１１に入力されるＩ信号（第１チャネルのデジタル信号）はＤフリップフロップ２１４のデータ端子Ｄに入力される。また、入力端子２１２に入力されるＱ信号（第２チャネルのデジタル信号）はＤフリップフロップ２１５のデータ端子Ｄに入力される。これらＤフリップフロップ２１４，２１５のクロック端子ＣＫには、入力端子２１３からビットクロック信号ＢＣＫが入力される。
Ｄフリップフロップ２１４，２１５では、それぞれＩ信号、Ｑ信号を構成する各ビットデータが、ビットクロック信号ＢＣＫによって、順次ラッチされる。つまり、Ｄフリップフロップ２１４，２１５では、それぞれＩ信号、Ｑ信号を構成する各ビットデータが、ビットクロック信号ＢＣＫに同期したものとされる。
Ｄフリップフロップ２１４，２１５から出力されるＩ信号、Ｑ信号は、それぞれローパスフィルタ２１６，２１７で帯域制限されて不要な高域信号が除去され、その後にミクサ回路２２３，２２４に入力される。図８Ａはローパスフィルタ２１６，２１７で帯域制限される前のＩ信号、Ｑ信号の周波数スペクトラムを示し、図８Ｂはローパスフィルタ２１６，２１７で帯域制限された後のＩ信号、Ｑ信号の周波数スペクトラムを示している。ｆSは、ビットクロック信号ＢＣＫの周波数であるビットクロック周波数を示している。
また、発振器２１８で発生されるキャリア信号Ｓｃは、増幅器２１９で増幅され、その後移相器２２１，２２２に入力される。これら移相器２２１，２２２では、キャリア信号Ｓｃの位相がそれぞれ４５度、−４５度だけ移相され、互いに９０度の位相差を持ったキャリア信号Ｓc1，Ｓc2が得られる。
位相器２２１で得られるキャリア信号Ｓc1はミクサ回路２２３に入力される。このミクサ回路２２３では、ローパスフィルタ２１６で帯域制限されたＩ信号とキャリア信号Ｓc1の積算が行われ、２相位相変調が行われる。また、位相器２２２で得られるキャリア信号Ｓc2はミクサ回路２２４に入力される。このミクサ回路２２４では、ローパスフィルタ２１７で帯域制限されたＱ信号とキャリア信号Ｓc2の積算が行われ、２相位相変調が行われる。
ミクサ回路２２３，２２４の出力信号は、加算器２２５に入力されて加算される。そして、この加算器２２５からは直交変調信号としてのＱＰＳＫ変調信号ＳQMが得られ、出力端子２２６に出力される。図８Ｃは、出力端子２２６に出力されるＱＰＳＫ変調信号ＳQMの周波数スペクトラムを示している。ここで、ｆOは、キャリア信号Ｓc1，Ｓc2の周波数を示している。
次に、図７に示すＱＰＳＫ変調回路２１０で得られるＱＰＳＫ変調信号ＳQMを復調してＩ信号、Ｑ信号を得るためのＱＰＳＫ復調回路について説明する。図９は、そのＱＰＳＫ復調回路の一例の構成を示している。
このＱＰＳＫ復調回路２５０は、ＱＰＳＫ変調信号ＳQMが入力される入力端子２５１と、この入力端子２５１に入力されるＱＰＳＫ変調信号ＳQMから不要な周波数成分を除去するバンドパスフィルタ２５２とを有している。このバンドパスフィルタ２５２では、ｆO−ｆS〜ｆO＋ｆSの帯域の周波数成分が抽出される（図８Ｃ参照）。
また、ＱＰＳＫ復調回路２５０は、キャリア信号Ｓｃを発生させるための電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２５３と、この発振器２５３で発生されるキャリア信号Ｓｃを増幅する増幅器２５４と、この増幅器２５４で増幅されたキャリア信号Ｓｃの位相を、それぞれ４５度（π／４）、−４５度（−π／４）だけ移相して第１、第２のキャリア信号Ｓc1，Ｓc2を得るπ／４移相器２６１、−π／４移相器２６２とを有している。この場合、第１のキャリア信号Ｓc1および第２のキャリア信号Ｓc2は、互いに９０度の位相差を持つものとなる。
また、ＱＰＳＫ復調回路２５０は、位相検波回路を構成するミクサ回路２６３，２６４を有している。ミクサ回路２６３は、バンドパスフィルタ２５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとπ／４移相器２６１で発生されたキャリア信号Ｓc1とを積算して位相検波を行い、第１チャネルの検波出力を得る。一方、ミクサ回路２６４は、バンドパスフィルタ２５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMと−π／４移相器２６２で発生されたキャリア信号Ｓc2とを積算して位相検波を行い、第２チャネルの検波出力を得る。
また、ＱＰＳＫ復調回路２５０は、ミクサ回路２６３で取り出された検波出力の帯域を制限して波形整形を行うローパスフィルタ２６５と、ミクサ回路２６４で取り出された検波出力の帯域を制限して波形整形を行うローパスフィルタ２６６とを有している。
また、ＱＰＳＫ復調回路２５０は、ビットクロック再生回路２６７を有している。このビットクロック再生回路２６７は、ローパスフィルタ２６６で波形整形された第２チャネルの検波出力から、そのビットレートに対応した周波数の周波数成分を取得することでビットクロック信号ＢＣＫを再生する。なお、このビットクロック再生回路２６７は、ローパスフィルタ２６５で波形整形された第１チャネルの検波出力を用いても、同様にビットクロック信号ＢＣＫを再生できる。
また、ＱＰＳＫ復調回路２５０は、ローパスフィルタ２６５で帯域制限された検波出力から第１チャネルのデジタル信号であるＩ信号を構成する各ビットデータを抽出するためのＤフリップフロップ２７１と、ローパスフィルタ２６６で帯域制限された検波出力から第２チャネルのデジタル信号であるＱ信号を構成する各ビットデータを抽出するためのＤフリップフロップ２７２と、これらＤフリップフロップ２７１，２７２でそれぞれ抽出されるビットデータをＩ信号、Ｑ信号として出力する出力端子２７３，２７４とを有している。
また、ＱＰＳＫ復調回路２５０は、上述した電圧制御発振器２５３と共に、キャリア再生回路を構成するミクサ回路２８１，２８２、加算器２８３およびローパスフィルタ２８４を有している。
ミクサ回路２８１はローパスフィルタ２６５，２６６でそれぞれ帯域制限された検波出力を積算する。ミクサ回路２８２もローパスフィルタ２６５，２６６でそれぞれ帯域制限された検波出力を積算する。加算器２８３は、ミクサ回路２８１，２８２の出力信号を加算する。ローパスフィルタ２８４は、加算器２８３で得られる加算信号を帯域制限して電圧制御発振器２５３に入力する制御電圧ＣＮＴを抽出する。電圧制御発振器２５３の発振周波数を上述した制御電圧ＣＮＴで制御することで、電圧制御発振器２５３で発生されるキャリア信号Ｓｃの周波数が、入力端子２５１に入力されるＱＰＳＫ変調信号ＳQMのキャリア周波数に対応したものとされる。
図９に示すＱＰＳＫ復調回路２５０の動作を説明する。
入力端子２５１に入力されるＱＰＳＫ変調信号ＳQMは、バンドパスフィルタ２５２で不要な周波数成分が除去された後、ミクサ回路２６３，２６４に入力される。電圧制御発振器２５３で発生されるキャリア信号Ｓｃは、増幅器２５４で増幅され、その後移相器２６１，２６２に入力される。これら移相器２６１，２６２では、キャリア信号Ｓｃの位相がそれぞれ４５度、−４５度だけ移相され、互いに９０度の位相差を持ったキャリア信号Ｓc1，Ｓc2が得られる。
移相器２６１で得られるキャリア信号Ｓc1はミクサ回路２６３に入力される。このミクサ回路２６３では、バンドパスフィルタ２５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとキャリア信号Ｓc1の積算が行われて位相検波が行われ、第１チャネルの検波出力が得られる。
同様に、移相器２６２で得られるキャリア信号Ｓc2はミクサ回路２６４に入力される。このミクサ回路２６４では、バンドパスフィルタ２５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとキャリア信号Ｓc2の積算が行われて位相検波が行われ、第２チャネルの検波出力が得られる。
これらミクサ回路２６３，２６４で得られた検波出力は、それぞれローパスフィルタ２６５，２６６で帯域制限された後、Ｄフリップフロップ２７１，２７２のデータ端子Ｄに入力される。このＤフリップフロップ２７１，２７２のクロック端子ＣＫには、ローパスフィルタ２６６で帯域制限された検波出力に基づいてビットクロック再生回路２６７で再生されたビットクロック信号ＢＣＫが入力される。
Ｄフリップフロップ２７１，２７２では、それぞれローパスフィルタ２６５，２６６で帯域制限された第１、第２のチャネルの検波出力がビットクロック信号ＢＣＫでラッチされ、Ｉ信号（第１チャネルのデジタル信号）、Ｑ信号（第２チャネルのデジタル信号）を構成する各ビットデータが順次抽出される。そして、これらＤフリップフロップ２７１，２７２でそれぞれ抽出されるビットデータは、それぞれＩ信号、Ｑ信号として出力端子２７３，２７４に出力される。
また、ローパスフィルタ２６５，２６６で帯域制限された第１、第２チャネルの検波出力は、ミクサ回路２８１に入力されると共にミクサ回路２８２に入力される。これらミクサ回路２８１，２８２では、それぞれ、第１チャネルの検波出力と第２チャネルの検波出力とが積算される。
そして、これらミクサ回路２８１，２８２の出力信号は、加算器２８３で加算された後、ローパスフィルタ２８４で帯域制限され、制御電圧ＣＮＴとして電圧制御発振器２５３に入力される。これにより、電圧制御発振器２５３で発生されるキャリア信号Ｓｃの周波数は、入力端子２５１に入力されるＱＰＳＫ変調信号ＳQMのキャリア周波数に対応したものとなり、ＱＰＳＫ変調信号ＳQMを復調して上述したようにＩ信号、Ｑ信号を得ることが良好に行われる。
上述の図７に示すＱＰＳＫ変調回路２１０と同等のＱＰＳＫ変調回路は、例えば特許文献１等に記載されている。また、上述の図９に示すＱＰＳＫ復調回路２５０と同等のＱＰＳＫ復調回路は、例えば特許文献２等に記載されている。
特開平０８−１６７９１８号公報 特開平０７−２５０１１５号公報
図７に示すＱＰＳＫ変調回路２１０で得られるＱＰＳＫ変調信号ＳQMにはキャリア信号成分が含まれていないことから、このＱＰＳＫ変調信号ＳQMを復調する図９に示すＱＰＳＫ復調回路２５０ではミクサ回路２８１，２８２、加算器２８３、ローパスフィルタ２８４および電圧制御発振器２５３で構成されるキャリア発生回路が設けられている。
しかし、このキャリア発生回路は、原理的に疑似復調キャリア信号が生成され、誤動作をするおそれがある。また、このキャリア発生回路を用いることで、復調回路２５０内のミクサ回路の数が多くなり、回路構成が複雑となる。さらに、キャリア信号の周波数が高い場合、各素子の遅延により、キャリア信号の再生が不可能となり、復調不可能となる。
この発明の目的は、例えばＱＰＳＫ変調信号等のデジタル変調信号を復調する際に、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることにある。
この発明に係るデジタル変調回路は、互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、所定のビットレートを有する第１チャネルのデジタル信号とキャリア発生手段で発生される第１のキャリア信号とを積算する第１の積算手段と、所定のビットレートを有する第２チャネルのデジタル信号に、この所定のビットレートに対応した周波数を持つビットクロック信号を加算する第１の加算手段と、この第１の加算手段の出力信号とキャリア発生手段で発生される第２のキャリア信号とを積算する第２の積算手段と、第１の積算手段の出力信号と第２の積算手段の出力信号とを加算して直交変調信号を得る第２の加算手段とを備えるものである。
この発明に係るデジタル変調方法は、互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、所定のビットレートを有する第１チャネルのデジタル信号とキャリア発生ステップで発生される第１のキャリア信号とを積算する第１の積算ステップと、所定のビットレートを有する第２チャネルのデジタル信号に、この所定のビットレートに対応した周波数を持つビットクロック信号を加算する第１の加算ステップと、この第１の加算ステップで得られた信号とキャリア発生ステップで得られた第２のキャリア信号とを積算する第２の積算ステップと、第１の積算ステップで得られた信号と第２の積算ステップで得られた信号とを加算して直交変調信号を得る第２の加算ステップとを備えるものである。
この発明においては、所定のビットレートを有する第１チャネルのデジタル信号に、この所定のビットレートに対応した周波数を持つビットクロック信号が加算される。そして、この加算信号と第１のキャリア信号とが積算される。また、所定のビットレートを有する第２チャネルのデジタル信号と第１のキャリア信号とは９０度の位相差がある第２のキャリア信号とが積算される。そして、これら２つの積算信号が加算されて直交変調信号（デジタル変調信号）が得られる。
この直交変調信号には、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、これら第１、第２の周波数の和の周波数を持つ第１の周波数信号と、これら第１、第２の周波数の差の周波数を持つ第２の周波数信号とが含まれている。
したがって、この直交変調信号を復調する際、これら第１、第２の周波数信号を用いて、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができる。
この発明に係る復調用キャリア生成回路は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成回路であって、デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算手段と、この積算手段の出力信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して、上記キャリア信号と同じ周波数を持つ復調用キャリア信号を得るキャリア発生手段とを備えるものである。
また、この発明に係る復調用キャリア生成方法は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成方法であって、デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算ステップと、この積算ステップで得られた信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して、上記キャリア信号と同じ周波数を持つ復調用キャリア信号を得るキャリア発生ステップとを備えるものである。
この発明においては、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を取り扱うものである。
このデジタル変調信号が分岐されて第１の変調信号および第２の変調信号が得られる。そして、これら第１、第２の変調信号が積算される。この積算信号には、キャリア信号の周波数の２倍の周波数を持つ周波数信号、ビットクロック信号の周波数の２倍の周波数を持つ周波数信号が含まれる。この積算信号からキャリア信号の周波数の２倍の周波数を持つ周波数信号が取り出され、この周波数信号が１／２に分周されることで、復調用キャリア信号が得られる。
このように、デジタル変調信号に含まれている、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ第１、第２の周波数信号を用いて復調用キャリア信号を得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号を安定して得ることができる。
この発明に係る復調用ビットクロック生成回路は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用ビットクロック信号を生成する復調用ビットクロック生成回路であって、デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算手段と、この積算手段の出力信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して、上記ビットクロック信号と同じ周波数を持つ復調用ビットクロック信号を得るビットクロック発生手段とを備えるものである。
また、この発明に係る復調用ビットクロック生成方法は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用ビットクロック信号を生成する復調用ビットクロック生成方法であって、デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算ステップと、この積算ステップで得られた信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して、上記ビットクロック信号と同じ周波数を持つ復調用ビットクロック信号を得るビットクロック発生ステップとを備えるものである。
この発明においては、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を取り扱うものである。
このデジタル変調信号が分岐されて第１の変調信号および第２の変調信号が得られる。そして、これら第１、第２の変調信号が積算される。この積算信号には、キャリア信号の周波数の２倍の周波数を持つ周波数信号、ビットクロック信号の周波数の２倍の周波数を持つ周波数信号が含まれる。この積算信号からビットクロック信号の周波数の２倍の周波数を持つ周波数信号が取り出され、この周波数信号が１／２に分周されることで、復調用ビットクロック信号が得られる。
このように、デジタル変調信号に含まれている、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ第１、第２の周波数信号を用いて復調用ビットクロック信号を得るものであり、簡単な構成で、かつ容易に、復調用ビットクロック信号を安定して得ることができる。
この発明に係るデジタル復調回路は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調回路であって、直交変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する第１の積算手段と、この第１の積算手段の出力信号に含まれるキャリア信号の２倍の周波数を有する周波数信号を分周してキャリア信号と同じ周波数を持つ周波数信号を得る第１の分周手段と、この第１の分周手段で得られた周波数信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、直交変調信号とキャリア発生手段で発生される第１のキャリア信号とを積算して第１チャネルの検波出力を得る第２の積算手段と、直交変調信号と上記キャリア発生手段で発生される第２のキャリア信号とを積算して第２チャネルの検波出力を得る第３の積算手段とを備えるものである。
また、この発明に係るデジタル復調方法は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調方法であって、直交変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する第１の積算ステップと、この第１の積算ステップで得られた信号に含まれるキャリア信号の２倍の周波数を有する周波数信号を分周してキャリア信号と同じ周波数を持つ周波数信号を得る分周ステップと、この分周ステップで得られた周波数信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、直交変調信号とキャリア発生ステップで発生された第１のキャリア信号とを積算して第１チャネルの検波出力を得る第２の積算ステップと、直交変調信号とキャリア発生ステップで発生された第２のキャリア信号とを積算して第２チャネルの検波出力を得る第３の積算ステップとを備えるものである。
この発明においては、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を取り扱うものである。
このデジタル変調信号が分岐されて第１の変調信号および第２の変調信号が得られる。そして、これら第１、第２の変調信号が積算される。この積算信号には、キャリア信号の周波数の２倍の周波数を持つ周波数信号、ビットクロック信号の周波数の２倍の周波数を持つ周波数信号が含まれる。この積算信号からキャリア信号の周波数の２倍の周波数を持つ周波数信号が取り出され、この周波数信号が１／２に分周されることで、復調用キャリア信号が得られる。
この復調用キャリア信号から第１のキャリア信号およびこの第１のキャリア信号とは９０度の位相差がある第２のキャリア信号が得られる。そして、直交変調信号と第１のキャリア信号とが積算され、第１チャネルの検波出力が得られる。一方、直交変調信号と第２のキャリア信号とが積算され、第２チャネルの検波出力が得られる。
これら第１チャネル、第２チャネルの検波出力から、それぞれビットクロック信号と同じ周波数を持つ周波数信号（復調用ビットクロック信号）により、第１チャネル、第２チャネルのデジタル信号を構成する各ビットデータが順次抽出される。
この復調用ビットクロック信号は、例えば上述の第１、第２の変調信号の積算されて得られる積算信号からビットクロック信号の周波数の２倍の周波数を持つ周波数信号が取り出され、この周波数信号が１／２に分周されることで得られる。
上述した第１チャネル、第２チャネルの検波出力には、ビットクロック信号の周波数と同じ周波数の周波数信号が含まれる。上述の復調用ビットクロック信号は、例えばこの第１チャネルの検波出力または第２チャネルの検波出力から、上述のビットクロック信号の周波数と同じ周波数の周波数信号を取り出すことで得られる。
このように、デジタル変調信号に含まれている、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ第１、第２の周波数信号を用いて復調用キャリア信号、復調用ビットクロック信号を得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができる。
この発明に係る復調用キャリア生成回路は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成回路であって、キャリア信号と同じ周波数を持つ復調用キャリア信号を発生するための電圧制御発振手段と、この電圧制御発振手段の出力信号に基づいて互いに９０度の位相差を有する第３の周波数信号および第４の周波数信号を発生する周波数発生手段と、直交変調信号と周波数発生手段で発生される第３の周波数信号とを積算する第１の積算手段と、直交変調信号と周波数発生手段で発生される第４の周波数信号とを積算する第２の積算手段と、第１の積算手段の出力信号からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１のフィルタ手段と、第２の積算手段の出力信号からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２のフィルタ手段と、第１のフィルタ手段の出力信号と第２のフィルタ手段の出力信号とを積算する第３の積算手段と、この第３の積算手段の出力信号を帯域制限して電圧制御発振手段の制御電圧を得る第３のフィルタ手段とを備えるものである。
また、この発明に係る復調用キャリア生成方法は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成方法であって、キャリア信号と同じ周波数を持つ復調用キャリア信号を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第３の周波数信号および第４の周波数信号を発生する周波数発生ステップと、直交変調信号と周波数発生ステップで発生される第３の周波数信号とを積算する第１の積算ステップと、直交変調信号と周波数発生ステップで発生される第４の周波数信号とを積算する第２の積算ステップと、第１の積算ステップで得られた信号からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１の抽出ステップと、第２の積算ステップで得られた信号からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２の抽出ステップと、第１の抽出ステップで抽出された周波数信号と第２の抽出ステップで抽出された周波数信号とを積算する第３の積算ステップと、この第３の積算ステップで得られた信号を帯域制限して電圧制御発振器の制御電圧を抽出する第３の抽出ステップとを備えるものである。
この発明においては、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号（デジタル変調信号）を取り扱うものである。
キャリア信号と同じ周波数を持つ復調用キャリア信号を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第３の周波数信号および第４の周波数信号が発生される。
直交変調信号と第３の周波数信号とが積算され、また直交変調信号と第４の周波数信号とが積算される。これらの積算信号には、上述したビットクロック信号の周波数に対応した周波数信号が含まれるが、この周波数信号の周波数は上述の復調用キャリア信号の変動に対応して変動する。これら積算信号から、ビットクロック信号の周波数を中心とする所定範囲の周波数信号が抽出される。
そして、それぞれの積算信号から抽出された周波数信号が積算され、その積算信号が帯域制限されて電圧制御発振器の制御電圧が得られる。この制御電圧は、直交変調信号のキャリア信号と電圧制御発振器で発生される復調用キャリア信号との周波数差に対応したものとなる。したがって、電圧制御発振器にこの制御電圧を入力することで、復調用キャリア信号として、直交変調信号のキャリア信号と同一周波数のものを得ることができる。
このように、デジタル変調信号に含まれている、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ第１、第２の周波数信号を用いて復調用キャリア信号、復調用キャリア信号を得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号を安定して得ることができる。
この発明に係るデジタル復調回路は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調回路であって、キャリア信号と同じ周波数を持つ周波数信号を発生するための電圧制御発振手段と、この電圧制御発振手段の出力信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、直交変調信号とキャリア発生手段で発生される第１のキャリア信号とを積算して第１チャネルの検波出力を得る第１の積算手段と、直交変調信号とキャリア発生手段で発生される第２のキャリア信号とを積算して第２チャネルの検波出力を得る第２の積算手段と、第１の積算手段で得られる第１チャネルの検波出力からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１のフィルタ手段と、第２の積算手段で得られる第２チャネルの検波出力からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２のフィルタ手段と、第１のフィルタ手段の出力信号と第２のフィルタ手段の出力信号とを積算する第３の積算手段と、この第３の積算手段の出力信号を帯域制限して電圧制御発振手段の制御電圧を得る第３のフィルタ手段とを備えるものである。
この発明に係るデジタル復調方法は、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調方法であって、キャリア信号と同じ周波数を持つ周波数信号を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、直交変調信号とキャリア発生ステップで発生された第１のキャリア信号とを積算して第１チャネルの検波出力を得る第１の積算ステップと、直交変調信号とキャリア発生ステップで発生された第２のキャリア信号とを積算して第２チャネルの検波出力を得る第２の積算ステップと、第１の積算ステップで得られた第１チャネルの検波出力からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１の抽出ステップと、第２の積算ステップで得られた第２チャネルの検波出力からビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２の抽出ステップと、第１の抽出ステップで抽出された周波数信号と第２の抽出ステップで抽出された周波数信号とを積算する第３の積算ステップと、この第３の積算ステップで得られた信号を帯域制限して電圧制御発振器の制御電圧を抽出する第３の抽出ステップとを備えるものである。
この発明においては、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数を持つ第１の周波数信号と、第１の周波数および第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号（デジタル変調信号）を取り扱うものである。
キャリア信号と同じ周波数を持つ周波数信号（復調用キャリア信号）を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号が発生される。直交変調信号と第１のキャリア信号とが積算され、第１チャネルの検波出力が得られる。一方、直交変調信号と第２のキャリア信号とが積算され、第２チャネルの検波出力が得られる。
これら第１チャネル、第２チャネルの検波出力には、上述したビットクロック信号の周波数に対応した周波数信号が含まれるが、この周波数信号の周波数は上述の復調用キャリア信号の変動に対応して変動する。これら積算信号から、ビットクロック信号の周波数を中心とする所定範囲の周波数信号が抽出される。
そして、それぞれの検波出力から抽出された周波数信号が積算され、その積算信号が帯域制限されて電圧制御発振器の制御電圧が得られる。この制御電圧は、直交変調信号のキャリア信号と電圧制御発振器で発生される復調用キャリア信号との周波数差に対応したものとなる。したがって、電圧制御発振器にこの制御電圧を入力することで、復調用キャリア信号として、直交変調信号のキャリア信号と同一周波数のものを得ることができる。
上述した第１チャネル、第２チャネルの検波出力から、それぞれビットクロック信号と同じ周波数を持つ周波数信号（復調用ビットクロック信号）により、第１チャネル、第２チャネルのデジタル信号を構成する各ビットデータが順次抽出される。
この復調用ビットクロック信号は、例えば直交変調信号が分岐されて得られた第１、第２の変調信号の積算されて得られる積算信号からビットクロック信号の周波数の２倍の周波数を持つ周波数信号が取り出され、この周波数信号が１／２に分周されることで得られる。
上述した第１チャネル、第２チャネルの検波出力には、ビットクロック信号の周波数と同じ周波数の周波数信号が含まれる。上述の復調用ビットクロック信号は、例えばこの第１チャネルの検波出力または第２チャネルの検波出力から、上述のビットクロック信号の周波数と同じ周波数の周波数信号を取り出すことで得られる。
このように、デジタル変調信号に含まれている、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ第１、第２の周波数信号を用いて復調用キャリア信号、復調用ビットクロック信号を得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができる。
この発明によれば、所定のビットレートを有するデジタル信号に、この所定のビットレートに対応した周波数を持つビットクロック信号を加算し、この加算信号とキャリア信号とを積算してデジタル変調信号を得る構成とし、当該デジタル変調信号に、ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、これら第１、第２の周波数の和および差の周波数を持つ周波数信号が含まれる構成としたものであり、当該デジタル変調信号を復調する際に、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができる。
この発明の実施の形態を説明する。図１は実施の形態としてのＱＰＳＫ変調回路１１０の構成を示している。
このＱＰＳＫ変調回路１１０は、第１チャネルのデジタル信号としてのＩ信号が入力される入力端子１１１と、第２チャネルのデジタル信号としてのＱ信号が入力される入力端子１１２と、Ｉ信号、Ｑ信号のビットレートに対応した周波数を持つビットクロック信号ＢＣＫが入力される入力端子１１３とを有している。本実施の形態において、ビットクロック信号ＢＣＫの周波数は、例えば１ＧＨｚである。
また、ＱＰＳＫ変調回路１１０は、入力端子１１１に入力されたＩ信号を構成する各ビットデータを、ビットクロック信号ＢＣＫに同期させるための、Ｄフリップフロップ１１４と、入力端子１１２に入力されたＱ信号を構成する各ビットデータを、クロック信号ＢＣＫに同期させるための、Ｄフリップフロップ１１５とを有している。
ここで、Ｄフリップフロップ１１４，１１５のデータ端子Ｄには、それぞれ入力端子１１１，１１２に入力されたＩ信号、Ｑ信号が入力される。また、Ｄフリップフロップ１１４，１１５のクロック端子ＣＫには、入力端子１１３に入力されたビットクロック信号ＢＣＫが入力される。
また、ＱＰＳＫ変調回路１１０は、Ｄフリップフロップ１１４から出力されるＩ信号から不要な高域信号を除去するために帯域制限を行うローパスフィルタ１１６と、Ｄフリップフロップ１１５から出力されるＱ信号から不要な高域信号を除去するために帯域制限を行うローパスフィルタ１１７とを有している。本実施の形態において、これらローパスフィルタ１１６，１１７は、例えば１ＧＨｚ以下の周波数成分を抽出する。
また、ＱＰＳＫ変調回路１１０は、入力端子１１３に入力されたビットクロック信号ＢＣＫから高調波成分を除去するローパスフィルタ１２７と、このローパスフィルタフィルタ１２７の出力信号のレベル調整を行うためのアッテネータ１２８とを有している。このローパスフィルタ１２７は、ビットクロック信号ＢＣＫの基本波成分、ここでは１ＧＨｚの周波数成分のみを抽出する。
また、ＱＰＳＫ変調回路１１０は、ローパスフィルタ１１７で帯域制限されたＱ信号にアッテネータ１２８でレベル調整されたビットクロック信号ＢＣＫ（１ＧＨｚの周波数成分）を加算する加算器１２９を有している。
また、ＱＰＳＫ変調回路１１０は、キャリア信号Ｓｃを発生する発振器１１８と、この発振器１１８で発生されるキャリア信号Ｓｃを増幅する増幅器１１９と、この増幅器１１９で増幅されたキャリア信号Ｓｃの位相を、それぞれ４５度（π／４）、−４５度（−π／４）だけ移相して第１、第２のキャリア信号Ｓc1，Ｓc2を得るπ／４移相器１２１、−π／４移相器１２２とを有している。この場合、第１のキャリア信号Ｓc1および第２のキャリア信号Ｓc2は、互いに９０度の位相差を持つものとなる。本実施の形態において、キャリア信号Ｓｃの周波数は、例えば３．５ＧＨｚである。
また、ＱＰＳＫ変調回路１１０は、ローパスフィルタ１１６で帯域制限されたＩ信号とπ／４移相器１２１で得られたキャリア信号Ｓc1とを積算する積算手段としてのミクサ回路１２３と、加算器１２９で得られた加算信号と−π／４移相器１２２で得られたキャリア信号Ｓc2とを積算する積算手段としてのミクサ回路１２４とを有している。これらミクサ回路１２３，１２４は、それぞれ２相位相変調回路を構成している。
また、ＱＰＳＫ変調回路１１０は、ミクサ回路１２３，１２４の出力信号を加算して直交変調信号としてのＱＰＳＫ変調信号ＳQMを得る加算器１２５と、このＱＰＳＫ変調信号ＳQMを出力する出力端子１２６とを有している。
図１に示すＱＰＳＫ変調回路１１０の動作を説明する。
入力端子１１１に入力されるＩ信号（第１チャネルのデジタル信号）はＤフリップフロップ１１４のデータ端子Ｄに入力される。また、入力端子１１２に入力されるＱ信号（第２チャネルのデジタル信号）はＤフリップフロップ１１５のデータ端子Ｄに入力される。これらＤフリップフロップ１１４，１１５のクロック端子ＣＫには、入力端子１１３からビットクロック信号ＢＣＫが入力される。
Ｄフリップフロップ１１４，１１５では、それぞれＩ信号、Ｑ信号を構成する各ビットデータが、ビットクロック信号ＢＣＫによって、順次ラッチされる。つまり、Ｄフリップフロップ１１４，１１５では、それぞれＩ信号、Ｑ信号を構成する各ビットデータが、クロック信号ＢＣＫに同期したものとされる。
Ｄフリップフロップ１１４から出力されるＩ信号は、ローパスフィルタ１１６で帯域制限されて不要な高域信号が除去され、その後にミクサ回路１２３に入力される。一方、Ｄフリップフロップ１１５から出力されるＱ信号は、ローパスフィルタ１１７で帯域制限されて不要な高域信号が除去され、その後に加算器１２９に入力される。
入力端子１１３に入力されるビットクロック信号ＢＣＫは、ローパスフィルタ１２７で帯域制限され、さらにアッテネータ１２８でレベル調整され、その後に加算器１２９に入力される。ローパスフィルタ１２７では、ビットクロック信号ＢＣＫから高調波成分が除去され、１ＧＨｚの周波数成分のみが抽出される。
加算器１２９では、ローパスフィルタ１１７からのＱ信号とアッテネータ１２８からのビットクロック信号ＢＣＫ（１ＧＨｚの周波数成分）とが加算され、その加算信号はミクサ回路１２４に入力される。
ここで、図２Ａは、ローパスフィルタ１１６，１１７で帯域制限される前のＩ信号、Ｑ信号の周波数スペクトラムを示している。また、図２Ｂはローパスフィルタ１１６で帯域制限されてミクサ回路１２３に入力されるＩ信号の周波数スペクトラムを示している。また、図２Ｃは、ローパスフィルタ１１７で帯域制限されたＱ信号にビットクロック信号ＢＣＫ（基本波成分、ここでは１ＧＨｚの周波数成分）が加算されて得られ、加算器１２９からミクサ回路１２４に入力される加算信号の周波数スペクトラムを示している。ここで、ｆSはビットクロック信号ＢＣＫの周波数であり、本実施の形態ではｆS＝１ＧＨｚである。
また、発振器１１８で発生されるキャリア信号Ｓｃは、増幅器１１９で増幅され、その後移相器１２１，１２２に入力される。これら移相器１２１，１２２では、キャリア信号Ｓｃの位相がそれぞれ４５度、−４５度だけ移相され、互いに９０度の位相差を持ったキャリア信号Ｓc1，Ｓc2が得られる。
位相器１２１で得られるキャリア信号Ｓc1はミクサ回路１２３に入力される。このミクサ回路１２３では、ローパスフィルタ１１６で帯域制限されたＩ信号とキャリア信号Ｓc1の積算が行われ、２相位相変調が行われる。また、位相器１２２で得られるキャリア信号Ｓc2はミクサ回路１２４に入力される。このミクサ回路１２４では、加算器１２９で得られたＱ信号およびビットクロック信号ＢＣＫの加算信号とキャリア信号Ｓc2の積算が行われ、２相位相変調が行われる。
ミクサ回路１２３，１２４の出力信号は、加算器１２５に入力されて加算される。そして、この加算器１２５からは直交変調信号としてのＱＰＳＫ変調信号ＳQMが得られ、出力端子１２６に出力される。図２Ｄは、出力端子１２６に出力されるＱＰＳＫ変調信号ＳQMの周波数スペクトラムを示している。ここで、ｆOはキャリア信号Ｓc1，Ｓc2の周波数であり、本実施の形態ではｆO＝３．５ＧＨｚである。
図２Ｄに示すように、ＱＰＳＫ変調信号ＳQMは、ビットクロック信号ＢＣＫの周波数ｆSを第１の周波数とし、キャリア信号Ｓｃの周波数ｆOを第２の周波数とするとき、第１の周波数および第２の周波数の和の周波数（ｆO＋ｆS）を持つ第１の周波数信号Ｓ１と、第１の周波数および第２の周波数の差の周波数（ｆO−ｆS）を持つ第２の周波数信号Ｓ２とを有するものとなる。
このようにＱＰＳＫ変調信号ＳQMに含まれる第１、第２の周波数信号Ｓ１，Ｓ２は、ミクサ回路１２４で、ビットクロック信号ＢＣＫの周波数ｆSの成分と周波数ｆOのキャリア信号Ｓc2とを積算したことで得られたものである。
ここで、ビットクロック信号ＢＣＫの周波数ｆSの成分を、Ｓs＝cos ωS・ｔとし、周波数ｆOのキャリア信号Ｓc2を、Ｓc2＝ｓin ωO・ｔで表すとする。この場合、これら信号Ｓs，Ｓc2の積算信号は、（１）式で表され、周波数（ｆO＋ｆS）の第１の周波数信号Ｓ１および周波数（ｆO−ｆS）の第２の周波数信号Ｓ２を含むものとなる。なお、ωS＝２πｆSであり、ωO＝２πｆOである。
Figure 0003841077
このように図１に示すＱＰＳＫ変調回路１１０によれば、ＱＰＳＫ変調信号ＳQMを、ビットクロック信号ＢＣＫの周波数ｆSおよびキャリア信号Ｓｃの周波数ｆOの和、差の周波数を持つ周波数信号Ｓ１，Ｓ２を含むものとできる。したがって、このＱＰＳＫ変調信号ＳQMを復調する際には、後述するように、これら周波数信号Ｓ１，Ｓ２を用いて、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して得ることができる。
なお、図１に示すＱＰＳＫ変調回路１１０においては、ローパスフィルタ１１７で帯域制限されたＱ信号にビットクロック信号ＢＣＫ（基本波成分、ここでは１ＧＨｚの周波数成分）を加算したものであるが、このビットクロック信号ＢＣＫ（１ＧＨｚの周波数成分）をローパスフィルタ１１６で帯域制限されたＩ信号に加算してもよい。その場合には、ミクサ回路１２３における積算により、上述した第１、第２の周波数信号Ｓ１，Ｓ２が得られる。
また、図１に示すＱＰＳＫ変調回路１１０においては、ローパスフィルタ１１７で帯域制限されたＱ信号にビットクロック信号ＢＣＫ（１ＧＨｚの周波数成分）を加算したものであるが、ビットクロック信号ＢＣＫをローパスフィルタ１１７で帯域制限する前のＱ信号に加算してもよい。その場合には、ローパスフィルタ１１７でビットクロック信号ＢＣＫの高調波成分を除去できるため、ローパスフィルタ１２７を省略できる。
また、図１に示すＱＰＳＫ変調回路１１０においては、ローパスフィルタ１１６，１１７を設けてＩ信号およびＱ信号の帯域を制限しているが、これらローパスフィルタ１１６，１１７を設ける代わりに、例えば加算器１２５の出力側に、（ｆO−ｆS）〜（ｆO＋ｆS）の周波数帯域の周波数成分を通過させるバンドパスフィルタを設けてもよい。
次に、上述の図１に示すＱＰＳＫ変調回路１１０で得られるＱＰＳＫ変調信号ＳQMを復調してＩ信号、Ｑ信号を得るためのＱＰＳＫ復調回路について説明する。図３は、実施の形態としてのＱＰＳＫ復調回路１５０の構成を示している。
このＱＰＳＫ復調回路１５０は、ＱＰＳＫ変調信号ＳQMが入力される入力端子１５１と、この入力端子１５１に入力されるＱＰＳＫ変調信号ＳQMから不要な周波数成分を除去するバンドパスフィルタ１５２とを有している。このバンドパスフィルタ１５２は、ｆO−ｆS〜ｆO＋ｆSの帯域の周波数成分を抽出する（図２Ｄ参照）。
また、ＱＰＳＫ復調回路１５０は、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMが分岐されて得られた第１の変調信号ＳQM1および第２の変調信号ＳQM2を積算するミクサ回路１５５を有している。この場合、変調信号ＳQM1，ＳQM2には、それぞれ、周波数（ｆO＋ｆS）の第１の周波数信号Ｓ１および周波数（ｆO−ｆS）の第２の周波数信号Ｓ２が含まれている。そのため、このミクサ回路１５５の出力信号には、周波数２ｆOの周波数信号および周波数２ｆSの周波数信号が含まれる。
また、ＱＰＳＫ復調回路１５０は、ミクサ回路１５５の出力信号に含まれる周波数２ｆOの周波数信号を抽出するためのバンドパスフィルタ１５６と、このバンドパスフィルタ１５６で抽出された周波数２ｆOの周波数信号を１／２に分周して、復調用キャリア信号Ｓｃとしての周波数ｆOの周波数信号を得る１／２分周器１５７とを有している。
また、ＱＰＳＫ復調回路１５０は、１／２分周器１５７で得られるキャリア信号Ｓｃ（周波数ｆOの周波数信号）を増幅する増幅器１５４と、この増幅器１５４で増幅されたキャリア信号Ｓｃの位相を、それぞれ４５度（π／４）、−４５度（−π／４）だけ移相して第１、第２のキャリア信号Ｓc1，Ｓc2を得るπ／４移相器１６１、−π／４移相器１６２とを有している。この場合、第１のキャリア信号Ｓc1および第２のキャリア信号Ｓc2は、互いに９０度の位相差を持つものとなる。
また、ＱＰＳＫ復調回路１５０は、位相検波回路を構成するミクサ回路１６３，１６４を有している。ミクサ回路１６３は、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとπ／４移相器１６１で得られたキャリア信号Ｓc1とを積算して位相検波を行い、第１チャネルの検波出力を得る。一方、ミクサ回路１６４は、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMと−π／４移相器１６２で得られたキャリア信号Ｓc2とを積算して位相検波を行い、第２チャネルの検波出力を得る。
また、ＱＰＳＫ復調回路１５０は、ミクサ回路１６３で得られた検波出力の帯域を制限して波形整形を行うローパスフィルタ１６５と、ミクサ回路１６４で得られた検波出力の帯域を制限して波形整形を行うローパスフィルタ１６６とを有している。これらローパスフィルタ１６５，１６６では、１ＧＨｚより小さな周波数成分を抽出する。ミクサ回路１６３，１６４の検波出力には周波数ｆS、本実施の形態においては１ＧＨｚの周波数信号も含まれているが、ローパスフィルタフィルタ１６５，１６６により、この周波数ｆSの周波数信号も除去される。
また、ＱＰＳＫ復調回路１５０は、ミクサ回路１５５の出力信号に含まれる周波数２ｆSの周波数信号を抽出するためのバンドパスフィルタ１５８と、このバンドパスフィルタ１５８で抽出された周波数２ｆSの周波数信号を１／２に分周して周波数ｆSの周波数信号を得る１／２分周器１５９と、この１／２分周器１５９で得られた周波数ｆSの周波数信号（正弦波信号）を０レベルのしきい値と比較して矩形波信号に変換し、復調用ビットクロック信号ＢＣＫを得る比較器１６０とを有している。
また、ＱＰＳＫ復調回路１５０は、ローパスフィルタ１６５で帯域制限された検波出力から第１チャネルのデジタル信号であるＩ信号を構成する各ビットデータを抽出するためのＤフリップフロップ１７１と、ローパスフィルタ１６６で帯域制限された検波出力から第２チャネルのデジタル信号であるＱ信号を構成する各ビットデータを抽出するためのＤフリップフロップ１７２と、これらＤフリップフロップ１７１，１７２でそれぞれ抽出されるビットデータをＩ信号、Ｑ信号として出力する出力端子１７３，１７４とを有している。
図３に示すＱＰＳＫ復調回路１５０の動作を説明する。
入力端子１５１に入力されるＱＰＳＫ変調信号ＳQMは、バンドパスフィルタ１５２で不要な周波数成分が除去された後、ミクサ回路１６３，１６４に入力される。
また、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMは、第１の変調信号ＳQM1および第２の変調信号ＳQM2に分岐され、それぞれミクサ回路１５５の一方および他方の入力端子に入力されて積算される。このミクサ回路１５５の出力信号はバンドパスフィルタ１５６に入力され、その出力信号に含まれる周波数２ｆO（ｆOはキャリア信号Ｓｃの周波数）の周波数信号が抽出される。
そして、この周波数２ｆOの周波数信号は、１／２分周器１５７に入力され、１／２に分周されて復調用キャリア信号Ｓｃが得られる。このキャリア信号Ｓｃは、増幅器１５４で増幅され、その後移相器１６１，１６２に入力される。これら移相器１６１，１６２では、キャリア信号Ｓｃの位相がそれぞれ４５度、−４５度だけ移相され、互いに９０度の位相差を持ったキャリア信号Ｓc1，Ｓc2が得られる。
移相器１６１で得られるキャリア信号Ｓc1はミクサ回路１６３に入力される。このミクサ回路１６３では、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとキャリア信号Ｓc1の積算が行われて位相検波が行われ、第１チャネルの検波出力が得られる。
同様に、移相器１６２で得られるキャリア信号Ｓc2はミクサ回路１６４に入力される。このミクサ回路１６４では、バンドパスフィルタ１５２で不要な周波数成分が除去されたＱＰＳＫ変調信号ＳQMとキャリア信号Ｓc2の積算が行われて位相検波が行われ、第２チャネルの検波出力が得られる。これらミクサ回路１６３，１６４で取り出される検波出力は、それぞれローパスフィルタ１６５，１６６で帯域制限されて波形整形された後、Ｄフリップフロップ１７１，１７２のデータ端子Ｄに入力される。
上述のミクサ回路１５５の出力信号はバンドパスフィルタ１５８に入力され、その出力信号に含まれる周波数２ｆS（ｆSはビットクロック信号ＢＣＫの周波数）の周波数信号が抽出される。この周波数２ｆSの周波数信号は、１／２分周器１５９に入力され、１／２に分周されて周波数ｆSの周波数信号が得られる。そして、この周波数ｆSの周波数信号（正弦波信号）が比較器１６０で矩形波信号に変換されて、復調用ビットクロック信号ＢＣＫが得られる。上述したＤフリップフロップ１７１，１７２のクロック端子ＣＫには、このビットクロック信号ＢＣＫが入力される。
Ｄフリップフロップ１７１，１７２では、それぞれローパスフィルタ１６５，１６６で帯域制限された第１、第２のチャネルの検波出力がビットクロック信号ＢＣＫでラッチされ、Ｉ信号（第１チャネルのデジタル信号）、Ｑ信号（第２チャネルのデジタル信号）を構成する各ビットデータが順次抽出される。そして、これらＤフリップフロップ１７１，１７２でそれぞれ抽出されるビットデータは、それぞれＩ信号、Ｑ信号として出力端子１７３，１７４に出力される。
このように、図３に示すＱＰＳＫ復調回路１５０は、ビットクロック信号ＢＣＫの周波数ｆSおよびキャリア信号Ｓｃの周波数ｆOの和、差の周波数の周波数信号Ｓ１，Ｓ２を含むＱＰＳＫ変調信号ＳQMを取り扱うものであり、これら周波数信号Ｓ１，Ｓ２を用いて、復調用キャリア信号Ｓｃおよび復調用ビットクロック信号ＢＣＫを得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号Ｓｃおよび復調用ビットクロック信号ＢＣＫを安定して得ることができる。
この場合、従来のＱＰＳＫ復調回路２５０（図９参照）のキャリア再生回路のように疑似復調キャリア信号が生成され、誤動作するということもない。またこの場合、復調用キャリア信号Ｓｃを得るために１個のミクサ回路１５５が必要となるのみであり、従来のＱＰＳＫ復調回路２５０のように、復調回路内のミクサ回路の数が多くなり、回路構成が複雑となるということもない。
さらにこの場合、ＱＰＳＫ変調信号ＳQMに含まれる周波数信号Ｓ１，Ｓ２を用いてキャリア信号Ｓｃを得るものであり、キャリア信号Ｓｃの周波数ｆOが高くても当該キャリア信号Ｓｃを安定して得ることができ、復調を良好に行うことができる。またこの場合、キャリア信号Ｓｃを得るために電圧で発振周波数をコントロールする電圧制御発振器が不要となり、安価に構成できる。
次に、ＱＰＳＫ復調回路の他の例を説明する。図４は、他の例としてのＱＰＳＫ復調回路１５０Ａを示している。このＱＰＳＫ復調回路１５０Ａは、復調用ビットクロック信号ＢＣＫを得るための構成のみが、上述した図３に示すＱＰＳＫ復調回路１５０と異なっている。この図４において、図３と対応する部分には同一符号を付し、その詳細説明は省略する。
このＱＰＳＫ復調回路１５０Ａは、ミクサ回路１６４で得られた検波出力に含まれる周波数ｆS（ｆSはビットクロック信号ＢＣＫの周波数）を抽出するバンドパスフィルタ１８１と、このバンドパスフィルタ１８１で抽出された周波数ｆSの周波数信号（正弦波信号）を０レベルのしきい値と比較して矩形波信号に変換し、復調用ビットクロック信号ＢＣＫを得る比較器１８２とを有している。Ｄフリップフロップ１７１，１７２のクロック端子ＣＫには、この比較器１８２で得られる復調用ビットクロック信号ＢＣＫが入力される。
このＱＰＳＫ復調回路１５０Ａのその他は、図３に示すＱＰＳＫ復調回路１５０と同様に構成される。このＱＰＳＫ復調回路１５０Ａは復調用ビットクロック信号ＢＣＫを得る動作が異なるだけで、その他の動作は図３に示すＱＰＳＫ復調回路１５０と同様であり、ＱＰＳＫ変調信号ＳQMを復調して第１、第２チャネルのデジタル信号であるＩ信号、Ｑ信号を得ることができる。このＱＰＳＫ復調回路１５０Ａにおいても、図３に示すＱＰＳＫ復調回路１５０と同様の効果を得ることができる。
なお、図４に示すＱＰＳＫ復調回路１５０Ａにおいては、ミクサ回路１６４から出力される第２チャネルの検波出力から周波数ｆSの周波数信号を抽出するようにしているが、ミクサ回路１６３から出力される第１チャネルの検波出力から周波数ｆSの周波数信号を抽出するようにしてもよい。
次に、ＱＰＳＫ復調回路のさらに他の例を説明する。図５は、さらに他の例としてのＱＰＳＫ復調回路１５０Ｂを示している。このＱＰＳＫ復調回路１５０Ｂは、復調用キャリア信号Ｓｃを得るための構成のみが、上述した図３に示すＱＰＳＫ復調回路１５０と異なっている。この図５において、図３と対応する部分には同一符号を付し、その詳細説明は省略する。
このＱＰＳＫ復調回路１５０Ｂは、復調用キャリア信号Ｓｃを発生させるための電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）１９１を有している。この発振器１９１で発生されるキャリア信号Ｓｃは増幅器１５４で増幅された後、移相器１６１，１６２に入力され、第１、第２のキャリア信号Ｓc1，Ｓc2が生成される。
また、ＱＰＳＫ復調回路１５０Ｂは、バンドパスフィルタ１９２，１９３を有している。バンドパスフィルタ１９２は、ミクサ回路１６３で得られる第１チャネルの検波出力に含まれる、周波数ｆS（ビットクロック信号ＢＣＫの周波数）を中心とする所定範囲の周波数信号を抽出する。バンドパスフィルタ１９３は、ミクサ回路１６４で得られる第２チャネルの検波出力に含まれる、周波数ｆS（ビットクロック信号ＢＣＫの周波数）を中心とする所定範囲の周波数信号を抽出する。
また、ＱＰＳＫ復調回路１５０Ｂは、バンドパスフィルタ１９２の出力信号とバンドパスフィルタ１９３の出力信号とを積算するミクサ回路１９４と、このミクサ回路１９４の出力信号を帯域制限して上述した電圧制御発振器１９１の制御電圧ＣＮＴを得るローパスフィルタ１９５とを有している。
このＱＰＳＫ復調回路１５０Ｂのその他は、図３に示すＱＰＳＫ復調回路１５０と同様に構成される。このＱＰＳＫ復調回路１５０Ｂは復調用キャリア信号Ｓｃを得る動作が異なるだけで、その他の動作は図３に示すＱＰＳＫ復調回路１５０と同様であり、ＱＰＳＫ変調信号ＳQMを復調して第１、第２チャネルのデジタル信号であるＩ信号、Ｑ信号を得ることができる。
このＱＰＳＫ復調回路１５０Ｂにおいては、電圧制御発振器１９１で発生されるキャリア信号Ｓｃの周波数が（ｆO＋Δ′）である場合、ローパスフィルタ１９５から出力される制御電圧ＣＮＴとしてΔ′に比例した電圧を得ることができる。ここで、Δ′はキャリア信号Ｓｃの周波数ｆOからの変動分を表している。したがって、ローパスフィルタ１９５から出力される制御電圧ＣＮＴで電圧制御発振器１９１の発振周波数を制御することで、この電圧制御発振器１９１から周波数ｆOのキャリア信号Ｓｃを得ることができる。

以下、キャリア信号Ｓｃの周波数が（ｆO＋Δ′）である場合、ローパスフィルタ１９５から制御電圧ＣＮＴとしてΔ′に比例した電圧が出力されることを、数式を用いて説明する。なお、Δ′＝Δ／２πである。
ここで、ＱＰＳＫ変調信号ＳQMに含まれる周波数信号Ｓ１，Ｓ２を、それぞれ、Ｓ１＝sin(ωO＋ωS)・t、Ｓ２＝(ωO−ωS)・tと表し（上述の（１）式参照）、移相器１６１で得られる第１のキャリア信号Ｓc1を、Ｓc1＝cos（ωO＋Δ)・ｔと表し、さらに移相器１６２で得られる第２のキャリア信号Ｓc2を、Ｓc2＝sin（ωO＋Δ)・ｔと表すものとする。
この場合、ミクサ回路１６３では、周波数信号Ｓ１，Ｓ２とキャリア信号Ｓc1とが積算され、（２）式で表される積算信号Ｍｉが得られる。そして、この（２）式における、ＡｉおよびＢｉは、それぞれ（３）式、（４）式で表される。
Figure 0003841077
そして、バンドパスフィルタ１９２で、（３）式の0.5・sin(２ωO＋ωS＋Δ)・tの項の周波数成分、および（４）式の0.5・sin(２ωO−ωS＋Δ)・tの項の周波数成分が除去される。したがって、バンドパスフィルタ１９２の出力信号Ｍｉ′は、（５）式で表される。
Ｍｉ′＝0.5・sin(ωS−Δ)・t＋0.5・sin(−ωS−Δ)・t ・・・（５）
一方、ミクサ回路１６４では、周波数信号Ｓ１，Ｓ２とキャリア信号Ｓc2とが積算され、（６）式で表される積算信号Ｍｑが得られる。そして、この（６）式における、ＡｑおよびＢｑは、それぞれ（７）式、（８）式で表される。
Figure 0003841077
そして、バンドパスフィルタ１９３で、（７）式の−0.5・cos(２ωO＋ωS＋Δ)・tの項の周波数成分、および（８）式の−0.5・cos(２ωO−ωS＋Δ)・tの項の周波数成分が除去される。したがって、バンドパスフィルタ１９３の出力信号Ｍｑ′は、（９）式で表される。
Ｍq′＝0.5・cos(ωS−Δ)・t＋0.5・cos(−ωS−Δ)・t ・・・（９）
上述したバンドパスフィルタ１９２，１９３の出力信号Ｍｉ′、Ｍｑ′は、ミクサ回路１９４で積算され、（１０）式で表される積算信号Ｍiqが得られる。そして、この（１０）式におけるａ，ｂ，ｃ，ｄの各項は、それぞれ（１１）式、（１２）式、（１３）式、（１４）式で表される。なお、Δは微小であることから、ｂ項およびｃ項においてはsinΔ≒Δの近似が行われている。
Figure 0003841077
ミクサ回路１９４から出力される上述した積算信号Ｍiqから、ローパスフィルタ１９５で、ａ項およびｄ項の周波数成分が除去される。したがって、ローパスフィルタ１９５から出力される制御電圧ＣＮＴは、（１５）式で表され、Δ′＝Δ／２πに比例した電圧となる。
ＣＮＴ＝0.25×（０−Δ・t−Δ・t＋０）＝−0.5Δ・t ・・・（１５）
このように、図５に示すＱＰＳＫ復調回路１５０Ｂは、ビットクロック信号ＢＣＫの周波数ｆSおよびキャリア信号Ｓｃの周波数ｆOの和、差の周波数の周波数信号Ｓ１，Ｓ２を含むＱＰＳＫ変調信号ＳQMを取り扱うものであり、これら周波数信号Ｓ１，Ｓ２を用いて、復調用キャリア信号Ｓｃおよび復調用ビットクロック信号ＢＣＫを得るものであり、簡単な構成で、かつ容易に、復調用キャリア信号Ｓｃおよび復調用ビットクロック信号ＢＣＫを安定して得ることができる。
この場合、従来のＱＰＳＫ復調回路２５０（図９参照）のキャリア再生回路のように疑似復調キャリア信号が生成され、誤動作するということもない。またこの場合、ＱＰＳＫ変調信号ＳQMに含まれる周波数信号Ｓ１，Ｓ２を用いて復調用キャリア信号Ｓｃを得るものであり、キャリア信号Ｓｃの周波数ｆOが高くても当該キャリア信号Ｓｃを安定して得ることができ、復調を良好に行うことができる。
次に、ＱＰＳＫ復調回路の別の例を説明する。図６は、別の例としてのＱＰＳＫ復調回路１５０Ｃを示している。このＱＰＳＫ復調回路１５０Ｃは、復調用ビットクロック信号ＢＣＫを得るための構成のみが、上述した図５に示すＱＰＳＫ復調回路１５０Ｂと異なっている。この図６において、図５と対応する部分には同一符号を付し、その詳細説明は省略する。
このＱＰＳＫ復調回路１５０Ｃでは、上述した図４に示すＱＰＳＫ復調回路１５０Ａと同様にして、ビットクロック信号ＢＣＫを得るようにしている。すなわち、ミクサ回路１６４で得られた検波出力に含まれる周波数ｆS（ｆSはビットクロック信号ＢＣＫの周波数）を抽出するバンドパスフィルタ１８１と、このバンドパスフィルタ１８１で抽出された周波数ｆSの周波数信号（正弦波信号）を０レベルのしきい値と比較して矩形波信号に変換し、復調用ビットクロック信号ＢＣＫを得る比較器１８２とを有している。Ｄフリップフロップ１７１，１７２のクロック端子ＣＫには、この比較器１８２で得られる復調用ビットクロック信号ＢＣＫが入力される。
このＱＰＳＫ復調回路１５０Ｃのその他は、図５に示すＱＰＳＫ復調回路１５０Ｂと同様に構成される。このＱＰＳＫ復調回路１５０Ｃは復調用ビットクロック信号ＢＣＫを得る動作が異なるだけで、その他の動作は図５に示すＱＰＳＫ復調回路１５０Ｂと同様であり、ＱＰＳＫ変調信号ＳQMを復調して第１、第２チャネルのデジタル信号であるＩ信号、Ｑ信号を得ることができる。このＱＰＳＫ復調回路１５０Ｃにおいても、図５に示すＱＰＳＫ復調回路１５０Ｂと同様の効果を得ることができる。
なお、図６に示すＱＰＳＫ復調回路１５０Ｃにおいては、ミクサ回路１６４から出力される第２チャネルの検波出力から周波数ｆSの周波数信号を抽出するようにしているが、ミクサ回路１６３から出力される第１チャネルの検波出力から周波数ｆSの周波数信号を抽出するようにしてもよい。
なお、上述実施の形態においては、この発明をＱＰＳＫの変復調回路に適用したものであるが、この発明は、デジタル信号とキャリア信号とを積算しデジタル変調信号を得るその他のデジタル変復調回路、例えばＢＰＳＫの変復調回路等にも同様に適用できる。
この発明は、ビットクロック信号の周波数およびキャリア信号の周波数の和、差の周波数を持つ周波数信号を含むデジタル変調信号を生成し、このデジタル変調信号を復調する際に、簡単な構成で、かつ容易に、復調用キャリア信号、復調用ビットクロック信号を安定して取得できるようにしたものであり、デジタル信号とキャリア信号とを積算しデジタル変調信号を得るデジタル変調回路およびその復調回路に適用できる。
実施の形態としてのＱＰＳＫ変調回路の構成を示すブロック図である。 ＱＰＳＫ変調回路の各部の周波数スペクトラムを示す図である。 実施の形態としてのＱＰＳＫ復調回路の構成を示すブロック図である。 ＱＰＳＫ復調回路の他の構成例を示すブロック図である。 ＱＰＳＫ復調回路の他の構成例を示すブロック図である。 ＱＰＳＫ復調回路の他の構成例を示すブロック図である。 従来のＱＰＳＫ変調回路の構成例を示すブロック図である。 従来のＱＰＳＫ変調回路の各部の周波数スペクトラムを示す図である。 従来のＱＰＳＫ復調回路の構成例を示すブロック図である。
符号の説明
１１０・・・ＱＰＳＫ変調回路、１１１〜１１３・・・入力端子、１１４，１１５・・・Ｄフリップフロップ、１１６，１１７，１２７・・・ローパスフィルタ、１１８・・・発振器、１１９・・・増幅器、１２１・・・π／４移相器、１２２・・・−π／４移相器、１２３，１２４・・・ミクサ回路、１２５，１２９・・・加算器、１２６・・・出力端子、１２８・・・アッテネータ、１５０，１５０Ａ〜１５０Ｃ・・・ＱＰＳＫ復調回路、１５１・・・入力端子、１５２，１５６，１５８・・・バンドパスフィルタ、１５４・・・増幅器、１５５，１６３，１６４・・・ミクサ回路、１５７，１５９・・・１／２分周器、１６０・・・比較器、１６１・・・π／４移相器、１６２・・・−π／４移相器、１６５，１６６・・・ローパスフィルタ、１７１，１７２・・・Ｄフリップフロップ、１７３，１７４・・・出力端子、１８１・・・バンドパスフィルタ、１８２・・・比較器、１９１・・・電圧制御発振器、１９２，１９３・・・バンドパスフィルタ、１９４・・・ミクサ回路、１９５・・・ローパスフィルタ

Claims (16)

  1. 互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、
    所定のビットレートを有する第１チャネルのデジタル信号と上記キャリア発生手段で発生される第１のキャリア信号とを積算する第１の積算手段と、
    上記所定のビットレートを有する第２チャネルのデジタル信号に、該所定のビットレートに対応した周波数を持つビットクロック信号を加算する第１の加算手段と、
    上記第１の加算手段の出力信号と上記キャリア発生手段で発生される第２のキャリア信号とを積算する第２の積算手段と、
    上記第１の積算手段の出力信号と上記第２の積算手段の出力信号とを加算して直交変調信号を得る第２の加算手段と
    を備えることを特徴とするデジタル変調回路。
  2. 互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、
    所定のビットレートを有する第１チャネルのデジタル信号と上記キャリア発生ステップで発生される第１のキャリア信号とを積算する第１の積算ステップと、
    上記所定のビットレートを有する第２チャネルのデジタル信号に、該所定のビットレートに対応した周波数を持つビットクロック信号を加算する第１の加算ステップと、
    上記第１の加算ステップで得られた信号と上記キャリア発生ステップで得られた第２のキャリア信号とを積算する第２の積算ステップと、
    上記第１の積算ステップで得られた信号と上記第２の積算ステップで得られた信号とを加算して直交変調信号を得る第２の加算ステップと
    を備えることを特徴とするデジタル変調方法。
  3. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成回路であって、
    上記デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算手段と、
    上記積算手段の出力信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して、上記キャリア信号と同じ周波数を持つ上記復調用キャリア信号を得るキャリア発生手段と
    を備えることを特徴とする復調用キャリア生成回路。
  4. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成方法であって、
    上記デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算ステップと、
    上記積算ステップで得られた信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して、上記キャリア信号と同じ周波数を持つ上記復調用キャリア信号を得るキャリア発生ステップと
    を備えることを特徴とする復調用キャリア生成方法。
  5. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用ビットクロック信号を生成する復調用ビットクロック生成回路であって、
    上記デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算手段と、
    上記積算手段の出力信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して、上記ビットクロック信号と同じ周波数を持つ上記復調用ビットクロック信号を得るビットクロック発生手段と
    を備えることを特徴とする復調用ビットクロック生成回路。
  6. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有するデジタル変調信号を復調する際に用いられる復調用ビットクロック信号を生成する復調用ビットクロック生成方法であって、
    上記デジタル変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する積算ステップと、
    上記積算ステップで得られた信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して、上記ビットクロック信号と同じ周波数を持つ上記復調用ビットクロック信号を得るビットクロック発生ステップと
    を備えることを特徴とする復調用ビットクロック生成方法。
  7. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調回路であって、
    上記直交変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する第１の積算手段と、
    上記第１の積算手段の出力信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して上記キャリア信号と同じ周波数を持つ周波数信号を得る第１の分周手段と、
    上記第１の分周手段で得られた周波数信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、
    上記直交変調信号と上記キャリア発生手段で発生される第１のキャリア信号とを積算して第１チャネルの検波出力を得る第２の積算手段と、
    上記直交変調信号と上記キャリア発生手段で発生される第２のキャリア信号とを積算して第２チャネルの検波出力を得る第３の積算手段と
    を備えることを特徴とするデジタル復調回路。
  8. 上記第１の積算手段の出力信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して上記ビットクロック信号と同じ周波数を持つ周波数信号を得る第２の分周手段と、
    上記第２の積算手段で得られる第１チャネルの検波出力から上記第２の分周手段で得られた周波数信号により該第１チャネルのデジタル信号を構成する各ビットデータを順次抽出する第１のビットデータ抽出手段と、
    上記第３の積算手段で得られる第２チャネルの検波出力から上記第２の分周手段で得られた周波数信号により該第２チャネルのデジタル信号を構成する各ビットデータを順次抽出する第２のビットデータ抽出手段とをさらに備える
    ことを特徴とする請求項７に記載のデジタル復調回路。
  9. 上記第２の積算手段で得られる第１チャネルの検波出力または上記第３の積算手段で得られる第２のチャネルの検波出力から、上記ビットクロック信号と同じ周波数を持つ周波数信号を抽出するフィルタ手段と、
    上記第２の積算手段で得られる第１チャネルの検波出力から上記フィルタ手段で抽出された周波数信号により該第１チャネルのデジタル信号を構成する各ビットデータを順次抽出する第１のビットデータ抽出手段と、
    上記第３の積算手段で得られる第２チャネルの検波出力から上記フィルタ手段で抽出された周波数信号により該第２チャネルのデジタル信号を構成する各ビットデータを順次抽出する第２のビットデータ抽出手段とをさらに備える
    ことを特徴とする請求項７に記載のデジタル復調回路。
  10. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調方法であって、
    上記直交変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する第１の積算ステップと、
    上記第１の積算ステップで得られた信号に含まれる上記キャリア信号の２倍の周波数を有する周波数信号を分周して上記キャリア信号と同じ周波数を持つ周波数信号を得る分周ステップと、
    上記分周ステップで得られた周波数信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、
    上記直交変調信号と上記キャリア発生ステップで発生された第１のキャリア信号とを積算して第１チャネルの検波出力を得る第２の積算ステップと、
    上記直交変調信号と上記キャリア発生ステップで発生された第２のキャリア信号とを積算して第２チャネルの検波出力を得る第３の積算ステップと
    を備えることを特徴とするデジタル復調方法。
  11. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成回路であって、
    上記キャリア信号と同じ周波数を持つ上記復調用キャリア信号を発生するための電圧制御発振手段と、
    上記電圧制御発振手段の出力信号に基づいて互いに９０度の位相差を有する第３の周波数信号および第４の周波数信号を発生する周波数発生手段と、
    上記直交変調信号と上記周波数発生手段で発生される第３の周波数信号とを積算する第１の積算手段と、
    上記直交変調信号と上記周波数発生手段で発生される第４の周波数信号とを積算する第２の積算手段と、
    上記第１の積算手段の出力信号から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１のフィルタ手段と、
    上記第２の積算手段の出力信号から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２のフィルタ手段と、
    上記第１のフィルタ手段の出力信号と上記第２のフィルタ手段の出力信号とを積算する第３の積算手段と、
    上記第３の積算手段の出力信号を帯域制限して上記電圧制御発振手段の制御電圧を得る第３のフィルタ手段と
    を備えることを特徴とする復調用キャリア生成回路。
  12. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調する際に用いられる復調用キャリア信号を生成する復調用キャリア生成方法であって、
    上記キャリア信号と同じ周波数を持つ上記復調用キャリア信号を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第３の周波数信号および第４の周波数信号を発生する周波数発生ステップと、
    上記直交変調信号と上記周波数発生ステップで発生される第３の周波数信号とを積算する第１の積算ステップと、
    上記直交変調信号と上記周波数発生ステップで発生される第４の周波数信号とを積算する第２の積算ステップと、
    上記第１の積算ステップで得られた信号から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１の抽出ステップと、
    上記第２の積算ステップで得られた信号から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２の抽出ステップと、
    上記第１の抽出ステップで抽出された周波数信号と上記第２の抽出ステップで抽出された周波数信号とを積算する第３の積算ステップと、
    上記第３の積算ステップで得られた信号を帯域制限して上記電圧制御発振器の制御電圧を抽出する第３の抽出ステップと
    を備えることを特徴とする復調用キャリア生成方法。
  13. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調回路であって、
    上記キャリア信号と同じ周波数を持つ周波数信号を発生するための電圧制御発振手段と、
    上記電圧制御発振手段の出力信号に基づいて互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生手段と、
    上記直交変調信号と上記キャリア発生手段で発生される第１のキャリア信号とを積算して第１チャネルの検波出力を得る第１の積算手段と、
    上記直交変調信号と上記キャリア発生手段で発生される第２のキャリア信号とを積算して第２チャネルの検波出力を得る第２の積算手段と、
    上記第１の積算手段で得られる第１チャネルの検波出力から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１のフィルタ手段と、
    上記第２の積算手段で得られる第２チャネルの検波出力から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２のフィルタ手段と、
    上記第１のフィルタ手段の出力信号と上記第２のフィルタ手段の出力信号とを積算する第３の積算手段と、
    上記第３の積算手段の出力信号を帯域制限して上記電圧制御発振手段の制御電圧を得る第３のフィルタ手段と
    を備えることを特徴とするデジタル復調回路。
  14. 上記直交変調信号が分岐されて得られた第１の変調信号および第２の変調信号を積算する第４の積算手段と、
    上記第４の積算手段の出力信号に含まれる上記ビットクロック信号の２倍の周波数を有する周波数信号を分周して上記ビットクロック信号と同じ周波数を持つ周波数信号を得る分周手段と、
    上記第１の積算手段で得られる第１チャネルの検波出力から上記分周手段で得られた周波数信号により該第１チャネルのデジタル信号を構成する各ビットデータを順次抽出する第１のビットデータ抽出手段と、
    上記第２の積算手段で得られる第２チャネルの検出出力から上記分周手段で得られた周波数信号により該第２チャネルのデジタル信号を構成する各ビットデータを順次抽出する第２のビットデータ抽出手段とをさらに備える
    ことを特徴とする請求項１３に記載のデジタル復調回路。
  15. 上記第１の積算手段の出力信号または上記第２の積算手段の出力信号から、上記ビットクロック信号と同じ周波数を持つ周波数信号を抽出する第４のフィルタ手段と、
    上記第１の積算手段で得られる第１チャネルの検波出力から上記第４のフィルタ手段で抽出された周波数信号により該第１チャネルのデジタル信号を構成する各ビットデータを順次抽出する第１のビットデータ抽出手段と、
    上記第２の積算手段で得られる第２チャネルの検波出力から上記第４のフィルタ手段で抽出された周波数信号により該第２チャネルのデジタル信号を構成する各ビットデータを順次抽出する第２のビットデータ抽出手段とをさらに備える
    ことを特徴とする請求項１３に記載のデジタル復調回路。
  16. ビットクロック信号の周波数を第１の周波数とし、キャリア信号の周波数を第２の周波数とするとき、上記第１の周波数および上記第２の周波数の和の周波数を持つ第１の周波数信号と、上記第１の周波数および上記第２の周波数の差の周波数を持つ第２の周波数信号とを有する直交変調信号を復調するデジタル復調方法であって、
    上記キャリア信号と同じ周波数を持つ周波数信号を発生するための電圧制御発振器の出力信号に基づいて、互いに９０度の位相差を有する第１のキャリア信号および第２のキャリア信号を発生するキャリア発生ステップと、
    上記直交変調信号と上記キャリア発生ステップで発生された第１のキャリア信号とを積算して第１チャネルの検波出力を得る第１の積算ステップと、
    上記直交変調信号と上記キャリア発生ステップで発生された第２のキャリア信号とを積算して第２チャネルの検波出力を得る第２の積算ステップと、
    上記第１の積算ステップで得られた第１チャネルの検波出力から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第１の抽出ステップと、
    上記第２の積算ステップで得られた第２チャネルの検波出力から上記ビットクロック信号の周波数を中心とする所定範囲の周波数信号を抽出する第２の抽出ステップと、
    上記第１の抽出ステップで抽出された周波数信号と上記第２の抽出ステップで抽出された周波数信号とを積算する第３の積算ステップと、
    上記第３の積算ステップで得られた信号を帯域制限して上記電圧制御発振器の制御電圧を抽出する第３の抽出ステップと
    を備えることを特徴とするデジタル復調方法。
JP2003358109A 2003-10-17 2003-10-17 デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法 Expired - Fee Related JP3841077B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003358109A JP3841077B2 (ja) 2003-10-17 2003-10-17 デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法
US10/960,120 US7903760B2 (en) 2003-10-17 2004-10-08 Digital modulation circuit and method as well as digital demodulation circuit and method
CN2004100841677A CN1610345B (zh) 2003-10-17 2004-10-15 数字调制电路和方法以及数字解调电路和方法
KR1020040082651A KR101035665B1 (ko) 2003-10-17 2004-10-15 디지털 변조 회로 및 디지털 변조 방법, 디지털 복조 회로및 디지털 복조 방법, 복조용 캐리어의 생성 회로 및 생성방법, 및 복조용 비트 클록의 생성 회로 및 생성 방법
US12/032,170 US7596187B2 (en) 2003-10-17 2008-02-15 Digital modulation circuit and method as well as digital demodulation circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003358109A JP3841077B2 (ja) 2003-10-17 2003-10-17 デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法

Publications (2)

Publication Number Publication Date
JP2005123982A JP2005123982A (ja) 2005-05-12
JP3841077B2 true JP3841077B2 (ja) 2006-11-01

Family

ID=34587165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003358109A Expired - Fee Related JP3841077B2 (ja) 2003-10-17 2003-10-17 デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法

Country Status (4)

Country Link
US (2) US7903760B2 (ja)
JP (1) JP3841077B2 (ja)
KR (1) KR101035665B1 (ja)
CN (1) CN1610345B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889742B1 (ko) * 2006-02-08 2009-03-24 한국전자통신연구원 Ｉ/ｑ 변조 장치 및 방법
JP5056463B2 (ja) * 2008-02-20 2012-10-24 沖電気工業株式会社 符号分割多重送受信システム
EP2342881A1 (en) * 2008-10-24 2011-07-13 Telefonaktiebolaget L M Ericsson (PUBL) A phase and amplitude modulator
CA2782145C (en) 2010-01-14 2014-12-02 Huawei Technologies Co., Ltd. Method and apparatus for implementing pdm-bpsk modulation and qpsk modulation in compatible manner
CN104980127B (zh) * 2014-04-11 2019-12-27 苏州普源精电科技有限公司 一种具有求和调制功能的信号发生器
JP6961457B2 (ja) * 2016-11-02 2021-11-05 株式会社半導体エネルギー研究所 半導体装置
CN107302508A (zh) * 2017-06-14 2017-10-27 上海电机学院 一种2fsk信号产生和检测电路
KR102376725B1 (ko) * 2017-11-08 2022-03-21 삼성전자 주식회사 Rf 칩을 연결하는 전송선로의 위상 측정 방법 및 이를 위한 장치
CN115037584B (zh) * 2021-11-25 2024-01-12 北京集创北方科技股份有限公司 解调系统及其方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52142408A (en) * 1976-05-21 1977-11-28 Nec Corp Clock extracting device in double two phase modulation system
US4472817A (en) * 1982-08-09 1984-09-18 Communications Satellite Corporation Non-PLL concurrent carrier clock synchronization
FR2533095A1 (fr) * 1982-09-09 1984-03-16 Europ Agence Spatiale Procede et dispositif de demodulation d'une onde porteuse modulee en phase par une onde sous-porteuse qui est modulee en deplacement de phase par des signaux en bande de base
US4606048A (en) * 1983-04-06 1986-08-12 Fujitsu Limited Radio communication system
JPS60154758A (ja) * 1984-01-25 1985-08-14 Alps Electric Co Ltd Ｐｓｋ復調装置
US4622683A (en) * 1984-11-08 1986-11-11 Trw Inc. Fast acquisition ringing filter MSK demodulator
IT1199705B (it) * 1986-12-05 1988-12-30 Gte Telecom Spa Procedimento e circuito per l'acquisizione del sincronismo di portante in demodulatori coerenti
NL8802531A (nl) * 1988-10-14 1990-05-01 Philips Nv Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector.
US5121412A (en) * 1989-01-03 1992-06-09 Motorola, Inc. All-digital quadrature modulator
JPH0478235A (ja) * 1990-07-18 1992-03-12 Fujitsu Ltd 直接変調ｐｓｋ伝送システム並びに該システムにおける自動周波数制御方法、復調方法及び位相雑音抑圧方法
JPH0654008A (ja) * 1992-07-31 1994-02-25 Sony Corp Ｂｐｓｋ復調器
JPH06268694A (ja) * 1993-03-12 1994-09-22 Matsushita Electric Ind Co Ltd 直接変換受信機用ｆｓｋ復調器
KR0144828B1 (ko) * 1994-12-23 1998-08-01 양승택 Qpsk복조기
FR2748879B1 (fr) * 1996-05-15 1998-08-07 France Telecom Demodulateur numerique de signal module en phase
US6549242B1 (en) * 1997-04-04 2003-04-15 Harris Corporation Combining adjacent TV channels for transmission by a common antenna
US20020019983A1 (en) * 2000-06-05 2002-02-14 Emsley Brett W. Testing instrument
US6771712B2 (en) * 2001-07-27 2004-08-03 The Pulsar Network, Inc. System for extracting a clock signal and a digital data signal from a modulated carrier signal in a receiver
KR100588753B1 (ko) * 2001-12-13 2006-06-13 매그나칩 반도체 유한회사 위상쉬프트키잉 방식의 변조기
US20040057533A1 (en) * 2002-09-23 2004-03-25 Kermalli Munawar Hussein System and method for performing predistortion at intermediate frequency

Also Published As

Publication number Publication date
CN1610345A (zh) 2005-04-27
US20050111582A1 (en) 2005-05-26
CN1610345B (zh) 2010-05-26
KR101035665B1 (ko) 2011-05-19
US7903760B2 (en) 2011-03-08
US20080136546A1 (en) 2008-06-12
US7596187B2 (en) 2009-09-29
KR20050037385A (ko) 2005-04-21
JP2005123982A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
US7596187B2 (en) Digital modulation circuit and method as well as digital demodulation circuit and method
KR101853894B1 (ko) 변조된 신호들로부터 캐리어 신호들을 추출하기
US5440268A (en) AFC circuit for QPSK demodulator
KR101850945B1 (ko) 변조된 신호들을 분리 및 추출하기
US4318049A (en) Carrier recovery circuit for use in a multi-level phase shift keying demodulator
KR20160044388A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
WO2005055449A1 (en) Bandpass sampling receiver and the sampling method
EP1063767A2 (en) Digital television tuner having simple baseband signal processing portion
KR101623275B1 (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용한 초저전력용 광대역 비동기식 이산 위상 편이 복조 회로
JP2994836B2 (ja) 復調器のａｆｃ回路
RU2350031C1 (ru) Способ передачи и приема сигналов квадратурной амплитудной модуляции, система для его осуществления, машиночитаемый носитель и применение способа для синхронизации приема сигналов квадратурной амплитудной модуляции
JP2005210436A (ja) キャリア周波数検出方法
JP3383318B2 (ja) デジタル変調波の復調装置
JPH0541717A (ja) デジタル変調波の復調装置
KR20160026339A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
GB2318229A (en) Costas loop carrier recovery circuit
JP4637661B2 (ja) 変調信号の復調装置
KR100928611B1 (ko) 신호 복조 방법 및 그 장치
KR100238172B1 (ko) 직접 확산 시스템의 복조회로
JPS61177054A (ja) 位相変調信号の受信回路
JP3396047B2 (ja) 受信装置
JP3923354B2 (ja) 自動追尾アンテナ装置
KR100630681B1 (ko) 안정한 주파수 오프셋 특성을 가지는 ａｄ-ａｆｃ 회로 및ａｔｓｃ ｄｔｖ 복조기.
JP2932289B2 (ja) ４位相復調回路
Shevyakov et al. Carrier recovery techniques analysis for PSK signals

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees