JP2923979B2 - 周波数検出回路 - Google Patents
周波数検出回路Info
- Publication number
- JP2923979B2 JP2923979B2 JP1161431A JP16143189A JP2923979B2 JP 2923979 B2 JP2923979 B2 JP 2923979B2 JP 1161431 A JP1161431 A JP 1161431A JP 16143189 A JP16143189 A JP 16143189A JP 2923979 B2 JP2923979 B2 JP 2923979B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- detection circuit
- signal
- power
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Transmission Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は周波数検出回路に関し、特にファクシミリ装
置における単一周波数のアナログ受信信号を検出する周
波数検出回路に関する。
置における単一周波数のアナログ受信信号を検出する周
波数検出回路に関する。
一般交換電話網におけるファクシミリ伝送のための手
順がCCITT T.30に勧告されている。T.30にはトーナル
手順とバイナリ手順がある。トーナル手順はアナログ・
ファクシミリを対象とし、制御機能に単一周波数を割り
当て授受する簡単なものである。ファクシミリ装置はア
ナログ受信信号からどの単一周波数かを検出し、その信
号の機能にしたがって制御される。このため、周波数検
出回路の検出時間およびその確実性はファクシミリ装置
全体の機能を定める重要な要素となる。
順がCCITT T.30に勧告されている。T.30にはトーナル
手順とバイナリ手順がある。トーナル手順はアナログ・
ファクシミリを対象とし、制御機能に単一周波数を割り
当て授受する簡単なものである。ファクシミリ装置はア
ナログ受信信号からどの単一周波数かを検出し、その信
号の機能にしたがって制御される。このため、周波数検
出回路の検出時間およびその確実性はファクシミリ装置
全体の機能を定める重要な要素となる。
従来、ディジタル信号処理によって周波数ｆの検出を
行う場合、電話回線からのアナログ受信信号をＡ−Ｄ変
換器でディジタル信号に変換し、周波数ｆだけを通過さ
せる帯域通過フィルタ（以下、BPFと記す）に入力し、B
PF出力信号のパワーを測定し、そのパワーによって検出
あるいは未検出を識別する。
行う場合、電話回線からのアナログ受信信号をＡ−Ｄ変
換器でディジタル信号に変換し、周波数ｆだけを通過さ
せる帯域通過フィルタ（以下、BPFと記す）に入力し、B
PF出力信号のパワーを測定し、そのパワーによって検出
あるいは未検出を識別する。
第３図は従来の周波数検出回路の一例のブロック図で
ある。第３図の周波数検出回路はディジタル信号として
PCM信号を用いた場合である。
ある。第３図の周波数検出回路はディジタル信号として
PCM信号を用いた場合である。
第３図に示すよう、電話回線からのアナログ受信信号
を入力とし、サンプリング周波数FSのPCM信号に変換す
るＡ−Ｄ変換器１と、サンプリング周波数FSのPCM信号
を入力とし周波数ｆだけを通過させるBPF21と,BPF21の
出力信号を入力しそのパワーを測定し出力するパワー検
出回路22と，パワー検出回路22の出力を入力し周波数ｆ
の検出あるいは未検出を識別する識別回路23とを備える
パワー解析検出回路２とを有している。
を入力とし、サンプリング周波数FSのPCM信号に変換す
るＡ−Ｄ変換器１と、サンプリング周波数FSのPCM信号
を入力とし周波数ｆだけを通過させるBPF21と,BPF21の
出力信号を入力しそのパワーを測定し出力するパワー検
出回路22と，パワー検出回路22の出力を入力し周波数ｆ
の検出あるいは未検出を識別する識別回路23とを備える
パワー解析検出回路２とを有している。
以下、第３図の周波数検出回路の動作について説明す
る。
る。
電話回線からのアナログ受信信号を入力とするＡ−Ｄ
変換器１はアナログ受信信号をサンプリング周波数FSの
PCM信号に変換して出力する。PCM信号を入力とするPBM2
1はPCM信号から周波数ｆ以外の成分を取除き、周波数ｆ
の成分だけを通過させて出力する。パワー検出回路22は
BPF21の出力を入力し、その入力信号のパワーを測定し
出力する。パワー検出回路22の出力であるパワーを入力
とする識別回路23はそのパワーが所定の値ｋより大きい
とき検出と識別し、ｋより小さいとき未検出と識別し、
周波数ｆの検出あるいは未検出の結果を出力する。
変換器１はアナログ受信信号をサンプリング周波数FSの
PCM信号に変換して出力する。PCM信号を入力とするPBM2
1はPCM信号から周波数ｆ以外の成分を取除き、周波数ｆ
の成分だけを通過させて出力する。パワー検出回路22は
BPF21の出力を入力し、その入力信号のパワーを測定し
出力する。パワー検出回路22の出力であるパワーを入力
とする識別回路23はそのパワーが所定の値ｋより大きい
とき検出と識別し、ｋより小さいとき未検出と識別し、
周波数ｆの検出あるいは未検出の結果を出力する。
上述した従来の周波数検出回路では、周波数ｆの成分
だけを通過させるBPFを用いて周波数ｆの成分のパワー
を測定し、そのパワーより単一周波数の検出あるいは未
検出を識別している。
だけを通過させるBPFを用いて周波数ｆの成分のパワー
を測定し、そのパワーより単一周波数の検出あるいは未
検出を識別している。
検出においてフィルタを用いているため、入力から所
定の出力まで応答時間を必要とする。この応答時間はフ
ィルタの時定数によって定まり、一般に検出したい周波
数が低いと１周期の入力に時間がかかるために周波数が
高いものより多くの時間を必要とする。
定の出力まで応答時間を必要とする。この応答時間はフ
ィルタの時定数によって定まり、一般に検出したい周波
数が低いと１周期の入力に時間がかかるために周波数が
高いものより多くの時間を必要とする。
即ち、第４図（ａ）及び（ｂ）に示すように、それぞ
れある所定の時間ｔにおいて周波数の高い場合に入力さ
れるアナログ受信信号と周波数の低い場合に入力される
アナログ受信信号とを示す。又、第５図（ａ）及び
（ｂ）はそれぞれ第４図（ａ）及び（ｂ）のアナログ受
信信号のパワーの増加を示す特性図で、第４図（ａ）に
示すように、周波数が高いときは、所定の時間ｔ以内に
ある所定の値ｋより大きいパワーを示すが、周波数が低
いとき所定の時間ｔでは十分なパワーを示さないため検
出できない。
れある所定の時間ｔにおいて周波数の高い場合に入力さ
れるアナログ受信信号と周波数の低い場合に入力される
アナログ受信信号とを示す。又、第５図（ａ）及び
（ｂ）はそれぞれ第４図（ａ）及び（ｂ）のアナログ受
信信号のパワーの増加を示す特性図で、第４図（ａ）に
示すように、周波数が高いときは、所定の時間ｔ以内に
ある所定の値ｋより大きいパワーを示すが、周波数が低
いとき所定の時間ｔでは十分なパワーを示さないため検
出できない。
CCITT勧告T.30から、ファクシミリ装置においては、4
62Hzの低い周波数を検出する必要がある。第６図にこの
462Hzの受信タイミングの例を示した。第６図に示すよ
うに限られた時間５〜6msで周波数462Hzを検出しようと
すると時間内に十分なパワーを示さないため従来の周波
数検出回路では検出できず、第６図のタイミングで検出
しようとした場合アナログ信号検出回路を付加しなけれ
ばならないという欠点がある。
62Hzの低い周波数を検出する必要がある。第６図にこの
462Hzの受信タイミングの例を示した。第６図に示すよ
うに限られた時間５〜6msで周波数462Hzを検出しようと
すると時間内に十分なパワーを示さないため従来の周波
数検出回路では検出できず、第６図のタイミングで検出
しようとした場合アナログ信号検出回路を付加しなけれ
ばならないという欠点がある。
本発明の周波数検出回路は、電話回線からのアナログ
受信信号を入力しサンプリング周波数のディジタル信号
を出力するＡ−Ｄ変換器と、前記ディジタル信号を入力
とし前記アナログ受信信号の一周期の時間から周波数解
析して所定の周波数が検出されたか否かを識別して出力
する周波数解析検出回路と、前記ディジタル信号を入力
としディジタルフィルタによる所定の周波数のパワー解
析により所定の周波数が検出されたか否かを識別して出
力するパワー解析検出回路と、前記周波数検出回路の出
力と前記パワー解析検出回路の出力とを入力とし所定の
制御信号にしたがっていずれか一方を出力する選択回路
とを有している。
受信信号を入力しサンプリング周波数のディジタル信号
を出力するＡ−Ｄ変換器と、前記ディジタル信号を入力
とし前記アナログ受信信号の一周期の時間から周波数解
析して所定の周波数が検出されたか否かを識別して出力
する周波数解析検出回路と、前記ディジタル信号を入力
としディジタルフィルタによる所定の周波数のパワー解
析により所定の周波数が検出されたか否かを識別して出
力するパワー解析検出回路と、前記周波数検出回路の出
力と前記パワー解析検出回路の出力とを入力とし所定の
制御信号にしたがっていずれか一方を出力する選択回路
とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のブロック図である。
第１図に示すように、電話回線からのアナログ受信信
号を入力しアナログ受信信号をサンプリング周波数FSの
ディジタル信号に変換するＡ−Ｄ変換器１と、ディジタ
ル信号を入力としBPFを用いて所望の周波数のパワーを
解析し検出又は未検出を出力するパワー解析検出回路２
と、ディジタル信号を入力とし受信信号の周期を解析し
て検出又は未検出を出力する周波数解析検出回路３と、
パワー解析検出回路２と周波数解析検出回路３の出力を
入力とし制御信号ａに従っていずれか一方を選択して出
力する選別回路４とを有している。
号を入力しアナログ受信信号をサンプリング周波数FSの
ディジタル信号に変換するＡ−Ｄ変換器１と、ディジタ
ル信号を入力としBPFを用いて所望の周波数のパワーを
解析し検出又は未検出を出力するパワー解析検出回路２
と、ディジタル信号を入力とし受信信号の周期を解析し
て検出又は未検出を出力する周波数解析検出回路３と、
パワー解析検出回路２と周波数解析検出回路３の出力を
入力とし制御信号ａに従っていずれか一方を選択して出
力する選別回路４とを有している。
電話回線からのアナログ受信信号を入力とするＡ−Ｄ
変換器１は、アナログ受信信号をサンプリング周波数FS
のPCM信号に変換し出力する。Ａ−Ｄ変換器１の出力で
あるディジタル信号はパワー解析検出回路２と周波数解
析検出回路３に入力される。ディジタル信号を入力した
パワー解析検出回路２の動作は前述した第３図の従来例
１と構成及び動作が同一であり、説明を省略する。
変換器１は、アナログ受信信号をサンプリング周波数FS
のPCM信号に変換し出力する。Ａ−Ｄ変換器１の出力で
あるディジタル信号はパワー解析検出回路２と周波数解
析検出回路３に入力される。ディジタル信号を入力した
パワー解析検出回路２の動作は前述した第３図の従来例
１と構成及び動作が同一であり、説明を省略する。
周波数解析検出回路３はレジスタ31とカウンタ32と識
別回路33とから成り、レジスタ31はサンプリング周波数
FSのPCM信号を格納し、カウンタ32はレジスタ31からPCM
のサイン・ビットを入力としサンプリング周波数FSに同
期してカウントアップする。識別回路33はカウンタ32の
出力の計数値を入力し周波数ｆを示す計数値であるか否
かを識別する。
別回路33とから成り、レジスタ31はサンプリング周波数
FSのPCM信号を格納し、カウンタ32はレジスタ31からPCM
のサイン・ビットを入力としサンプリング周波数FSに同
期してカウントアップする。識別回路33はカウンタ32の
出力の計数値を入力し周波数ｆを示す計数値であるか否
かを識別する。
アナログ受信信号をPCM信号に変換したときのサイン
・ビットは、サイン・ビットが高レベルから一旦低レベ
ルとなり、再び高レベルになるまでがアナログ受信信号
の周期を示す。レジスタ31のサイン・ビットを入力とす
るカウンタ32はサイン・ビットが低レベルから高レベル
に変化したとき計数値を出力し、その後計数値をリセッ
トする。カウンタ32はサイン・ビットが一度低レベルに
変化し再び高レベルに変化するまでのサンプリング周波
数FSに同期しカウントアップを続ける。サイン・ビット
が低レベルから高レベルに変化したときは計数値を出力
し、その後計数値をリセットする。識別回路33はカウン
タ32の計数値を入力し、計数値が周波数ｆを示す値であ
るか否かを識別する。周波数ｆを示す計数値であるか否
かの識別はFS/fの整数値で求められ、計数値が周波数ｆ
を示す値と一致すると検出、一致しなければ未検出とな
る。
・ビットは、サイン・ビットが高レベルから一旦低レベ
ルとなり、再び高レベルになるまでがアナログ受信信号
の周期を示す。レジスタ31のサイン・ビットを入力とす
るカウンタ32はサイン・ビットが低レベルから高レベル
に変化したとき計数値を出力し、その後計数値をリセッ
トする。カウンタ32はサイン・ビットが一度低レベルに
変化し再び高レベルに変化するまでのサンプリング周波
数FSに同期しカウントアップを続ける。サイン・ビット
が低レベルから高レベルに変化したときは計数値を出力
し、その後計数値をリセットする。識別回路33はカウン
タ32の計数値を入力し、計数値が周波数ｆを示す値であ
るか否かを識別する。周波数ｆを示す計数値であるか否
かの識別はFS/fの整数値で求められ、計数値が周波数ｆ
を示す値と一致すると検出、一致しなければ未検出とな
る。
パワー解析検出回路２の検出結果と周波数解析検出回
路３の検出結果を入力とする選別回路４は制御信号ａが
高レベルのとき、パワー解析検出回路２の検出結果を選
択して出力し、制御信号ａが低レベルのとき周波数解析
検出回路３の検出結果を選択して出力するように動作す
る。従って、ファクシミリの手順で次の受信信号が2100
Hzや1800Hzの高い周波数の場合、制御信号ａを高レベル
としてパワー解析検出回路２の検出結果を選択する。
又、次の受信信号が462Hzの低い周波数の場合、制御信
号ａを低レベルとして周波数解析検出回路３の検出結果
を選択する。
路３の検出結果を入力とする選別回路４は制御信号ａが
高レベルのとき、パワー解析検出回路２の検出結果を選
択して出力し、制御信号ａが低レベルのとき周波数解析
検出回路３の検出結果を選択して出力するように動作す
る。従って、ファクシミリの手順で次の受信信号が2100
Hzや1800Hzの高い周波数の場合、制御信号ａを高レベル
としてパワー解析検出回路２の検出結果を選択する。
又、次の受信信号が462Hzの低い周波数の場合、制御信
号ａを低レベルとして周波数解析検出回路３の検出結果
を選択する。
第２図は本発明の第２の実施例のブロック図でる。
第２図に示すように、上述した第１図の第１の実施例
と第２の実施例との相違点は、第１の実施例が外部から
の制御信号を用いている代りに、Ａ−Ｄ変換器１の出力
であるディジタル信号を入力とし制御信号を出力する制
御回路５を設けたことである。ディジタル信号周波数が
ある所定の周波数以上であれば制御信号を低レベルと
し、以下であれば制御信号を高レベルとする。
と第２の実施例との相違点は、第１の実施例が外部から
の制御信号を用いている代りに、Ａ−Ｄ変換器１の出力
であるディジタル信号を入力とし制御信号を出力する制
御回路５を設けたことである。ディジタル信号周波数が
ある所定の周波数以上であれば制御信号を低レベルと
し、以下であれば制御信号を高レベルとする。
このように第２の実施例では、制御信号を外部から入
力せず、ディジタル受信信号を入力とする制御回路５が
受信信号の周波数をチェックして出力するため、外部か
ら制御することなく自動的にパワー解析検出回路２の検
出結果か周波数解析検出回路３の検出結果を選択できる
という利点がある。
力せず、ディジタル受信信号を入力とする制御回路５が
受信信号の周波数をチェックして出力するため、外部か
ら制御することなく自動的にパワー解析検出回路２の検
出結果か周波数解析検出回路３の検出結果を選択できる
という利点がある。
以上説明したように本発明は、BPFを用いて所望の周
波数のパワーより信号の検出又は未検出を識別するパワ
ー解析検出回路と、受信信号の一周期の時間により周波
数を解析して検出又は未検出を識別する周波数解析検出
回路の２種類の検出回路と、選別回路とを設け、選別回
路によって２種類の検出回路のどちらかを選択すること
により、アナログ受信信号の検出時間が限られている場
合も、アナログ受信信号がどんな周波数の場合も、アナ
ログ回路を付加することなく、適切な検出回路を選択し
て検出することができる効果がある。
波数のパワーより信号の検出又は未検出を識別するパワ
ー解析検出回路と、受信信号の一周期の時間により周波
数を解析して検出又は未検出を識別する周波数解析検出
回路の２種類の検出回路と、選別回路とを設け、選別回
路によって２種類の検出回路のどちらかを選択すること
により、アナログ受信信号の検出時間が限られている場
合も、アナログ受信信号がどんな周波数の場合も、アナ
ログ回路を付加することなく、適切な検出回路を選択し
て検出することができる効果がある。
第１図は本発明の第１の実施例のブロック図、第２図は
本発明の第２の実施例のブロック図、第３図は従来の周
波数検出回路の一例のブロック図、第４図（ａ）及び
（ｂ）はそれぞれ第３図の周波数検出回路の動作を説明
するためのアナログ受信信号の周波数による所定時間内
の入力を示す波形図、第５図（ａ）及び（ｂ）はそれぞ
れ第４図（ａ）及（ｂ）のアナログ受信信号の入力に対
するパワーの増加を示す特性図、第６図はCCITT T.30
に準拠したアナログ受信信号の一例の波形図である。 １……Ａ−Ｄ変換器、２……パワー解析検出回路、３…
…周波数解析検出回路、４……選別回路、５……制御回
路、21……BPF、22……パワー検出回路、23……識別回
路、31……レジスタ、32……カウンタ、33……識別回
路、ａ……制御信号。
本発明の第２の実施例のブロック図、第３図は従来の周
波数検出回路の一例のブロック図、第４図（ａ）及び
（ｂ）はそれぞれ第３図の周波数検出回路の動作を説明
するためのアナログ受信信号の周波数による所定時間内
の入力を示す波形図、第５図（ａ）及び（ｂ）はそれぞ
れ第４図（ａ）及（ｂ）のアナログ受信信号の入力に対
するパワーの増加を示す特性図、第６図はCCITT T.30
に準拠したアナログ受信信号の一例の波形図である。 １……Ａ−Ｄ変換器、２……パワー解析検出回路、３…
…周波数解析検出回路、４……選別回路、５……制御回
路、21……BPF、22……パワー検出回路、23……識別回
路、31……レジスタ、32……カウンタ、33……識別回
路、ａ……制御信号。
Claims (1)
- 【請求項１】電話回線からのアナログ受信信号を入力し
サンプリング周波数のディジタル信号を出力するＡ−Ｄ
変換器と、前記ディジタル信号を入力とし前記アナログ
受信信号の一周期の時間から周波数解析して所定の周波
数が検出されたか否かを識別して出力する周波数解析検
出回路と、前記ディジタル信号を入力としディジタルフ
ィルタによる所定の周波数のパワー解析により所定の周
波数が検出されたか否かを識別して出力するパワー解析
検出回路と、前記周波数検出回路の出力と前記パワー解
析検出回路の出力とを入力とし所定の制御信号にしたが
っていずれか一方を出力する選択回路とを有することを
特徴とする周波数検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161431A JP2923979B2 (ja) | 1989-06-23 | 1989-06-23 | 周波数検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1161431A JP2923979B2 (ja) | 1989-06-23 | 1989-06-23 | 周波数検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0326192A JPH0326192A (ja) | 1991-02-04 |
| JP2923979B2 true JP2923979B2 (ja) | 1999-07-26 |
Family
ID=15734981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1161431A Expired - Lifetime JP2923979B2 (ja) | 1989-06-23 | 1989-06-23 | 周波数検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2923979B2 (ja) |
-
1989
- 1989-06-23 JP JP1161431A patent/JP2923979B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0326192A (ja) | 1991-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6823025B2 (en) | Amplitude modulation detector | |
| US4718097A (en) | Method and apparatus for determining the endpoints of a speech utterance | |
| EP0465178B1 (en) | Device for detecting a plurality of frequencies sent from an exchange | |
| US5392347A (en) | Ringing tone signal detecting circuit | |
| JP2923979B2 (ja) | 周波数検出回路 | |
| KR100198669B1 (ko) | 직렬 인터페이스장치 및 인터페이스 방법 | |
| JPH05268545A (ja) | テレビジョン信号種類判別装置 | |
| JP3997914B2 (ja) | 水平同期信号分離回路及び水平同期信号分離装置 | |
| JPS63151144A (ja) | 着信検出装置 | |
| JP3068034B2 (ja) | 周波数検出装置 | |
| KR0162225B1 (ko) | Vsb시스템의 비트에러율 측정장치 | |
| JPH02276356A (ja) | 周波数検出回路 | |
| JP2524922Y2 (ja) | ブルーシグナル発生器付き多重化装置 | |
| JPS598211Y2 (ja) | ノイズ検出回路 | |
| JP2845007B2 (ja) | トーン検出回路 | |
| KR890004415B1 (ko) | 적외선 원격신호의 수신처리 방법 | |
| JP2917667B2 (ja) | 呼出用トーン信号検出回路 | |
| JP3394944B2 (ja) | 誤り検出装置 | |
| JP2793726B2 (ja) | 水平同期信号検出装置 | |
| JP2601172B2 (ja) | クロック信号の余剰パルス検出回路 | |
| JPH0262138A (ja) | データ取込回路 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPH11502999A (ja) | トーン検出を改善した伝送システム | |
| JPH01135116A (ja) | 入力断検出回路 | |
| JPH08339247A (ja) | 形態自動判別装置 |