JPH04324764A - 同期判定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル伝送されて
くる例えばハイビジョン信号の同期判定回路に関する。

【０００２】

【従来の技術】ハイビジョン受信機で使用される同期判
定回路として、特開昭６１−２４８６７４号公報に記載
されているものがある。この同期判定回路は、伝送され
てくるパケットデ−タ（映像信号、音声信号、コントロ
ールデ−タ、フレームパルス等を含む）から、フレーム
パルスを検出し、これに同期した各種のタイミング信号
を作成し、システム動作の重要な役割を果たしている。

【０００３】図３は、ハイビジョン方式で採用されてい
るパケット形式の伝送信号の１れいをフレーム分のフォ
ーマットを示している。図４はフレームパルス波形を示
している。１ラインの途中から４クロック（ＣＫ）毎に
“Ｌ”（ローレベル）、“Ｈ”（ハイレベル）を繰り返
す期間が設けられ、さらに１ライン目と２ライン目では
極性が反転された関係となっている。通常、このような
パターンは、映像信号にはほとんど存在しない。そこで
、現信号（２ライン目のフレームパルス）と４クロック
遅延させた信号とのイクスクルーシブオア（排他的論理
輪）を得るとともに、現信号（２ライン目のフレームパ
ルス）と１ライン前のフレームパルスとのイクスクルー
シブオア（排他的論理輪）を得ると、双方とも“Ｈ”で
あるときをフレームパルスが入力しているして判断でき
ることになる。

【０００４】図５は、上記同期判定回路を示している。 入力端子１０に導入されたパケット形式の信号は、アナ
ログデジタル（以下Ａ／Ｄと記す）変換器１００にてデ
ジタル信号に変換された後、低域通過フィルタ（以下Ｌ
ＰＦと記す）１０１に入力される。ＬＰＦ１０１の出力
は、４クロック遅延器１０１、１Ｈ（１水平期間）遅延
器１０３、イクスクルーシブオア回路１０４、１０５に
入力される。イクスクルーシブオア回路１０４には４ク
ロック遅延器１０２の出力も供給されている。またイク
スクルーシブオア回路１０５には１Ｈ遅延器１０３の出
力も供給されている。従って、現信号（２ライン目のフ
レームパルス）と４クロック遅延させた信号とのイクス
クルーシブオア（排他的論理輪）が、イクスクルーシブ
オア回路１０４でとられ、現信号（２ライン目のフレー
ムパルス）と１ライン前のフレームパルスとのイクスク
ルーシブオア（排他的論理輪）がイクスクルーシブオア
回路１０５でとられる。イクスクルーシブオア回路１０
４と１０５の出力は、アンド回路１０６に入力される。

【０００５】よって、双方のイクスクルーシブオア回路
１０２と１０４からハイレベルの出力が得られたときは
、オア回路１０６からフレームパルスの検出を示すハイ
レベルの出力が得られる。アンド回路１０６の出力は、
ゲート回路１０７を介して積分器１０８に入力される。 積分器１０８では、ハイレベルの期間では、クロックを
カウントしており、その計数出力は、コンパレータ１０
９に供給される。コンパレータ１０９では、積分出力と
一定値との比較を行い、積分地が一定値を越えると、そ
の出力をゲート回路１１０を介してアンド回路１１１の
一方の入力端子に供給する。

【０００６】図２は上記の回路がフレームパルスを検出
するときの各部の信号波形を示している。アンド回路１
１１の他方の入力端子には、ゲート回路１０７からの出
力も供給されている。ゲート回路１０７からは、ハイレ
ベル期間が過ぎてから一定時間後にクリアパルスが出力
されるようになっている。このクリアパルスにより積分
器１０８はリセットされ、コンパレータ１０９の出力は
ハイレベルからローレベルに変化する。これを受けて、
ゲート回路１１０は、フレームパルス波形のフレームパ
ルス点でゲートパルスを出力する。このタイミングでゲ
ート回路１０７からアンド回路１１１に正極性のパルス
が与えられる。よって、アンド回路１１１からフレーム
パルス検出出力が得られる。

【０００７】この検出出力は、次段のノイズマスク検出
回路１１２とアンド回路１１３に入力される。ノイズマ
スク検出回路１１２では数μｓ期間検出されたフレーム
パルス検出出力の後にはパルスを出力しないようにして
いる。これは水平同期の検出を行う期間システムカウン
タがクリアされるのを保護するためである。アンド回路
１１３の出力は、ナンド回路１１６とナンド回路１１４
に供給される。ナンド回路１１４には、内部フレームパ
ルスが供給されている。内部フレームパルスは、受信機
内部において、フレームパルス検出に同期してフライホ
イール動作により作成されているパルスである。ナンド
回路１１４の出力は、同期判定回路１１５に供給される
。同期判定回路１１５は、内部フレームパルスと、外部
フレームパルスの位相が一致しているかどうかを判定す
るものであり、今、位相が一致していないとすると非同
期状態であり、出力はハイレベルとなっている。従って
検出されたフレームパルスは、ナンド回路１１６で反転
された形で出力され、フリップフロップ回路１１７に入
力され、これによりフリップフロップ回路１１７の出力
がシステムカウンタ１１８をクリアするように動作する
。

【０００８】システムカウンタ１１８は、その計数出力
をタイミング発生器１１９に入力する。タイミング発生
器１１９は、システムカウンタの計数出力に基づいて内
部回路の各種タイミング信号を作成している。内部フレ
ームパルスも同様である。

【０００９】

【発明が解決しようとする課題】上記した従来の同期判
定装置には以下のような問題点がある。

【００１０】［１］本来のフレームパルス以外の期間で
誤フレームパルスが検出された場合、１フレ−ム期間中
に少なくとも２回以上システムカウンタ１１８がクリア
され、同期がかけられる。従って、その計数値に基づい
てタイミング発生器１１９から出力される内部フレーム
パルスは、誤った位相位置で発生されるかまたは発生さ
れない状態となる。すると、検出された外部フレームパ
ルスと内部フレームパルスとの位相比較がナンド回路１
１４において得られなくなる（常に誤っている）。この
状態になると、同期判定回路１１５のクリアが得られず
、同期がかかなくなる。

【００１１】［２］Ｃ／Ｎの低下などにより真のフレー
ムパルスが検出されず、誤フレームパルスにより同期が
かかってしまった場合、このときの映像が静止画である
と、システムカウンタ１１８は誤フレームパルスでクリ
アされて動作しているので、内部フレームパルスは誤フ
レームパルスの位相で出力される。その後、伝送状態が
改善され真のフレームパルスが検出されても、内部フレ
ームパルスとの位相がずれており、ナンド回路１１４の
出力はハイレベルを維持し、同期判定回路１１５がクリ
アされない。従って、この場合は同期判定回路１１５内
部のカウンタの計数が進み同期外れを検出できそうであ
る。しかし、誤フレームパルスも検出されているので、
この誤フレーム検出パルスが内部フレームパルスと位相
同期したままであるか、結局ナンド回路１１４から一致
パルスが出力され、同期判定回路１１５はローレベルを
維持したままとなる。すると、ナンド回路１１６は、真
のフレームパルスの通過を阻止することになる。よって
この場合も、システムカウンタ１１８にはクリアパルス
が与えられることがなく、内部フレームパルスは、誤フ
レームパルスに同期したままとなり、誤った同期状態が
解除されない。

【００１２】［３］次に動画の誤フレームパルスで同期
がかかってしまった場合は、誤フレームパルスは次のフ
ィールド以後では検出されず、真のフレームパルスと内
部フレームパルスとの不一致が連続しておこることにな
る。そして、同期エラーと判定される設定値までエラー
がカウントアップされて初めて同期判定回路１１５の出
力がハイレベルとなり、次に検出されたフレームパルス
によりシステムカウンタがクリアされて初めて正常にな
る。よって、この場合は、同期確立までに時間がかかる
。

【００１３】そこでこの発明は、内部フレームパルスと
外部からのフレームパルスとの同期確立を正確に実現し
、誤フレームパルスに影響を受けにくい同期判定装置を
提供することを目的とする。

【００１４】

【課題を解決するための手段】この発明は、映像信号、
フレームパルスを含む同期信号及びデジタルデ−タ等が
１つのフレームパケットとして伝送されてくる信号から
、前記同期信号を検出して同期判定を行う装置において
、前記フレームパルスを検出するフレームパルス検出手
段と、

【００１５】システムカウンタの係数値を用いて少なく
とも内部フレームパルス、及び前記システムカウンタを
クリアするための自動クリアパルスを発生するタイミン
グ発生手段と、前記フレームパルス検出手段からのフレ
ームパルスと、前記内部フレームパルスとの位相が不一
致のときに不一致検出パルスを得る不一致検出手段と、

【００１６】前記フレームパルス検出信号と同期確立非
確立信号との論理積出力と、前記不一致検出パルスとの
排他的論理和出力でクリアされ、クリアされたとき前記
同期確立非確立信号をハイレベルとし、以後はローレベ
ルとする同期判定手段と、

【００１７】前記同期判定手段からの同期確立非確立信
号と、前記フレームパルス検出信号及び前記タイミング
発生手段からの自動クリアパルスとの否定論理積を得、
その出力で前記システムカウンタのクリアパルスを出力
する論理手段と、

【００１８】前記デジタルデ−タのエラー訂正を行い、
そのエラーフラッグをカウントし、ある値以上になると
誤同期フラッグ信号を発生し、前記誤同期フラッグが発
生されている期間に前記自動クリアパルスをマスクする
とともに、前記同期判定手段に所定値をロードして前記
論理積手段がフレームパルス検出信号の待機状態となる
ように制御する手段とを備えるものである。

【００１９】

【作用】上記の手段によると、非同期状態において同期
判定手段は必ず最初のフレーム検出信号によりクリアさ
れ、一定期間はクリアされないようになっているので、
１フレーム中に複数のフレームパルスが存在してもとり
あえず最初のフレームパルスに同期することになる。従
って、システムカウンタがクリアされ続けて同期がかか
らない状態が長く続くことはない。もし誤フレームパル
スに同期した場合は、エラー訂正からのフラッグ信号に
より同期判定手段がリセットされるので、誤フレームパ
ルスに同期した状態が長く続くことはない。

【００２０】

【実施例】以下この発明の実施例を図面を参照して説明
する。

【００２１】図１はこの発明の一実施例である。先に示
した従来の同期判定装置と対応する部分には同一符号を
付している。従来の装置と異なる部分は、アンド回路１
１３の出力側と、フリップフロップ回路１１７の入力側
までの経路であり、この部分を中心に説明する。アンド
回路１１３の出力（フレームパルス検出信号）は、ナン
ド回路２０１の一方に入力端子、アンド回路２０２の一
方に入力端子、ナンド回路２０５の第１入力端子にの供
給される。ナンド回路２０１の他方の入力端子には、タ
イミング発生器１１９から内部フレームパルスが供給さ
れている。ナンド回路２０１の出力は、イクスクルーシ
ブオア回路２０３の一方の入力端子に供給され、このイ
クスクルーシブオア回路２０３の他方の入力端子にはア
ンド回路２０２の出力が供給されている。

【００２２】イクスクルーシブオア回路２０３の出力は
、同期判定回路２０４のクリア端子に供給される。同期
判定回路２０４の出力（同期確立非確立信号）は、ナン
ド回路２０５の第３入力端子に供給される。ナンド回路
２０５の第２入力端子には、後述するオア回路２０６の
出力が供給されている。ナンド回路２０５の出力は、フ
リップフロップ回路１１７に供給される。

【００２３】イクスクルーシブオア回路１０４と１０５
は、図３に示す波形のフレームパルスが到来した時に、
両方ともハイレベルとなり、アンド回路１０７からフレ
ームパルス検出出力が得られる。積分器１０８は、フレ
ームパルス検出の補助的手段として動作している。

【００２４】図２に示すように、フレームパルスの検出
期間にビットエラーがあっても、積分器１０８の積分処
理は一定期間はフライホイール動作により進むようにな
っている。積分器１０８の積分値が一定値以上になると
、コンパレータ１０９の出力がハイレベルとなる。その
後、フレームパルス期間が終り、積分器１０８はゲート
回路１０７から出力されるクリアパルスによりクリアさ
れ、コンパレータの出力はハイレベルからローレベルに
変化する。それを受けてゲート回路１１０では図３に示
すフレームパルス波形のフレームパルス点にゲートパル
スを出力し、その期間にゲート回路１０７で正極性のパ
ルスを出力すれば、アンド回路１１１の出力がフレーム
パルスとなる。

【００２５】次段のノイズマスクゲート発生回路１１２
では、数μｓ期間検出されたフレームパルスの後にパル
スを出力しないようにしている。これは水平同期の検出
を行う期間システムカウンタがクリアされるのを保護す
るためである。

【００２６】次に、同期判定回路部（２０１〜２０６）
の初期状態が非同期状態で、同期判定回路２０４の出力
がハイレベルである場合、前段で検出されたフレームパ
ルスはナンド回路２０１、アンド回路２０２、ナンド回
路２０５に入力される。そしてナンド回路２０１の他方
の入力には内部フレームパルスが供給されているのであ
るが、非同期のために位相が一致せず、ナンド回路２０
１の出力はハイレベルとなる。そしてアンド回路２０２
では、他の入力がハイレベルであるために出力はハイレ
ベルである。またイクスクルーシブオア回路２０３の入
力は両方ともハイレベルであるために出力がローレベル
となり、同期判定回路２０４がクリアされる。これによ
り同期判定回路の出力は、同期クロックのローレベルと
なり、アンド回路２０２の出力はローレベルとなり、イ
クスクルーシブオア回路２０３は単なるバッファと同じ
機能を奏する。

【００２７】以上のように常に、最初に検出されたフレ
ームパルスは、ナンド回路２０５を通りシステムカウン
タ１１０をリセットすることができ、フレームパルスに
同期させることができる。従って、１フレーム中に誤フ
レームパルスが存在した場合でも、必ず同期をかけるこ
とができる。

【００２８】さらに、もし誤ったフレームパルスで同期
がかかってしまう可能性があるために、コントロールデ
−タの抽出状態をモニタして安全性を向上している。タ
イミング発生器１１９からのコントロールデ−タ抽出パ
ルスは、コントロール信号抽出回路２１１に供給されて
いる。コントロールデ−タと、フレームパルスとは所定
の位相関係にあるので、タイミング発生器１１９からの
コントロールデ−タ抽出パルスは、コントロールデ−タ
の入力タイミングに一致する筈である。コントロール信
号抽出回路２１１は、低域通過フィルタ１０１からの信
号の中からコントロールデ−タを抽出し、デ−タ訂正回
路２１２に供給する。ここで、コントロールデ−タ抽出
パルスと、コントロールデ−タの位相関係が一致して以
内場合、エラー訂正回路２１２からは、訂正不可能を示
すフラッグが出力される。このフラッグは、多数決回路
２１３に供給される。多数決回路２１３では、例えば、
８種類のデ−タについてエラーフラッグの多数決をとり
、例えば１／２以上が誤りであれば誤フレームで同期が
かかっているものと判定し、同期判定回路２０４を強制
的にリセットするためのリセットパルスを出力する。 これにより、システムは、リセットの後、最初に検出さ
れたフレームパルスで再リセットがかかり、同じ誤フレ
ームパルスで同期が連続してかかるのを防止できる。

【００２９】さらに、リセットパルスは、オア回路２０
６を介してナンド回路２０５の第２入力端子に供給され
ている。これは、タイミング発生器１１９からの内部パ
ルス（自動クリアパルス）により誤フレームに同期して
自動的にリセットがかかっていたのを、マスクするため
である。このマスク動作により、誤フレームパルスで再
リセットがかかるのを防いでいる。

【００３０】以上説明したように、この装置によれば１
フレーム中に誤フレームパルスが複数存在する場合、従
来は同期をかけることができなかったが、最初のフレー
ムパルスにより同期をかけることができる。もし誤フレ
ームパルスで同期がかかったとしても、コントロールデ
−タをモニタすることで少なくとも２フレーム以内で同
期をかけなおすことができる。従来では同期判定回路の
エラーと判断される一定値まで連続して内部フレームパ
ルスと外部フレームパルスの位相が不一致でない限りリ
セットが行われなかった。静止画の誤フレームパルスで
同期がかかっている場合、従来は誤同期を解除できなか
ったが、この発明装置では少なくとも２フレーム以内で
解除できる。

【００３１】

【発明の効果】以上説明したようにこの発明によれば、
内部フレームパルスと外部からのフレームパルスとの同
期確立を正確に実現し、誤フレームパルスに影響を受け
にくい装置を得ることができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す回路図。

【図２】フレームパルス検出動作を説明するために示し
た信号波形図。

【図３】ハイビジョン信号のフレームフォーマットを示
す図。

【図４】フレームパルスを示す波形図。

【図５】従来の同期判定装置を示す図。

【符号の説明】

１００…アナログデジタル変換器、１０１…低域通過フ
ィルタ、１０２、１０３…遅延器、１０４、１０５、２
０３…イクスクルーシブオア回路、１０６…アンド回路
、１０７…ゲート回路、１０８…積分器、１０９…コン
パレータ、１１０…ゲート回路、１１１、１１３、２０
２…アンド回路、１１２…ノイズマスクゲート発生回路
、１１７…フリップフロップ回路、１１８…システムカ
ウンタ、１１９…タイミング発生器、２０１、２０５…
ナンド回路、２０４…同期判定回路、２０６…オア回路
、２１１…コントロール信号抽出回路、２１２…エラー
訂正回路、２１３…多数決回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　映像信号、フレームパルスを含む同期
   信号及びデジタルデ−タ等が１つのフレームパケットと
   して伝送されてくる信号から、前記同期信号を検出して
   同期判定を行う装置において、前記フレームパルスを検
   出するフレームパルス検出手段と、システムカウンタの
   係数値を用いて少なくとも内部フレームパルス、及び前
   記システムカウンタをクリアするための自動クリアパル
   スを発生するタイミング発生手段と、前記フレームパル
   ス検出手段からのフレームパルスと、前記内部フレーム
   パルスとの位相が不一致のときに不一致検出パルスを得
   る不一致検出手段と、前記フレームパルス検出信号と同
   期確立非確立信号との論理積出力と、前記不一致検出パ
   ルスとの排他的論理和出力でクリアされ、クリアされた
   とき前記同期確立非確立信号をハイレベルとし、以後は
   ローレベルとする同期判定手段と、前記同期判定手段か
   らの同期確立非確立信号と、前記フレームパルス検出信
   号及び前記タイミング発生手段からの自動クリアパルス
   との否定論理積を得、その出力で前記システムカウンタ
   のクリアパルスを出力する論理手段と、前記デジタルデ
   −タのエラー訂正を行い、そのエラーフラッグをカウン
   トし、ある値以上になると誤同期フラッグ信号を発生し
   、前記誤同期フラッグが発生されている期間に前記自動
   クリアパルスをマスクするとともに、前記同期判定手段
   に所定値をロードして前記論理積手段がフレームパルス
   検出信号の待機状態となるように制御する手段とを具備
   したことを特徴とする同期判定装置。