JP6737642B2 - シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 - Google Patents
シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 Download PDFInfo
- Publication number
- JP6737642B2 JP6737642B2 JP2016118160A JP2016118160A JP6737642B2 JP 6737642 B2 JP6737642 B2 JP 6737642B2 JP 2016118160 A JP2016118160 A JP 2016118160A JP 2016118160 A JP2016118160 A JP 2016118160A JP 6737642 B2 JP6737642 B2 JP 6737642B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clocks
- clock
- flip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
バッファの出力を、クロックセレクタからのリカバリクロックに応じてリタイミングすることにより、さらに回路動作を安定化できる。
図6は、図3の受信回路20を備えるUSBトランシーバIC100のブロック図である。USBトランシーバIC100は、受信回路20に加えて、レシーバ102およびデジタル信号処理部104を生成する。レシーバ102は、アナログフロントエンドであり、差動のUSBデータ信号D+,D−をシングルエンドに変換し、受信データS1を生成する。
実施の形態では、バッファ26の段数、すなわちサイクル数を、1としたが本発明はそれに限定されない。バッファ26の段数は、制御遅延などを考慮して決定すればよい。
図3では、データセレクタ28の後段に、受信フリップフロップ34を設けたが、受信フリップフロップ34の代わりに、データセレクタ28の出力S5を、システムクロックでリタイミングするフリップフロップを設けてもよい。
実施の形態では用途としてUSBオーディオを説明したが、オーディオデータ以外の受信にも適用可能である。さらには、本発明はUSBに限定されず、USBと同様に非同期伝送を行うシリアルインタフェース、たとえばUART(Universal Asynchronous Receiver Transmitter)などに適用することが可能である。
Claims (6)
- シリアル形式の受信データの受信回路であって、
位相差が360°/N(Nは2以上の整数)であるN個のクロックを含むN相クロックを前記受信データと非同期で生成する多相クロック発生器と、
前記N個のクロックに対応するN個のバッファであり、それぞれが、対応するクロックに応じて前記受信データを所定サイクル数にわたり取り込むN個のバッファと、
前記N個のバッファの出力データを受けるデータセレクタと、
前記受信データの変化点と前記N個のクロックそれぞれのエッジの関係にもとづいて、前記データセレクタを制御する位相検出回路と、
を備え、
前記位相検出回路は、
前記N個のクロックに対応し、それぞれが、対応するクロックに応じて前記受信データをラッチするN個のフリップフロップと、
前記N個のフリップフロップに対応するN個の論理ゲートであって、i番目(1≦i≦N)の論理ゲートは、i番目のフリップフロップの出力と、(i+1)番目(ただし、N+1は1とする)のフリップフロップの出力の排他的論理和を出力する、N個の論理ゲートと、
前記N個の論理ゲートの出力にもとづいて、前記受信データの変化点の位置を判定し、当該変化点の位置に所定値を加算することにより、前記データセレクタが選択すべき出力データを示す選択信号を生成する判定部と、
を含むことを特徴とする受信回路。 - 前記N個のクロックを受け、前記選択信号に応じたひとつのクロックを出力するクロックセレクタと、
前記クロックセレクタからのクロックに応じて、前記データセレクタの出力データをラッチするフリップフロップと、
をさらに備えることを特徴とする請求項1に記載の受信回路。 - USB(Universal Serial Bus)ハイスピード規格に対応することを特徴とする請求項1または2に記載の受信回路。
- 請求項1から3のいずれかに記載の受信回路を備えることを特徴とするトランシーバ回路。
- USBケーブルが着脱可能に接続されるレセプタクルと、
前記レセプタクルと接続される請求項4に記載のトランシーバ回路と、
前記トランシーバ回路を介してデータの送受信を行うプロセッサと、
を備えることを特徴とする電子機器。 - シリアル形式の受信データの受信方法であって、
位相差が360°/N(Nは2以上の整数)であるN個のクロックを含むN相クロックを生成するステップと、
前記N個のクロックに対応するN個のバッファを用い、前記受信データをN個のクロックそれぞれのタイミングで、所定サイクル数にわたり取り込むステップと、
前記N個のクロックに対応するN個のフリップフロップを用い、各フリップフロップが、対応するクロックに応じて前記受信データをラッチするステップと、
前記N個のフリップフロップに対応するN個の論理ゲートを用い、i番目(1≦i≦N)の論理ゲートが、i番目のフリップフロップの出力と(i+1)番目(ただし、N+1は1とする)のフリップフロップの出力の排他的論理和を出力するステップと、
前記N個の論理ゲートの出力にもとづいて、前記受信データの変化点の位置を判定し、当該変化点の位置に所定値を加算することにより選択信号を生成するステップと、
前記N個のバッファの出力の中から、前記選択信号に応じたひとつを選択するステップと、
を備えることを特徴とする受信方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016118160A JP6737642B2 (ja) | 2016-06-14 | 2016-06-14 | シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016118160A JP6737642B2 (ja) | 2016-06-14 | 2016-06-14 | シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017224946A JP2017224946A (ja) | 2017-12-21 |
JP6737642B2 true JP6737642B2 (ja) | 2020-08-12 |
Family
ID=60686055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016118160A Active JP6737642B2 (ja) | 2016-06-14 | 2016-06-14 | シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6737642B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6907096B1 (en) * | 2000-09-29 | 2005-06-14 | Intel Corporation | Data recovery method and apparatus |
JP3622685B2 (ja) * | 2000-10-19 | 2005-02-23 | セイコーエプソン株式会社 | サンプリングクロック生成回路、データ転送制御装置及び電子機器 |
JP5082309B2 (ja) * | 2005-11-25 | 2012-11-28 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP2008235985A (ja) * | 2007-03-16 | 2008-10-02 | Ricoh Co Ltd | クロックデータリカバリー回路及び通信装置 |
JP2013102372A (ja) * | 2011-11-09 | 2013-05-23 | Renesas Electronics Corp | クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路 |
-
2016
- 2016-06-14 JP JP2016118160A patent/JP6737642B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017224946A (ja) | 2017-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7802123B2 (en) | Data processing apparatus and method using FIFO device | |
US7068086B2 (en) | Phase correction circuit | |
JP4672194B2 (ja) | 受信回路 | |
US20150089108A1 (en) | Clock signals for dynamic reconfiguration of communication link bundles | |
US6943595B2 (en) | Synchronization circuit | |
US8860475B1 (en) | Techniques for adjusting phases of clock signals | |
KR20050061123A (ko) | Ddr sdram 콘트롤러의 데이터 제어회로 | |
US9584305B2 (en) | Deskew FIFO buffer with simplified initialization | |
JP6687392B2 (ja) | シリアライザ装置 | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
JP6737642B2 (ja) | シリアルデータの受信回路、受信方法、トランシーバ回路、電子機器 | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
US10868552B2 (en) | Frequency divider circuit, demultiplexer circuit, and semiconductor integrated circuit | |
JP6413585B2 (ja) | 送信回路、集積回路及びパラレルシリアル変換方法 | |
KR100890388B1 (ko) | 클록 데이터 복구 방법, 클록 데이터 복구 회로를 구비한 반도체 메모리 장치 및 그를 구비하는 시스템 | |
CN108631808B (zh) | 用于数字信号传输的装置和方法 | |
JP2017060050A (ja) | 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法 | |
JP6695200B2 (ja) | シリアルデータの受信回路、トランシーバ回路、電子機器、アイドル状態の検出方法 | |
US9804634B2 (en) | Peripheral interface circuit at host side and electronic system using the same | |
US5294844A (en) | Sampling signal generation circuit | |
JPH03171945A (ja) | ディジタルシステム | |
JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
JP4945616B2 (ja) | ディジタルインターフェースを有する半導体装置 | |
JP3388656B2 (ja) | シフトレジスタ | |
US20020172311A1 (en) | Large-input-delay variation tolerant (lidvt) receiver adopting FIFO mechanism |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200422 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6737642 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |