JP3517237B2 - 同期バス・システムおよびそのためのメモリ装置 - Google Patents

同期バス・システムおよびそのためのメモリ装置

Info

Publication number
JP3517237B2
JP3517237B2 JP51576593A JP51576593A JP3517237B2 JP 3517237 B2 JP3517237 B2 JP 3517237B2 JP 51576593 A JP51576593 A JP 51576593A JP 51576593 A JP51576593 A JP 51576593A JP 3517237 B2 JP3517237 B2 JP 3517237B2
Authority
JP
Japan
Prior art keywords
data
clock
clock line
signal
line segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51576593A
Other languages
English (en)
Other versions
JPH07506920A (ja
Inventor
ガスバロ，ジェイムズ・アンソニー
ホロヴィッツ，マーク・アラン
バース，リチャード・モーリス
リー，ウィンストン・ケイ・エム
ローン，ウィンギュ
ファームウォルド，ポール・マイケル
Original Assignee
ラムバス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ラムバス・インコーポレーテッド filed Critical ラムバス・インコーポレーテッド
Publication of JPH07506920A publication Critical patent/JPH07506920A/ja
Application granted granted Critical
Publication of JP3517237B2 publication Critical patent/JP3517237B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Description

【発明の詳細な説明】 発明の分野 本発明は同期バス・システムに関する。さらに詳細に
は、本発明は、クロック・データ・スキューを最小限に
抑えてエラーを回避し、データ送信を通過するクロック
信号に対して同期させるバス・システムに関する。
発明の背景 コンピュータ・システムは通常、バス・システムを使
用する。通常、データ・バスには幾つかの装置が結合さ
れる。従来のバス・システムは同期動作する、すなわ
ち、クロック信号を使用してデータ信号を有効化する。
同期バス・システム内では、クロック・データ・スキュ
ーが問題になる可能性がある。なぜなら、そのようなス
キューは有効なデータのクロッキングを妨げる恐れがあ
るからである。したがって、クロック・データ・スキュ
ーからデータ・エラーが発生する恐れがある。クロック
・データ・スキューは、データ信号伝搬遅延及びクロッ
ク信号伝搬遅延によって生じる。
十分短いバス及びクロック線長をもつ従来技術の同期
バスでは、クロック信号及びデータ信号が短い距離しか
進行せず、ほとんど瞬間的に到着するため、スキューは
問題にならないと思われる。しかし、長いデータ・バス
及び長いクロック線長をもつ同期バス・システム内で
は、特に、高クロック速度が望まれる場合、クロック・
データ・スキューが問題になることが多い。多数の従来
技術の同期バス・システム内では、クロック周期がクロ
ック伝搬遅延より長くなければならない。言い換えれ
ば、クロック速度は一般に、クロック線長が増加するに
つれて遅くならなければならない。従来技術のこの関係
は第１式で表される。
（１）クロック周期＞データ・ツー・クロック信号の
セットアップ時間＋データ・ツー・クロック信号の保持
時間＋クロック・データ・スキュー クロック・データ・スキューを低減する従来技術の方
式の１つを第１図に示す。単一のクロック源を使用する
のでなく複数のクロック源が使用されている。すなわ
ち、調和された多数のクロック線が単一のクロック・ジ
ェネレータに結合されている。クロック線は、クロック
線長が長いにもかかわらず、クロック信号がほとんど同
じ時点に各装置に到着するように調和されている。した
がって、図のバス・システムはバスの伝搬遅延とクロッ
ク・ツー・データ・スキューとクロック・ツー・データ
保持時間とを加算した値以上であるクロック周期によっ
て動作しなければならない。
しかし、第１図のバス・システムの１つの欠点は、そ
のバス・システムの相対的な複雑さである。クロッキン
グされる各装置にクロック線が必要であり、各クロック
線は通常、すべての装置を同時にクロッキングするよう
に慎重に調整しなければならない。第１図のバス・シス
テムの他の欠点は、クロック周期がデータ・バスの伝搬
遅延によって制限されることである。
第２図は、長いデータ・バスを使用する、異なる従来
技術の同期バス・システム方式を示す。マスタ装置は２
つのクロック信号、すなわち、受信クロックRCLK及び送
信クロックTCLKを生成する。受信クロックは、適当なフ
レーム制御信号と共に、スレーブ装置によるデータの送
信とマスタ装置によるデータ受信を共にクロッキングす
るために使用される。したがって、第２図のバス・シス
テムはクロック周期に対するデータ・バスの伝搬遅延の
影響を低減する。
第２図のバス・システム方式の欠点は、制御信号の他
に（単一のクロック源ではなく）２つのクロック源も必
要なことである。他の欠点は、第２図のバス・システム
が１つのマスタ装置しか許容しないことである。
発明の要旨及び目的 本発明の一目的は、クロック及びデータのタイミング
・エラーを低減し、あるいはなくすことである。
本発明の他の目的は、クロック及びデータのタイミン
グ・エラーを低減しながらデータの高速クロッキングを
可能にすることである。
本発明の他の目的は、クロック・データ・スキューを
最小限に抑えて比較的長い双方向データ・バスをもつバ
ス・システムでのエラーを回避することである。
本発明の他の目的は、クロック・データ・スキューを
最小限に抑えて比較的長いクロック線をもつバス・シス
テムでのエラーを回避することである。
本発明の他の目的は、クロック・データ・スキューを
最小限に抑えて比較的高い速度のバスを有するコンピュ
ータ・システムでのエラーを回避することである。
本発明の他の目的は、バスの速度がクロック線長やバ
ス長によって制限されるのを回避することである。
本発明の他の目的は、クロック・データ・スキューが
低減され、あるいはまったくない同期バス・システムを
提供することである。
本発明の他の目的は、比較的長いバスをもつ高速バス
・システムでの複雑なクロックの必要性をなくすことで
ある。
本発明の他の目的は、高速同期データ・バスを提供す
ることである。
本発明の他の目的は、バス上の装置間に一定待ち時間
プロトコルを適応させる同期データ・バスを提供するこ
とである。
本発明の他の目的は、複数のマスタ装置に適応するデ
ータ・バスを提供することである。
本発明の他の目的は、クロック同期がバス長から独立
したデータ・バスを提供することである。
クロック・データ・スキューを最小限に抑えるトポロ
ジーを有するバス・システムについて説明する。このバ
ス・システムはデータ・バスと、クロック線と、データ
信号をデータ・バスに送信するための手段とを含む。ク
ロック線は、それぞれがデータ・バスの全長に延びる２
つのセグメントを有する。これらのセグメントは、デー
タ・バスの一端での折返しによって結合されている。バ
ス・システム中の装置は、一方のクロック線セグメント
を受信クロックとして、他方のクロック線セグメントを
送信クロックとして使用する。データ信号がクロック信
号に対して一定位相関係でデータ・バス上を進行するよ
うにデータ信号をデータ・バス上に送信するための手段
が提供されている。このバス・トポロジーの結果は、デ
ータ・バス上に送信されるデータ信号が、データを受信
するために使用されるクロック信号と同じ方向に同時に
進行することである。
バス・システムは、データ信号がクロック信号に対し
て一定位相関係でデータ・バス上を進行するように、同
期回路を使用してデータ信号をデータ・バスに送信す
る。同期回路は特定の装置の送信クロックとデータを同
期する。同期回路は、受信クロックを送信クロックと比
較することによって選択信号を生成する位相比較機構を
含む。マルチプレクサは選択信号を使用して、受信クロ
ックに調整されたデータの遅延バージョンと非遅延バー
ションのどちらかを選択する。マルチプレクサ出力はラ
ッチの入力に結合され、ラッチのイネーブル入力は送信
クロックに結合されている。したがって、ラッチは特定
の装置の送信クロックと同期されてデータを出力する。
本発明の他の目的、特徴、及び利点は、以下の添付の
図面及び詳細な説明から明らかになろう。
図面の簡単な説明 本発明を添付の図面における例によって限定ではなく
例示する。なお、図面で同一の参照符号は類似の要素を
示す。
第１図は、１つの従来技術のバス・システムのブロッ
ク図である。
第２図は、他の従来技術のバス・システムのブロック
図である。
第３図は、クロック分散システムのブロック図であ
る。
第4A図は、クロック線の折返しの近くに位置する装置
のクロック信号波形の例を示す図である。
第4B図は、クロック線の中央に位置する装置のクロッ
ク信号波形の例を示す図である。
第4C図は、折返しから比較的遠くに位置する装置のク
ロック信号波形の例を示す図である。
第５図は、同期回路のブロック図である。
第６図は、同期回路の概略図である。
第7A図は、折返しの近くに位置する同期回路のタイミ
ング図である。
第7B図は、クロック線の中央近くに位置する同期回路
のタイミング図である。
第7C図は、折返しから比較的遠くに位置する同期回路
のタイミング図である。
第８図は、代替同期方式のブロック図である。
発明の説明 第３図は、１つの好ましい同期バス・システム100を
ブロック図の形で示す。以下で詳細に説明するように、
バス・システム100はクロック・データ・スキューを低
減し、あるいはなくす。そのために、バス・システム10
0はクロック分散システムを各装置内の同期回路と共に
使用する。
クロック分散システムは、２つのセグメントを有する
クロック線を含む。一方のセグメントはデータ・バスの
一端からデータ・バスの第２の端部の近くの折返し点へ
延びている。他方のクロック・セグメントは折返しから
データ・バスの第２の端部へ延びている。このトポロジ
ーでは、装置によってデータ・バス上に結合されたデー
タ信号が、データを受信するために第２の装置によって
使用されるクロック信号と同じ方向に同時に進行する。
したがって、バス・システム100の同期回路によっ
て、クロック信号とデータ信号が一緒に進行するよう
に、実質的に送信クロックが到着した時点でデータを送
信することができる。言い換えると、同期回路は、デー
タ信号がクロック信号に対して一定位相関係でデータ・
バス上を進行するように、特定のデータ信号をデータ・
バスに送信する。これはクロック・データ・スキューを
最小限に抑えるように働き、それによって、クロック・
データ・スキューによって発生するエラーが低減され、
あるいはなくなる。
高速同期バス・システム100はマスタ装置102と、スレ
ーブ装置104、106、108、及び110とを含む。マスタ装置
102はフレーブ装置104、106、108、及び110にデータ・
バス120を介して結合されている。マスタ装置102はクロ
ック線の折返しの近くに位置することが好ましい。
「マスタ」及び「スレーブ」は、本明細書では、従来
の意味と幾分異なる。バス・システム100内では、マス
タは他のマスタとスレーブの両方と通信でき、クロック
線の折返しの近くに位置する装置である。これに対し
て、スレーブはマスタとしか通信できず、データ・バス
120に沿ってどこにでも位置することができる。
１つの実施例では、マスタ102はマイクロプロセッサ
である。他の実施例では、マスク装置102は周辺制御装
置である。１つの実施例では、スレーブ装置104、106、
108、及び110は高速メモリである。たとえば、スレーブ
装置104、106、108、及び110はDRAMでよい。他の実施例
では、スレーブ装置104、106、108、及び110はバス・ト
ランシーバである。他の実施例では、スレーブ装置10
4、106、108、及び110は周辺装置である。他の実施例で
は、スレーブ装置104、106、108、及び110は入出力（I/
O）ポートとして機能する。
同期バス・システム100は多数のスレーブ装置を含む
ことができる。ただし、図３では４つしか図示していな
い。同期通信システム100は複数のマスタを含むことも
できる。複数のマスタを含む実施例では、迅速な通信を
容易にするように、マスタ装置はクロック線の折返しの
近くに相互に接近して位置すべきである。
マスタ装置102はアクセス要求パケットを同報通信す
ることによってデータの交換を開始する。各スレーブ装
置104、106、108、及び110はアクセス要求パケットを復
合し、それ自体が選択されたスレーブ装置であるかどう
かと、要求されたアクセスのタイプを判定する。選択さ
れたスレーブ装置は次いで、データ・パケットをパイプ
ライン的に読み取り、あるいは書き込んで、適切に応答
する。
同期バス・システム100は、一定待ち時間プロトコル
を使用してデータ・バス120上でデータを交換すること
が好ましい。一定待ち時間プロトコルでは、どのスレー
ブ装置がデータを送信するかにかかわらず、マスタ装置
102によるデータに対する要求とマスタ装置102によるそ
のデータの第１バイトのクロック・インとの間に一定数
のクロック・サイクルが発生する必要がある。一定待ち
時間プロトコルでは、送信される制御情報が一定待ち時
間を使用する必要もある。
データ・バス120は、マスタ装置102とスレーブ装置10
4、106、108、及び110の間の高速双方向直接相互接続を
提供する。データ・バス120は、デュアル・エッジ転送
によって約250メガヘルツ（“MHZ"）で動作することが
好ましい。言い換えると、転送は約２ナノ秒ごとに行う
ことができる。データ・バス120のエンド・ツー・エン
ド信号伝搬遅延はクロック周期と比べて大きい。実際の
所、同期通信システム100の一実施例では、データ・バ
ス120のエンド・ツー・エンド伝搬遅延はクロック周期
のエンド・ツー・エンド伝搬遅延の約半分であり、約４
ナノ秒である。このデータ信号伝搬遅延は、幾つかの従
来の同期システムで、受け入れられないクロック・デー
タ・スキューを導入する恐れがある。
データ・バス120に結合された装置は、データを受信
し、クロック信号を受信するために、待ち時間が非常に
短い入力回路を含まなければならない。たとえば、位相
ロックループ、遅延ロックループ、またはクロック補償
回路はすべて、受け入れられるほど短い待ち時間を備え
ている。
クロック分散システム130は、クロック信号及びデー
タ信号を同じ方法に進行させることによってクロック・
データ・スキューをなくすのを助ける。クロック分散シ
ステム130はクロック132とクロック線134とを含む。ク
ロック132は装置102、104、106、108、及び110の外部に
あり、それらから独立している。クロック生成が独立し
ているので、バス・システム100は複数のマスタに適応
する。クロック132は、クロック信号がクロック132から
クロック線134の逆の端部に向かって一方向だけに進行
するようにクロック線の端部に結合されている。クロッ
ク線134はバス・システム100内のすべての装置にクロッ
ク信号を運ぶ。クロック線134は長く、データ・バス120
の長さの２倍に近く、データ・バス120の一端付近で折
り返し、または向きを変える。したがって、クロック線
134は２つのクロック線セグメントとみなすことができ
る。セグメント136はデータ・バス120の一端から、デー
タ・バス120の他端に位置する折返し点137へ延びてい
る。他方のセグメントであるセグメント138は、折返し
点137からデータ・バス120の逆の端部へ延びている。
好ましい実施例では、各クロック線セグメント136お
よび138の伝搬遅延は実質的にデータ・バス120の伝搬遅
延に等しい。
セグメント136上のクロック信号は、クロック132から
マスタ装置102に向かって進行する。このため、セグメ
ント136上のクロック信号はCLOCKTOMASTERと呼ばれてい
る。CLOCKTOMASTERは、スレーブ装置104、106、108、及
び110によって送信されるデータ信号と同じ方向にデー
タ・バス120を介して進行する。スレーブ装置104、10
6、108、及び110の送信クロック入力はCLCKTOMASTERに
結合されている。第３図では、これが、スレーブ装置送
信クロック入力TCLK1、TCLK2、TCLK3とセグメント136と
の接続によって示されている。マスタ装置102はセグメ
ント136上のクロック信号を使用して、データ・バス120
上のデータ信号を受信する。したがって、マスタ装置10
2の受信クロック入力RCLK0はセグメント136に結合され
ている。
折返し137によって、セグメント138上のクロック信号
は方向を変えて、データ・バスの逆の端部に向かって進
行する。これは、データ信号がマスタ装置102からスレ
ーブ装置104、106、108、及び110へ進行するのと同じ方
向である。このため、マスタ装置102は、CLOKFROMMASTE
Rと呼ばれる信号を送信クロックTCLK0として使用する。
対称的に、スレーブ装置104、106、108、及び110はCLOC
KFROMMASTERを受信クロック入力として使用する。マス
タ装置からのデータ信号は、セグメント138上の活動CLO
CKFROMMASTER信号と同じ方向でスレーブ装置へ進行す
る。
クロック信号とデータ信号を同じ方向にしても、クロ
ック・データ・スキューをなくすのに十分ではない。ク
ロック線134の長さは、活動クロック・パルスが各装置1
02、104、106、108、及び110に同時に到着しないような
ものである。したがって、各装置102、104、106、108、
及び110は、ちょうど活動送信クロックが通過した時点
でデータ信号をデータ・バス120上に結合しなければな
らない。これは、サーファーが波頭を捕らえてそれに乗
るために波頭を観測し予測するサーフィンに類似してい
る。しかし、装置102、104、106、108、及び110が直面
する同期の問題は、サーフィンよりも複雑である。なぜ
なら、各装置が受信クロックによってデータを受信し、
別の送信クロックによってデータを送信するからであ
る。
クロック分散システム130内では、クロック源が使用
されるので送信クロックと受信クロックは常に同じ周波
数を有する。しかし、折返し137に対する装置の位置が
与えられている場合、CLOCKFROMMASTERとCLOCKTOMASTER
の間の位相は変動する。第4A図、第4B図、及び第4C図
は、データ・バス120の伝搬遅延が１クロック周期にほ
とんど等しいバス・システム100の実施例に関するCLOCK
FROMMASTERとCLOCKTOMASTERの間の位相差を示す。もち
ろん、位相の正確な量は、クロック周期及びデータ・バ
ス長が変動するにつれて変動する。
第4A図は、折返し137の非常に近くに位置するスレー
ブ装置104のクロック信号のタイミングを示す。この位
置では、CLOCKFROMMASTER/RCLK1160とCLOCKTOMASTER/TC
LK216の間の位相差はほとんど０゜である。
第4B図は、折返し137から離れた、データ・バス120の
長さのほとんど半分の位置に位置するスレーブ装置106
用の受信クロックRCLK2160及びTCLK2162のタイミングを
示す。この位置では、CLOCKFROMMASTER/ROLK2160とCLOC
KTOMASTER/TCLK2162の間の位相差は約180゜である。
第4C図は、スレーブ装置110に対する信号のタイミン
グを示す。折返し137から遠く離れており、CLOCKFROMMA
STER/RCLK3160とCLOCKTOMASTER/TCLK3162の間の位相差
は約360゜である。
バス・システム100内の各装置が経験する位相差は、
バス・システム100内で同じ装置を使用することに対す
る課題である。この要件を満たすには、装置の受信クロ
ックと送信クロックの間の可変位相差に責任を負う同一
の回路が必要である。
第５図は、可変位相差を補償する同期回路150をブロ
ック図の形で示す。同期回路150は各装置102、104、10
6、108、及び110に含まれる。簡単に説明すると、同期
回路150は、受信クロックに調整されたデータ信号を送
信クロックと同期させる。したがって、同期回路150
は、１つの装置によってデータ・バス上に結合されたデ
ータ信号が、データを受信するために他の装置によって
使用されるクロック信号と一緒に同時に進行するように
する。
同期回路150は位相比較機構152と、遅延要素154と、
2:1マルチプレクサ156と、ラッチ158とを含む。
位相比較機構152は受信クロック入力RCLK160を送信ク
ロック入力TCLK162と比較して、２つの信号の間の相対
位相を求める。スレーブ装置104、106、108、及び110で
は、CLOCKFROMMASTERが入力RCLK160に結合され、CLOCKT
OMASTERが入力TCLK162に結合される。
位相比較機構152から出力される信号SKIP164は２つの
入力160と162の間の相対位相を表す。SKIPは折返し137
の近くのスレーブ装置ではローであり、折返し137から
遠くのスレーブ装置ではハイである。データ・バス120
の中心では、SKIP164のレベルが不確かであるが、後で
説明するようにこれは問題ではない。
SKIP164は、マルチプレクサ156への２つの入力の内ど
ちらをラッチ158に出力するかを選択する。マルチプレ
クサ156への１つの入力は、遅延されない受信データ155
である。マルチプレクサ156への第２の入力は受信デー
タ155の遅延バージョン、遅延された受信データ157であ
る。遅延された受信データ157は遅延要素154によって生
成される。折返し137から離れたスレーブ装置では、遅
延は必要とされず、SKIP164は遅延されない受信データ1
55を選択する。折返し137近くのシステム100の逆の端部
では、SKIP164は遅延された受信データ157を選択して、
それらの装置に対する短い伝搬遅延を補償する。
ラッチ158はマルチプレクサ156の出力を捕獲して、デ
ータをTCLK162と同期させる。
データ・バス120上にデータを乗せる前に、装置の送
信クロックに同期される追加段163をラッチ158の後に挿
入することができる。
第６図は同期回路150の概略図である。説明を簡単に
するために、単一のデータ・ビット用の同期回路を図示
する。データ・ワード全体に対する同期は単に、多数の
遅延要素154、2:1マルチプレクサ156、及びラッチを並
行して使用することによって達成される。１スレーブ装
置当たりに必要な位相比較機構152は１つだけである。
同期回路150は、第５図に関して説明したものとはわ
ずかに異なる。これによって、受信データは装置の送信
クロックの遷移に集中するようになる。言い換えると、
同期回路150は、第１の装置によってバスに乗せされた
データが第２の装置の受信クロックの遷移に集中するよ
うにする。これは、TCLK162の拡張バージョンTCLK＋90
゜166とデータを同期させることによって行われる。TCL
K＋90゜166は、やはり各装置102、104、106、108、及び
110に含まれる位相同期ループを使用してTCLK162から生
成される。位相同期ループはTCLK＋90゜166の補数TCLK
＋90゜B167を生成する。ここで、“B"はバー又は補数を
表す。
同期回路150内では、位相比較機構152は２つのエッジ
・トリガＤフリップフロップ回路168及び170で構成され
ている。Ｄフリップフロップ回路168はRCLKD161の立下
りエッジ上でTCLK162をサンプルする。RCLKD161はRCLK1
60のわずかに遅延されたバージョンである。このわずか
な遅延によってＤフリップフロップ回路168のタイミン
グがバイアスされ、折返し137の近くの装置では、すな
わち、CLOCKTOMASTERとCLOCKFROMMASTERが同位相のとき
は、出力がローになる。
Ｄフリップフロップ回路168の出力180は、折返し137
から離れた装置ではハイであり、折返し137の近くの装
置ではローである。出力180は、データ・バス120の中央
の近くの装置では、不確かであり、準安定性であること
もある。Ｄフリップフロップ回路170は出力180をサンプ
ルし、SKIP164がうまく整定するようにする。Ｄフリッ
プフロップ回路170は、パケットの始めを示す信号PKTST
ART182を使用して出力180をサンプルする。各スレーブ
装置は、マスタ装置102がスレーブへのアクセスを要求
したと判定したときにそれ自体のPKTSTRT182を生成す
る。PKTSTART182の立下りエッジと、SKIP164を使用して
SKIP164がうまく整定できるようにするときとの間には
十分時間がある。後述のように、データ・バス120の中
心では、マスタ装置102でのタイミングがその場合にも
受け入れられるので、SKIP164がハイで整定するか、そ
れともローで整定するかは問題ではない。
同期回路150内では、ラッチ186が遅延要素154に対応
する。ラッチ184は、RCLK160をイネーブル入力として使
用して、送信すべきデータRDATA187を捕獲する。ラッチ
186はラッチ184の出力RDE188を捕獲し、RCLKB189を使用
して半クロック・サイクルだけ遅延させる。RCLKB189は
RCLK160の補数である。
RCLK160とTCLK162の間の位相差がゼロに近づくにつれ
て、RCLK160によってクロッキングされたデータをTCLK1
62と同期させるのは難しくなる。これは、２つのクロッ
ク信号が共に同時に状態を変更するからである。ラッチ
186は、データのクロッキングヲRCLK160からRCLKB189に
変更することによってこの問題を軽減することを助け
る。
マルチプレクサ156の入力はRDO190及びRDE188に結合
されている。SKIP164は２つのマルチプレクサ入力の内
の一方を選択する。
ラッチ200および202は全体的にラッチ158に対応す
る。２つのラッチは、タイミングの危険を回避しながら
RCLKドメインとTCLKドメインの間でデータを転送するた
めに使用される。
バス120を介して伝搬された後にマスタ装置102によっ
て受信されるデータ信号は、TDATA204と呼ばれる。TDAT
A204はTDO203の遅延バージョンである。遅延の量は、追
加段163によって発生する遅延と、マスタ装置102と各ス
レーブ装置の間の信号伝搬遅延に依存する。
第7A図、第7B図、及び第7C図は、折返し137に対する
３つの異なる位置での同期回路150の動作を示す。デー
タを送信する装置にかかわらず、データは、送信側装置
の送信クロック、たとえば、スレーブ装置104、106、10
8、及び110のCLOCKTOMASTERの遷移に集中される。言い
換えると、各スレーブ104、106、108、及び110は、マス
タの受信クロックの遷移に集中されたデータを送信す
る。したがって、マスタ102は常に、有効な日付をクロ
ック・インする。
第7A図、第7B図、及び第7C図ではある種の表記法及び
規則が使用されている。これらの３つの装置中の同期回
路信号は、数値添字によって相互に区別されている。た
とえば、スレーブ装置104中のSKIP164はSKIP1と呼ば
れ、スレーブ装置108中のSKIP164はSKIP3と呼ばれてい
る。信号RCLKD1、RCLKD2、及びRCLKD3は別々の波形で表
されてはいない。これらの信号の立下りエッジはRCL
K1、RCLK2、及びRCLK3の波形上の点線で表されている。
RDE188、RDO190、TDE201、TDO203、及びTDATA204の波形
は、これらの信号がいつ有効か、あるいは無効かだけを
示し、それらの値は示していない。これらの信号が無効
な周期は複数の“X"で示されている。通常、信号は、そ
の生成元の信号の内の１つが状態を変更している間は無
効である。
第7A図は、折返し137の近くのスレーブ装置104のタイ
ミングを示す。TCLK1162はRCLKD1161が立ち下がるまで
ローであり、したがってSKIP1164はローである。マルチ
プレクサ156はRDO1190ラッチ200に結合することによっ
てSKIP1164に応答する。ラッチ202は、受信クロック・
ドメインから送信クロック・ドメインにデータを変換し
た後、TDO1203を出力する。スレーブ装置104とマスタ装
置102の間にはほとんど信号伝搬遅延がないので、TDO12
03の波形とTDATA1204の波形は同じである。TDATA1204は
常に、RCLK0162の遷移に集中する。これは一例として、
RCLK0162の遷移に整列され、かつTDATA1204と交差す
る、垂線212によって示されている。
データ・バス102の中央の近くのタイミングについて
論じる前に、折返し137から遠くのタイミングの簡単な
ケースを検討する。このケースを第7C図に示す。データ
・バス120のこの端部では、TCLK3162はRCLKD3161が立ち
下がってもハイであり、したがってSKIP3164はハイであ
る。マルチプレクサ156はRDE3188をラッチ200に結合す
ることによってSKIP3164に応答する。ラッチ202は、受
信クロック・ドメインから送信クロック・ドメインにデ
ータを変換した後、TDO3203を出力する。TDATA3204は常
に、RCLK0162の遷移に集中する。これは一例として、RC
LK0162の遷移に整列され、かつTDATA3204と交差する、
垂線212によって示されている。
第7B図は、データ・バス120の中央の近くのスレーブ
装置106のタイミングを示す。RCLKD2161が立ち下がると
き、TCLK2162はハイであっても、ローであってもよく、
したがって、SKIP2164はハイであっても、ローであって
もよい。これは、第7B図ではSKIP2164に関する２本の線
で示されており、この内の１本はハイであり１本はロー
である。その結果、マルチプレクサ156はRDE2188又はRD
O2190をラッチ200へ出力する。ラッチ200の出力TDE2201
は、TCLK＋90゜2166がハイである間、ラッチ200の入力
に従うようにイネーブルされる。TDE2201は、TCLK＋90
゜2166の立上りエッジの後の短い期間中は不確かであ
る。ラッチ200がオープンした後１ビットの間、可能な
入力の１つRDO2190が不確かなので、TDE2201は１ビット
だけ長い間不確かなままである。しかし、TDE2201は、S
KIP2164によってどの信号が選択されたかにかかわら
ず、TCLK＋90゜B2167がハイになる前に整定する。その
結果、ラッチ202の出力TDO2203が不確かなのは、TCLK＋
90゜B2167の立上りエッジの後の短い期間中だけであ
る。TDO2203は最終的にデータ・バス120に結合され、あ
る程度の伝搬遅延の後にTDATA2204としてマスタ装置102
に到着する。TDATA2204は常に、RCLK0162に集中する。
これは一例として、RCLK2162の遷移に整列され、かつTD
ATA3204と交差する、垂線212によって示されている。
したがって、第7A図、第7B図、及び第7C図は共に、バ
ス・システム100がクロック信号とデータ信号を一緒に
進行させ、かつマスタ装置102に一緒に到達させること
によってクロック・データ・スキューを低減することを
示す。
また、データを送信中のスレーブ装置にかかわらず、
データが常に同時にマスタ装置102に到着するので、バ
ス・システム100は一定待ち時間プロトコルに適応す
る。幾つかの従来のバス・システムでは、スレーブから
マスタへの可変信号伝搬遅延によって一定待ち時間プロ
トコルを使用することができない。
可変信号伝搬遅延がなぜ一定待ち時間プロトコルに対
して問題であるかは、以下の第２式に関してよりよく理
解することができる。
（２）待ち時間＝２＊（マスタ・スレーブ間信号伝搬
遅延）＋スレーブ・アクセス遅延 第２式の２つの項の内、バス・システム100内では信
号伝搬遅延だけが可変である。すべての装置が同じであ
ると仮定すると、アクセス遅延はすべてのスレーブ装置
に対して同じである。これに対して、バス・システム10
0での伝搬遅延は折返しに対する装置の位置とクロック
線の長さに応じて変動する可能性がある。したがって、
待ち時間は、同期回路150が存在する場合、マスタ・ツ
ー・スレーブ伝搬遅延の２倍だけ変動する恐れがある。
第7A図、第7B図、及び第7C図は、データの第１のバイ
トがRCLK0162の同じ立上りエッジでマスタ装置102に到
着するように同期回路150が助けることを示す。マスタ
装置102に到着すべきデータの第１のバイトをTDATA204
の“A"と呼ぶ。バイトＡが有効であるべきRCLK0162のク
ロック・パルスを“X"と呼ぶ。第７図から分かるよう
に、垂線212はパルスＸに整列されており、TDATA1、TDA
TA2、及びTDATA3の有効バイトＡデータと交差する。
第８図は代替同期システム200をブロック図の形で示
す。システム200は、同期しなければならない１データ
・ワード当たりビット数が多い設計に適している。RDAT
A187ではなくTLOAD202を同期回路150に結合することに
よって複数のビットを再整列するために同期回路150の
単一のインスタンスが使用されている。同期回路150
は、受信クロック・ドメインから送信クロック・ドメイ
ンにデータを変換するのに必要とされる制御信号206を
生成する。制御信号206は、RLOAD204が活動状況になる
よりも２クロック・サイクル前に発生するパルス信号で
ある。制御信号206は１クロック・サイクル中活動状況
に保持される。制御信号206は、その１サイクルの後
に、次のデータ・ワードを同期すべきときになるまで非
活動状況に保持される。
同期動作は、TLOAD202及びRLOAD204によって部分的に
制御される。TLOAD202とRLOAD204は共にクロック・ドメ
イン信号を受信する。TLOAD202は、RLOAD204が活動状況
になるよりも２クロック・サイクル前に発生するポジテ
ィブ・ゴーイング・エッジで活動状況になる。これによ
って、システム200は同期回路150による伝搬遅延の責任
を負うことができる。RLOAD204は、同期中のあらゆるデ
ータ・ワードの第１のクロック・サイクル全体にわたっ
てアクティブ・ハイに保持される。RLOAD204は、次のデ
ータ・ワードが受信されるまで非活動状況に保持され
る。
したがって、クロック・データ・スキューを最小限に
抑えるバス・システムについて説明した。このバス・シ
ステムはデータ・バスと、クロック線と、同期回路とを
含む。クロック線は２つのクロック線セグメントを有す
る。各クロック線セグメントはデータ・バスの全長にわ
たって延び、データ・バスの一端にある折返しによって
他方のクロック線セグメントに連結されている。クロッ
ク線は、クロック信号とデータ信号が同じ方向へ進行す
るようにする。同期回路は、データ信号が、データを受
信するために受信側装置によって使用されるクロック信
号と一緒に同時に進行するようにデータ・バス上に置か
れるように助ける。
前記の明細書では、特定の典型的な実施例に関して本
発明を説明した。しかし、本発明には、添付の特許請求
の範囲に記載したその広い趣旨及び範囲から逸脱せず
に、様々な修正及び変更を加えられることが明らかにな
ろう。したがって、明細書及び図面は、制限的な意味で
はなく例示的な意味で考察すべきである。
フロントページの続き (72)発明者 バース，リチャード・モーリス アメリカ合衆国 94306 カリフォルニ ア州・パロ アルト・ロス ロブルス・ 787 (72)発明者 リー，ウィンストン・ケイ・エム アメリカ合衆国 94080 カリフォルニ ア州・サウス サンフランシスコ・アド リアン アヴェニュ・119 (72)発明者 ローン，ウィンギュ アメリカ合衆国 95014 カリフォルニ ア州・カッパチーノ・オレンジ アヴェ ニュ・10450 (72)発明者 ファームウォルド，ポール・マイケル アメリカ合衆国 94028 カリフォルニ ア州・ポートラ ヴァレイ・ゴールデン オーク ドライブ・190 (56)参考文献 特開 平２−18658（ＪＰ，Ａ) 特開 平１−321745（ＪＰ，Ａ) 特開 平６−4471（ＪＰ，Ａ) 特開 平３−142553（ＪＰ，Ａ) 特開 昭59−111445（ＪＰ，Ａ) 特開 昭55−134424（ＪＰ，Ａ) 特開 昭60−211558（ＪＰ，Ａ) 特開 平３−240336（ＪＰ，Ａ) 特開 平５−336091（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 13/42 340 G06F 13/42 350 H04L 12/40

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】同期バス・システムであって、 データ・バスを備え、 第１端部および第２端部をそれぞれ持っていて、前記デ
    ータ・バスに沿って延びている第１および第２のクロッ
    ク線セグメントを含み、且つ、前記第１および第２のク
    ロック線セグメント双方の前記第１端部が相互に折り返
    し部で結合されている、クロック線を備え、 前記第１のクロック線セグメントの前記第２端部に結合
    されたクロック信号発生器を備え、それにより、クロッ
    ク信号が、前記第１のクロック線セグメントをその第２
    端部からその第１端部へ伝播し、前記折り返し部を介し
    て、前記第２のクロック線セグメントをその第１端部か
    ら第２端部へと伝播するようにされ、 前記データ・バスおよび前記クロック線の折り返し部に
    結合されたマスタ装置を備え、 前記データ・バスおよび前記クロック線にそれぞれ結合
    されている複数のスレーブ装置を備え、それらの複数の
    スレーブ装置の各スレーブ装置は、複数の位置のうちの
    １つの位置において前記第１及び第２のクロック線セグ
    メントに結合されており、前記複数のスレーブ装置の各
    スレーブ装置は、前記マスタ装置からの要求に応じて前
    記マスタ装置へと送信データを送出し、その送信データ
    が、前記第１のクロック線セグメントを進行するクロッ
    ク信号に並んで同期して送信されるよう構成され、そし
    て前記複数のスレーブ装置の各スレーブ装置は、前記第
    ２のクロック線セグメントを進行するクロック信号に並
    んで同期して前記マスタ装置から送られる受信データを
    受信するよう構成されており、 前記複数のスレーブ装置の各スレーブ装置には、前記マ
    スタ装置から当該スレーブ装置までの距離に応じて、す
    なわち、前記第１のクロック線セグメントから抽出した
    クロック信号および前記第２のクロック線セグメントか
    ら抽出したクロック信号の間の位相差に基づいて決定さ
    れる前記距離に応じて動作し、もし決定された距離が閾
    値を越えていなければ、前記送信データの送出を所定の
    期間だけ遅延させる同期回路が含まれている、 ことを特徴とする同期バス・システム。
  2. 【請求項２】請求項１記載の同期バス・システムにおい
    て、 前記各スレーブ装置には、前記クロック信号の遷移に応
    動し、前記クロック信号より位相の進んだ内部クロック
    信号を発生する内部クロック発生回路が備えられ、 その内部クロック信号に同期させて送信データを送出す
    るよう前記スレーブ装置が構成されている、 ことを特徴とする同期バス・システム。
  3. 【請求項３】請求項１または２に記載の同期バス・シス
    テムにおいて、 前記同期回路には、前記第１のクロック線セグメントか
    ら抽出したクロック信号および前記第２のクロック線セ
    グメントから抽出したクロック信号の間の位相差が閾値
    を越えているか否かに応じて第１の状態または第２の状
    態をとるスキップ信号を生じる位相比較器と、 そのスキップ信号の状態に従って、遅延させたデータ信
    号および遅延させてないデータ信号の何れかを選択する
    マルチプレクサとが設けられている、 ことを特徴とする同期バス・システム。
  4. 【請求項４】請求項３記載の同期バス・システムにおい
    て、 前記同期回路には、第１の時点でデータが与えられる入
    力を有し、その後の第２の時点で入力されたデータを生
    じる出力を有している記憶装置が含まれる、 ことを特徴とする同期バス・システム。
  5. 【請求項５】データ・バスを備え；第１端部および第２
    端部をそれぞれ持っていて、前記データ・バスに沿って
    延びている第１および第２のクロック線セグメントを含
    み、且つ、前記第１および第２のクロック線セグメント
    双方の前記第１端部が相互に折り返し部で結合されてい
    る、クロック線を備え；前記第１のクロック線セグメン
    トの前記第２端部がクロック信号で付勢され、そのクロ
    ック信号は、前記第１のクロック線セグメントをその第
    ２端部からその第１端部へ伝播し、前記折り返し部を介
    して、前記第１のクロック線セグメントをその第１端部
    から第２端部へと伝播するようにされ、；前記データ・
    バスおよび前記クロック線の折り返し部に結合されたマ
    スタ装置が備えられ、このマスタ装置に向けて前記デー
    タ・バスを伝播するデータ信号であって、前記第１およ
    び第２のクロック線セグメントの一方を前記マスタ装置
    に向けて進行する方のクロック信号に同期して伝播され
    るデータ信号を、前記マスタ装置が受信するようにされ
    て成る、同期バス・システムにおいて、前記マスタ装置
    の要求に従ってデータを送るために使用をする同期型の
    メモリ装置であって、 前記メモリ装置は、前記データ・バスおよび前記クロッ
    ク線にそれらに沿った何れの位置においても結合させ得
    るものであって、前記マスタ装置からの要求に従ってデ
    ータをアクセスしてそのデータを、前記データ・バス上
    に前記マスタ装置に向けて、前記第１のクロック線セグ
    メントを進行するクロック信号に並んで同期させて、送
    出するよう構成され、前記第２のクロック線セグメント
    を進行するクロック信号が、前記マスタ装置から送られ
    てくるデータに並んで同期して伝播され； 前記マスタ装置から当該メモリ装置までの距離に応じ
    て、すなわち、前記第１のクロック線セグメントから抽
    出したクロック信号および前記第２のクロック線セグメ
    ントから抽出したクロック信号の間の位相差に基づいて
    決定される前記距離に応じて動作し、もし決定された距
    離が閾値を越えていなければ、前記マスタ装置に向けた
    前記データの送出を所定の期間だけ遅延させる同期回路
    を備えている、 ことを特徴とするメモリ装置。
  6. 【請求項６】請求項５記載のメモリ装置において、前記
    クロック信号の１サイクル中に２回のデータの送出が行
    われる、ことを特徴とするメモリ装置。
  7. 【請求項７】請求項５または６に記載のメモリ装置にお
    いて、クロック信号の受信のために遅延ロック・ループ
    回路が含まれている、ことを特徴とするメモリ装置。
  8. 【請求項８】請求項5,6または７に記載のメモリ装置に
    おいて、要求に応じてデータをアクセスするための、ラ
    ンダム・アクセス・メモリが含まれている、ことを特徴
    とするメモリ装置。
  9. 【請求項９】請求項５〜８の何れか１項に記載のメモリ
    装置において、前記同期回路には、前記第１のクロック
    線セグメントから抽出したクロック信号および前記第２
    のクロック線セグメントから抽出したクロック信号の間
    の位相差が閾値を越えているか否かに応じて第１の状態
    または第２の状態をとるスキップ信号を生じる位相比較
    器と、そのスキップ信号の状態に従って、遅延させたデ
    ータ信号および遅延させてないデータ信号の何れかを選
    択するマルチプレクサとが設けられている、ことを特徴
    とするメモリ装置。
  10. 【請求項１０】請求項９に記載のメモリ装置において、
    前記同期回路には、第１の時点でデータが与えられる入
    力を有し、その後の第２の時点で入力されたデータを生
    じる出力を有している記憶装置が含まれる、ことを特徴
    とするメモリ装置。
JP51576593A 1992-03-06 1993-03-03 同期バス・システムおよびそのためのメモリ装置 Expired - Fee Related JP3517237B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US84841792A 1992-03-06 1992-03-06
US848,417 1992-03-06
PCT/US1993/001726 WO1993018463A1 (en) 1992-03-06 1993-03-03 Method and circuitry for minimizing clock-data skew in a bus system

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003200585A Division JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置

Publications (2)

Publication Number Publication Date
JPH07506920A JPH07506920A (ja) 1995-07-27
JP3517237B2 true JP3517237B2 (ja) 2004-04-12

Family

ID=25303199

Family Applications (3)

Application Number Title Priority Date Filing Date
JP51576593A Expired - Fee Related JP3517237B2 (ja) 1992-03-06 1993-03-03 同期バス・システムおよびそのためのメモリ装置
JP2003200585A Expired - Fee Related JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置
JP2006278061A Expired - Lifetime JP4219949B2 (ja) 1992-03-06 2006-10-11 同期メモリ装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2003200585A Expired - Fee Related JP4073836B2 (ja) 1992-03-06 2003-07-23 同期メモリ装置
JP2006278061A Expired - Lifetime JP4219949B2 (ja) 1992-03-06 2006-10-11 同期メモリ装置

Country Status (4)

Country Link
US (1) US5432823A (ja)
JP (3) JP3517237B2 (ja)
DE (2) DE4345604B3 (ja)
WO (1) WO1993018463A1 (ja)

Families Citing this family (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5498990A (en) * 1991-11-05 1996-03-12 Monolithic System Technology, Inc. Reduced CMOS-swing clamping circuit for bus lines
DE69316955T2 (de) * 1992-09-18 1998-07-30 Hitachi Ltd Rechenanlage mit synchronem, dynamischem Speicher
US5754764A (en) * 1994-02-22 1998-05-19 National Semiconductor Corp. Combination of input output circuitry and local area network systems
GB9411602D0 (en) * 1994-06-09 1994-08-03 Inmos Ltd Pulse generation
EP0687986A3 (en) * 1994-06-17 1996-02-14 Ibm Method and apparatus for transmitting digital data in massively parallel systems
US5655113A (en) * 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US5550875A (en) * 1994-12-29 1996-08-27 Unisys Corporation Apparatus and method for residual error clock skew bound, and clocking therewith
US5822381A (en) * 1995-05-05 1998-10-13 Silicon Graphics, Inc. Distributed global clock system
US5683391A (en) * 1995-06-07 1997-11-04 Danek Medical, Inc. Anterior spinal instrumentation and method for implantation and revision
KR970002691A (ko) * 1995-06-07 1997-01-28 고속 시스템에 있어서, 클럭 스큐를 최소화하고 리타임 마진을 극대화 하기 위한 장치
US5652530A (en) * 1995-09-29 1997-07-29 Intel Corporation Method and apparatus for reducing clock-data skew by clock shifting
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
US5712882A (en) * 1996-01-03 1998-01-27 Credence Systems Corporation Signal distribution system
US5734685A (en) * 1996-01-03 1998-03-31 Credence Systems Corporation Clock signal deskewing system
JP2806863B2 (ja) * 1996-02-27 1998-09-30 日本電気エンジニアリング株式会社 ビット同期回路
US5734617A (en) * 1996-08-01 1998-03-31 Micron Technology Corporation Shared pull-up and selection circuitry for programmable cells such as antifuse cells
US5872736A (en) * 1996-10-28 1999-02-16 Micron Technology, Inc. High speed input buffer
US5917758A (en) 1996-11-04 1999-06-29 Micron Technology, Inc. Adjustable output driver circuit
JPH10143424A (ja) * 1996-11-13 1998-05-29 Mitsubishi Electric Corp メモリシステム
US5949254A (en) * 1996-11-26 1999-09-07 Micron Technology, Inc. Adjustable output driver circuit
US6115318A (en) * 1996-12-03 2000-09-05 Micron Technology, Inc. Clock vernier adjustment
US5923611A (en) * 1996-12-20 1999-07-13 Micron Technology, Inc. Memory having a plurality of external clock signal inputs
US5838177A (en) * 1997-01-06 1998-11-17 Micron Technology, Inc. Adjustable output driver circuit having parallel pull-up and pull-down elements
US6104209A (en) * 1998-08-27 2000-08-15 Micron Technology, Inc. Low skew differential receiver with disable feature
US6912680B1 (en) 1997-02-11 2005-06-28 Micron Technology, Inc. Memory system with dynamic timing correction
US5953276A (en) * 1997-12-18 1999-09-14 Micron Technology, Inc. Fully-differential amplifier
US5940608A (en) 1997-02-11 1999-08-17 Micron Technology, Inc. Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal
US5920518A (en) * 1997-02-11 1999-07-06 Micron Technology, Inc. Synchronous clock generator including delay-locked loop
US5987576A (en) * 1997-02-27 1999-11-16 Hewlett-Packard Company Method and apparatus for generating and distributing clock signals with minimal skew
US5946244A (en) 1997-03-05 1999-08-31 Micron Technology, Inc. Delay-locked loop with binary-coupled capacitor
US6209072B1 (en) * 1997-05-06 2001-03-27 Intel Corporation Source synchronous interface between master and slave using a deskew latch
US6266379B1 (en) 1997-06-20 2001-07-24 Massachusetts Institute Of Technology Digital transmitter with equalization
US6173432B1 (en) 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US5953284A (en) * 1997-07-09 1999-09-14 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing of a clock signal used to latch digital signals, and memory device using same
US6044121A (en) * 1997-07-22 2000-03-28 Cabletron Systems, Inc. Method and apparatus for recovery of time skewed data on a parallel bus
US6163459A (en) * 1997-07-25 2000-12-19 Matsushita Electric Industrial Co., Ltd. Semiconductor mounting system and semiconductor chip
US6011732A (en) * 1997-08-20 2000-01-04 Micron Technology, Inc. Synchronous clock generator including a compound delay-locked loop
US5926047A (en) * 1997-08-29 1999-07-20 Micron Technology, Inc. Synchronous clock generator including a delay-locked loop signal loss detector
US6101197A (en) * 1997-09-18 2000-08-08 Micron Technology, Inc. Method and apparatus for adjusting the timing of signals over fine and coarse ranges
US6067594A (en) * 1997-09-26 2000-05-23 Rambus, Inc. High frequency bus system
US5966417A (en) * 1997-10-02 1999-10-12 International Business Machines Corporation Cycle alignment circuit for multicycle time systems
KR100603687B1 (ko) * 1997-10-10 2006-07-20 람버스 인코포레이티드 최소의 대기시간으로 페일-세이프 재동기화를 위한 방법및 장치
US6330627B1 (en) * 1998-01-20 2001-12-11 Kabushiki Kaisha Toshiba System for fast data transfer between memory modules and controller using two clock lines each having a go line portion and a return line portion
US6269451B1 (en) 1998-02-27 2001-07-31 Micron Technology, Inc. Method and apparatus for adjusting data timing by delaying clock signal
US6212482B1 (en) 1998-03-06 2001-04-03 Micron Technology, Inc. Circuit and method for specifying performance parameters in integrated circuits
US6154821A (en) * 1998-03-10 2000-11-28 Rambus Inc. Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain
ID26398A (id) 1998-03-16 2000-12-21 Jazio Inc Pensinyalan kecepatan tinggi untuk antar-muka sirkuit vlsi cmos
US6327205B1 (en) 1998-03-16 2001-12-04 Jazio, Inc. Signal latching of high bandwidth DRAM arrays when skew between different components is higher than signal rate
US6160423A (en) * 1998-03-16 2000-12-12 Jazio, Inc. High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines
US6466072B1 (en) 1998-03-30 2002-10-15 Cypress Semiconductor Corp. Integrated circuitry for display generation
US6016282A (en) * 1998-05-28 2000-01-18 Micron Technology, Inc. Clock vernier adjustment
US6453377B1 (en) 1998-06-16 2002-09-17 Micron Technology, Inc. Computer including optical interconnect, memory unit, and method of assembling a computer
US6480498B1 (en) * 1998-07-01 2002-11-12 National Semiconductor Corporation High speed network switch bus clock
US6338127B1 (en) 1998-08-28 2002-01-08 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same
US6281042B1 (en) 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6424034B1 (en) 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6279090B1 (en) 1998-09-03 2001-08-21 Micron Technology, Inc. Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device
US6349399B1 (en) 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
US6029250A (en) * 1998-09-09 2000-02-22 Micron Technology, Inc. Method and apparatus for adaptively adjusting the timing offset between a clock signal and digital signals transmitted coincident with that clock signal, and memory device and system using same
US6430696B1 (en) 1998-11-30 2002-08-06 Micron Technology, Inc. Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same
US6374360B1 (en) 1998-12-11 2002-04-16 Micron Technology, Inc. Method and apparatus for bit-to-bit timing correction of a high speed memory bus
KR100284741B1 (ko) * 1998-12-18 2001-03-15 윤종용 로컬클럭 신호 발생회로 및 방법, 내부클럭신호 발생회로 및방법,이를 이용한 반도체 메모리 장치
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
US6334163B1 (en) * 1999-03-05 2001-12-25 International Business Machines Corp. Elastic interface apparatus and method therefor
US6426984B1 (en) * 1999-05-07 2002-07-30 Rambus Incorporated Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles
US6839393B1 (en) * 1999-07-14 2005-01-04 Rambus Inc. Apparatus and method for controlling a master/slave system via master device synchronization
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6529571B1 (en) * 1999-09-28 2003-03-04 National Semiconductor Corporation Method and apparatus for equalizing propagation delay
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6643787B1 (en) * 1999-10-19 2003-11-04 Rambus Inc. Bus system optimization
US6661859B1 (en) * 1999-11-29 2003-12-09 International Business Machines Corporation Synchronizer for a source synchronized clock bus with multiple agents
US6647506B1 (en) * 1999-11-30 2003-11-11 Integrated Memory Logic, Inc. Universal synchronization clock signal derived using single forward and reverse direction clock signals even when phase delay between both signals is greater than one cycle
US6799280B1 (en) * 2000-01-04 2004-09-28 Advanced Micro Devices, Inc. System and method for synchronizing data transfer from one domain to another by selecting output data from either a first or second storage device
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7363422B2 (en) * 2000-01-05 2008-04-22 Rambus Inc. Configurable width buffered module
US6987823B1 (en) * 2000-02-07 2006-01-17 Rambus Inc. System and method for aligning internal transmit and receive clocks
US6384637B1 (en) 2000-06-06 2002-05-07 Rambus Differential amplifier with selectable hysteresis and buffered filter
US6791555B1 (en) * 2000-06-23 2004-09-14 Micron Technology, Inc. Apparatus and method for distributed memory control in a graphics processing system
US6968024B1 (en) * 2000-08-01 2005-11-22 Rambus Inc. Apparatus and method for operating a master-slave system with a clock signal and a separate phase signal
US6469555B1 (en) * 2000-08-18 2002-10-22 Rambus, Inc Apparatus and method for generating multiple clock signals from a single loop circuit
US6898726B1 (en) 2000-11-15 2005-05-24 Micron Technology, Inc. Memory system that sets a predetermined phase relationship between read and write clock signals at a bus midpoint for a plurality of spaced device locations
DE10059758A1 (de) * 2000-11-30 2002-06-20 Bosch Gmbh Robert Verfahren zum Empfangen von Daten
US6832325B2 (en) * 2000-12-29 2004-12-14 Intel Corporation Device on a source synchronous bus sending data in quadrature phase relationship and receiving data in phase with the bus clock signal
US7313715B2 (en) * 2001-02-09 2007-12-25 Samsung Electronics Co., Ltd. Memory system having stub bus configuration
US7123660B2 (en) * 2001-02-27 2006-10-17 Jazio, Inc. Method and system for deskewing parallel bus channels to increase data transfer rates
US6801989B2 (en) 2001-06-28 2004-10-05 Micron Technology, Inc. Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same
US6877054B2 (en) * 2001-07-16 2005-04-05 Rambus Inc. Method and apparatus for position dependent data scheduling
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
DE10148878B4 (de) * 2001-10-04 2006-03-02 Siemens Ag System und Verfahren zum Übertragen digitaler Daten
US20030101312A1 (en) * 2001-11-26 2003-05-29 Doan Trung T. Machine state storage apparatus and method
US7101770B2 (en) * 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
US7359468B2 (en) * 2002-05-17 2008-04-15 Broadcom Corporation Apparatus for synchronizing clock and data between two domains having unknown but coherent phase
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
US7200024B2 (en) 2002-08-02 2007-04-03 Micron Technology, Inc. System and method for optically interconnecting memory devices
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7254331B2 (en) 2002-08-09 2007-08-07 Micron Technology, Inc. System and method for multiple bit optical data transmission in memory systems
US7149874B2 (en) * 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US7836252B2 (en) 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US6820181B2 (en) 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7102907B2 (en) 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
JP2004127147A (ja) * 2002-10-07 2004-04-22 Hitachi Ltd デスキュー回路およびそれを用いたディスクアレイ制御装置
US7231009B2 (en) * 2003-02-19 2007-06-12 Silicon Image, Inc. Data synchronization across an asynchronous boundary using, for example, multi-phase clocks
US7313210B2 (en) * 2003-02-28 2007-12-25 Hewlett-Packard Development Company, L.P. System and method for establishing a known timing relationship between two clock signals
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7168027B2 (en) 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7107415B2 (en) * 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7260685B2 (en) 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
US7428644B2 (en) 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management
DE10330593B4 (de) * 2003-07-07 2010-11-04 Qimonda Ag Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
US7389364B2 (en) 2003-07-22 2008-06-17 Micron Technology, Inc. Apparatus and method for direct memory access in a hub-based memory system
US7210059B2 (en) 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7133991B2 (en) 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US20050050237A1 (en) * 2003-08-28 2005-03-03 Jeddeloh Joseph M. Memory module and method having on-board data search capabilities and processor-based system using such memory modules
US7136958B2 (en) 2003-08-28 2006-11-14 Micron Technology, Inc. Multiple processor system and method including multiple memory hub modules
US7310752B2 (en) * 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7194593B2 (en) 2003-09-18 2007-03-20 Micron Technology, Inc. Memory hub with integrated non-volatile memory
US7120743B2 (en) * 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
JP4141373B2 (ja) * 2003-11-05 2008-08-27 株式会社日立製作所 通信システム、リアルタイム制御装置及び情報処理システム
JP2005150154A (ja) 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
US7330992B2 (en) 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7188219B2 (en) 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7181584B2 (en) * 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
US7412574B2 (en) 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7213082B2 (en) 2004-03-29 2007-05-01 Micron Technology, Inc. Memory hub and method for providing memory sequencing hints
US7447240B2 (en) 2004-03-29 2008-11-04 Micron Technology, Inc. Method and system for synchronizing communications links in a hub-based memory system
US6980042B2 (en) * 2004-04-05 2005-12-27 Micron Technology, Inc. Delay line synchronizer apparatus and method
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7222213B2 (en) * 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7363419B2 (en) 2004-05-28 2008-04-22 Micron Technology, Inc. Method and system for terminating write commands in a hub-based memory system
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7392331B2 (en) * 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
US7324403B2 (en) * 2004-09-24 2008-01-29 Intel Corporation Latency normalization by balancing early and late clocks
US20060168407A1 (en) * 2005-01-26 2006-07-27 Micron Technology, Inc. Memory hub system and method having large virtual page size
US7512201B2 (en) * 2005-06-14 2009-03-31 International Business Machines Corporation Multi-channel synchronization architecture
US7509515B2 (en) * 2005-09-19 2009-03-24 Ati Technologies, Inc. Method and system for communicated client phase information during an idle period of a data bus
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) * 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7738307B2 (en) * 2005-09-29 2010-06-15 Hynix Semiconductor, Inc. Data transmission device in semiconductor memory device
US7321524B2 (en) 2005-10-17 2008-01-22 Rambus Inc. Memory controller with staggered request signal output
JP5409621B2 (ja) 2007-07-20 2014-02-05 ブルー ダニューブ ラブズ インク 位相同期ローカルキャリアを有するマルチポイント信号発生の方法及びシステム
WO2009099788A2 (en) * 2008-02-05 2009-08-13 Rambus Inc. Multi-drop signaling system and method employing source-termination
US7961533B2 (en) * 2008-05-27 2011-06-14 Advanced Micro Devices, Inc. Method and apparatus for implementing write levelization in memory subsystems
US7928773B2 (en) * 2008-07-09 2011-04-19 Integrated Device Technology, Inc Multiple frequency synchronized phase clock generator
US9342471B2 (en) * 2010-01-29 2016-05-17 Mosys, Inc. High utilization multi-partitioned serial memory
US9535865B2 (en) 2011-12-22 2017-01-03 Intel Corporation Interconnection of multiple chips in a package
US9460803B1 (en) * 2015-09-25 2016-10-04 Micron Technology, Inc. Data path with clock-data tracking
US10410698B2 (en) * 2017-12-07 2019-09-10 Micron Technology, Inc. Skew reduction of a wave pipeline in a memory device
JP2021043870A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体記憶装置、及びストレージデバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4247817A (en) * 1978-05-15 1981-01-27 Teradyne, Inc. Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver
US4811202A (en) * 1981-10-01 1989-03-07 Texas Instruments Incorporated Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
US4481625A (en) * 1981-10-21 1984-11-06 Elxsi High speed data bus system
US4519034A (en) * 1982-06-30 1985-05-21 Elxsi I/O Bus clock
DE3584751D1 (de) * 1984-09-21 1992-01-09 Amt Holdings Datenuebertragungssystem.
JPS61175845A (ja) * 1985-01-31 1986-08-07 Toshiba Corp マイクロプロセツサシステム
US4785394A (en) * 1986-09-19 1988-11-15 Datapoint Corporation Fair arbitration technique for a split transaction bus in a multiprocessor computer system
US4943984A (en) * 1988-06-24 1990-07-24 International Business Machines Corporation Data processing system parallel data bus having a single oscillator clocking apparatus
US4949361A (en) * 1989-06-26 1990-08-14 Tektronix, Inc. Digital data transfer synchronization circuit and method
EP0534963A1 (en) * 1989-08-24 1993-04-07 E.I. Du Pont De Nemours And Company Immunoassay to detect pseudocercosporella antigen in cereal plants
US4998262A (en) * 1989-10-10 1991-03-05 Hewlett-Packard Company Generation of topology independent reference signals
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage

Also Published As

Publication number Publication date
DE4390991T1 (de) 1995-02-23
DE4345604B3 (de) 2012-07-12
JP2004079157A (ja) 2004-03-11
JP4219949B2 (ja) 2009-02-04
JPH07506920A (ja) 1995-07-27
US5432823A (en) 1995-07-11
WO1993018463A1 (en) 1993-09-16
JP2007087578A (ja) 2007-04-05
JP4073836B2 (ja) 2008-04-09

Similar Documents

Publication Publication Date Title
JP3517237B2 (ja) 同期バス・システムおよびそのためのメモリ装置
US8107580B2 (en) Method and apparatus for generating a phase dependent control signal
JP3521233B2 (ja) Ｓｍｉｉ規格による装置間のデータ転送中継装置及びその方法
US6469555B1 (en) Apparatus and method for generating multiple clock signals from a single loop circuit
EP1095481B1 (en) Apparatus and method for reducing clock signal phase skew in a master-slave system with multiple latent clock cycles
US7110423B1 (en) Method and system for source synchronous clocking
JPH10254579A (ja) クロック信号分配方法
US5291529A (en) Handshake synchronization system
JP2928866B2 (ja) プログラマブルなデータ転送タイミング
US6519688B1 (en) Read data valid loop-back for high speed synchronized DRAM controller
JP3560793B2 (ja) データ転送方法
JPH0610800B2 (ja) 非同期信号の同期方法
US6047382A (en) Processor with short set-up and hold times for bus signals
JPH06232856A (ja) 位相調節装置
US6810486B2 (en) Method and apparatus for de-skewing a clock using a first and second phase locked loop and a clock tree
JP2502030B2 (ja) 同期式デ―タ処理システム用の同期化装置
JP3330545B2 (ja) 複数伝送線路間の遅延時間の調整装置
JPH02262739A (ja) 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置
JPH10187275A (ja) バス回路のクロック供給方式
JP3413894B2 (ja) シリアル伝送装置
JPH08329000A (ja) 情報処理装置
JPH11312116A (ja) シンクロナス・ダイナミックランダムアクセスメモリ用同期装置
JPH1185667A (ja) 高速バスシステム
KR100222041B1 (ko) 신호 처리 장치
JPH01113839A (ja) マイクロコンピュータ開発支援装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040123

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees