JPH06232856A - 位相調節装置 - Google Patents
位相調節装置Info
- Publication number
- JPH06232856A JPH06232856A JP5340915A JP34091593A JPH06232856A JP H06232856 A JPH06232856 A JP H06232856A JP 5340915 A JP5340915 A JP 5340915A JP 34091593 A JP34091593 A JP 34091593A JP H06232856 A JPH06232856 A JP H06232856A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- timing unit
- count
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 9
- 230000003252 repetitive effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 abstract description 3
- 238000012423 maintenance Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 10
- 238000009432 framing Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 1
- 244000309464 bull Species 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0691—Synchronisation in a TDM node
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ２タイミング・サブシステム間のクロスカッ
プル・フレ−ミング信号の位相調節に有用な装置を提供
する。 【構成】 スタンバイ・タイミング・サブシステムでそ
のフレ−ミング信号を用いてカウンタを開始させ、アク
ティブ・タイミング・サブシステムのフレ−ミング信号
を用いてカウンタを停止する。ドライバとレシ−バとそ
のケ−ブルに基因する遅延をそのカウンタの整数カウン
ト（名目カウント）にする。そのカウンタの内容と名目
カウントの差がこのスタンバイ・タイミング・サブシス
テムとアクティブ・タイミング・サブシステム間の位相
差を示す。この名目カウントとそのカウンタの内容の差
を無くしこの位相差を無くするようにこのスタンバイ・
タイミング・サブシステムを調節する。
プル・フレ−ミング信号の位相調節に有用な装置を提供
する。 【構成】 スタンバイ・タイミング・サブシステムでそ
のフレ−ミング信号を用いてカウンタを開始させ、アク
ティブ・タイミング・サブシステムのフレ−ミング信号
を用いてカウンタを停止する。ドライバとレシ−バとそ
のケ−ブルに基因する遅延をそのカウンタの整数カウン
ト（名目カウント）にする。そのカウンタの内容と名目
カウントの差がこのスタンバイ・タイミング・サブシス
テムとアクティブ・タイミング・サブシステム間の位相
差を示す。この名目カウントとそのカウンタの内容の差
を無くしこの位相差を無くするようにこのスタンバイ・
タイミング・サブシステムを調節する。
Description
【０００１】
【産業上の利用分野】本発明はクロック・システムに係
り、特に重複クロック回路が生成するクロック信号の位
相調節に関する。
り、特に重複クロック回路が生成するクロック信号の位
相調節に関する。
【０００２】
【従来の技術】図１にディジタル・アクセス・クロスコ
ネクト・システム（ＤＡＣＳと略す）に用いるような従
来のクロック・システムを示す。これにはクロック回路
１２０、１２１がある。一方のクロック回路はアクティ
ブ・モ−ドにあり、他方のクロック回路なスタンバイ・
モ−ドにある。クロック・コントロ−ラ１０１、１１１
は、ケ−ブル１１０を介して通信を行いどのクロック回
路がアクティブ・クロック回路かを決める。クロック回
路１２０がアクティブ・クロック回路である場合には、
位相ロック・ル−プ１０２が生成したクロック信号によ
りクロック・バス１０８、１１８をドライブする。クロ
ック・コントロ−ラ１１１はケ−ブル１０９のクロック
情報を用いてクロック・バス１１８をドライブするよう
にゲ−ト１１５、１１６、１１７を制御する。
ネクト・システム（ＤＡＣＳと略す）に用いるような従
来のクロック・システムを示す。これにはクロック回路
１２０、１２１がある。一方のクロック回路はアクティ
ブ・モ−ドにあり、他方のクロック回路なスタンバイ・
モ−ドにある。クロック・コントロ−ラ１０１、１１１
は、ケ−ブル１１０を介して通信を行いどのクロック回
路がアクティブ・クロック回路かを決める。クロック回
路１２０がアクティブ・クロック回路である場合には、
位相ロック・ル−プ１０２が生成したクロック信号によ
りクロック・バス１０８、１１８をドライブする。クロ
ック・コントロ−ラ１１１はケ−ブル１０９のクロック
情報を用いてクロック・バス１１８をドライブするよう
にゲ−ト１１５、１１６、１１７を制御する。
【０００３】位相ロック・ル−プ１１２はケ−ブル１０
９を介して受信した情報を用いて周波数も位相も共に位
相ロック・ル−プ１０２の出力と合わせる。クロック・
バス１０８、１１８間の位相を近似的に同期させるため
にバス１０８への位相ロック・ル−プ１０２の出力を遅
延線１０４で遅延させゲ−ト１０３、ゲ−ト１１７およ
びケ−ブル１０９を経由するバス１１８への標準遅延を
補償する。クロック回路１２１がアクティブ・クロック
回路である場合も同様の機能を行う。ところが、例えば
ゲ−ト１０３、１０６、１１７のような半導体デバイス
を経由する遅延を補償するために遅延線を用いるには次
のような問題がある。
９を介して受信した情報を用いて周波数も位相も共に位
相ロック・ル−プ１０２の出力と合わせる。クロック・
バス１０８、１１８間の位相を近似的に同期させるため
にバス１０８への位相ロック・ル−プ１０２の出力を遅
延線１０４で遅延させゲ−ト１０３、ゲ−ト１１７およ
びケ−ブル１０９を経由するバス１１８への標準遅延を
補償する。クロック回路１２１がアクティブ・クロック
回路である場合も同様の機能を行う。ところが、例えば
ゲ−ト１０３、１０６、１１７のような半導体デバイス
を経由する遅延を補償するために遅延線を用いるには次
のような問題がある。
【０００４】まず第１に、半導体デバイスにはこの半導
体デバイスが同じフィジカル・パッケ−ジにない場合に
非常にいろいろな伝搬遅延時間がある。さらに、遅延線
ではこの半導体デバイス，ケ−ブルおよびこの遅延線自
身における伝搬遅延シフトに対し温度補償することがで
きない。さらにまた、遅延線は周知のように信頼性の低
いデバイスである。クロック回路１２０、１２１のよう
なクロック回路を用いると重複ディジタル交換システム
に対し厳しい制限が生ずる。これらの制限には、これら
クロック回路を互に非常に近くに、時には同じ装置自身
内に設置する必要がある。
体デバイスが同じフィジカル・パッケ−ジにない場合に
非常にいろいろな伝搬遅延時間がある。さらに、遅延線
ではこの半導体デバイス，ケ−ブルおよびこの遅延線自
身における伝搬遅延シフトに対し温度補償することがで
きない。さらにまた、遅延線は周知のように信頼性の低
いデバイスである。クロック回路１２０、１２１のよう
なクロック回路を用いると重複ディジタル交換システム
に対し厳しい制限が生ずる。これらの制限には、これら
クロック回路を互に非常に近くに、時には同じ装置自身
内に設置する必要がある。
【０００５】さらに加えて、このようなクロック・シス
テムを用いると、この重複ディジタル交換システムのア
−キテクチャに対し制限を加える。このクロック・シス
テムにより通常重複デ−タ信号間にエラ−なし交換がで
きるのは、このディジタル交換システムの入出力に通常
生ずる比較的低速インタフェ−スの場合のみである。と
ころが、このクロック・システムでは、その重複ディジ
タル・システムの高速部においてエラ−なし重複交換が
可能ではない。このことからその交換ア−キテクチャに
制限があり、特にディジタル交換システムの信頼性をさ
らに向上させる場合にその交換ア−キテクチャに制限と
なる。
テムを用いると、この重複ディジタル交換システムのア
−キテクチャに対し制限を加える。このクロック・シス
テムにより通常重複デ−タ信号間にエラ−なし交換がで
きるのは、このディジタル交換システムの入出力に通常
生ずる比較的低速インタフェ−スの場合のみである。と
ころが、このクロック・システムでは、その重複ディジ
タル・システムの高速部においてエラ−なし重複交換が
可能ではない。このことからその交換ア−キテクチャに
制限があり、特にディジタル交換システムの信頼性をさ
らに向上させる場合にその交換ア−キテクチャに制限と
なる。
【０００６】さらにまた、このディジタル交換システム
がその入出力において高速デ−タ交換を行う場合に、そ
の重複クロック回路からクロック信号のスキュ−を補償
するためにその入力に高速バッファ・メモリを用いる必
要がある。その入力にこの高速バッファ・メモリを用い
ることからこのシステムにはコストやパワ−や遅延がさ
らに加わることになる。米国特許第５、２３９、５６２
号は、次の第１のパスを介してアクティブ・クロック回
路からそのロ−カル・タイミング・バスへクロック信号
を送る装置を開示している。そのパスはスタンバイ・ク
ロック回路、これらクロック回路を相互結合する２伝送
リンクおよびそのアクティブ・クロック回路を経由する
パスである。
がその入出力において高速デ−タ交換を行う場合に、そ
の重複クロック回路からクロック信号のスキュ−を補償
するためにその入力に高速バッファ・メモリを用いる必
要がある。その入力にこの高速バッファ・メモリを用い
ることからこのシステムにはコストやパワ−や遅延がさ
らに加わることになる。米国特許第５、２３９、５６２
号は、次の第１のパスを介してアクティブ・クロック回
路からそのロ−カル・タイミング・バスへクロック信号
を送る装置を開示している。そのパスはスタンバイ・ク
ロック回路、これらクロック回路を相互結合する２伝送
リンクおよびそのアクティブ・クロック回路を経由する
パスである。
【０００７】このアクティブ・クロック回路は、次の第
２のパスを介してその遠隔タイミング・バスにクロック
信号を送るが、そのパスはこのアクティブ・クロック回
路、その他の２伝送リンクの各長さの約２倍の長さの伝
送リンクおよびそのスタンバイ・クロック回路を経由す
るパスである。これら２クロック回路内の第１と第２の
パスに市販トランシ−バを用いる。このトランシ−バの
伝搬時間変化による遅延が両方のパスに対し確実に同じ
ようにするために各パスにおいて各クロック回路に同数
のトランシ−バを用いる。さらに、温度変化とド−ピン
グ・レベルによる伝搬変化を節減するために、各パスの
トランシ−バは各クロック回路における集積回路の同じ
モノシリシック基板上にあるようにする。
２のパスを介してその遠隔タイミング・バスにクロック
信号を送るが、そのパスはこのアクティブ・クロック回
路、その他の２伝送リンクの各長さの約２倍の長さの伝
送リンクおよびそのスタンバイ・クロック回路を経由す
るパスである。これら２クロック回路内の第１と第２の
パスに市販トランシ−バを用いる。このトランシ−バの
伝搬時間変化による遅延が両方のパスに対し確実に同じ
ようにするために各パスにおいて各クロック回路に同数
のトランシ−バを用いる。さらに、温度変化とド−ピン
グ・レベルによる伝搬変化を節減するために、各パスの
トランシ−バは各クロック回路における集積回路の同じ
モノシリシック基板上にあるようにする。
【０００８】温度差によるその伝送リンク内の遅延変化
を減少するためにこのリンクを同じ温度経験を持つよう
に互いに物理的に近くの位置に設ける。万一に備えて、
スタンバイ回路がアクティブになることが必要となる場
合には、このスタンバイ・クロック回路は（このスタン
バイ・クロック回路に対しロ−カルにある）遠隔バスに
送られたクロック信号を用いてこのスタンバイ・クロッ
ク回路が生成したクロック信号の位相を調節してそのア
クティブ・クロック回路が生成したクロック信号の位相
に合わせる。前記特許が開示するようなクロック位相調
節方法により高度クロック位相調節が可能である。２重
複クロック回路間のクロック位相は互いに数ナノ秒の範
囲内にあるように容易に調節可能である。
を減少するためにこのリンクを同じ温度経験を持つよう
に互いに物理的に近くの位置に設ける。万一に備えて、
スタンバイ回路がアクティブになることが必要となる場
合には、このスタンバイ・クロック回路は（このスタン
バイ・クロック回路に対しロ−カルにある）遠隔バスに
送られたクロック信号を用いてこのスタンバイ・クロッ
ク回路が生成したクロック信号の位相を調節してそのア
クティブ・クロック回路が生成したクロック信号の位相
に合わせる。前記特許が開示するようなクロック位相調
節方法により高度クロック位相調節が可能である。２重
複クロック回路間のクロック位相は互いに数ナノ秒の範
囲内にあるように容易に調節可能である。
【０００９】
【発明が解決しようとする課題】前記引用特許に開示の
方法には制限があり、それは一方の各クロック回路のク
ロック信号を他方のクロック回路を経由してル−プする
必要があり、それがフィ−ルド・メンテナンスを難くし
信頼性に問題を生ずるものである。
方法には制限があり、それは一方の各クロック回路のク
ロック信号を他方のクロック回路を経由してル−プする
必要があり、それがフィ−ルド・メンテナンスを難くし
信頼性に問題を生ずるものである。
【００１０】
【課題を解決するための手段】本発明は次に述べる本発
明の装置を用いる方法により前記問題を解決し技術的進
歩をとげるものである。それは、２タイミング・サブシ
ステム間のフレ−ミング信号をクロスカップルし、これ
らタイミング・サブシステム間の位相関係を調節するも
のである。フレ−ミング信号はデ−タのフレ−ムの開始
を定めるが、これはそのタイミング・サブシステムに関
係付けられた交換ネットワ−クを経て交換するものであ
る。スタンバイ・タイミング・システムでは、このスタ
ンバイ・タイミング・システムのフレ−ミング信号を用
いてカウタを開始させ、そのアクティブ・タイミング・
サブシステムのフレ−ミング信号を用いてそのカウタを
停止する。このフレ−ミング信号速度より高速にて内部
クロックがこのカウンタをクロックする。
明の装置を用いる方法により前記問題を解決し技術的進
歩をとげるものである。それは、２タイミング・サブシ
ステム間のフレ−ミング信号をクロスカップルし、これ
らタイミング・サブシステム間の位相関係を調節するも
のである。フレ−ミング信号はデ−タのフレ−ムの開始
を定めるが、これはそのタイミング・サブシステムに関
係付けられた交換ネットワ−クを経て交換するものであ
る。スタンバイ・タイミング・システムでは、このスタ
ンバイ・タイミング・システムのフレ−ミング信号を用
いてカウタを開始させ、そのアクティブ・タイミング・
サブシステムのフレ−ミング信号を用いてそのカウタを
停止する。このフレ−ミング信号速度より高速にて内部
クロックがこのカウンタをクロックする。
【００１１】好都合なことに、ドライバ、レシ−バおよ
び相互結合ケ−ブルによる遅延をそのカウタのカウント
（名目カウント）が整数となるようにする。この名目カ
ウントはその内部クロックのクロック・サイクでの遅延
に等しい。このカウンタ内容と名目カウントとの差がそ
のスタンバイ・タイミング・サブシステムとアクティブ
・タイミング・サブシステムとの位相差を示す。このス
タンバイ・タイミング・サブシステムを調節してこの位
相差を無くするが、それはこのカウタ内容と名目カウン
トとの差を無くすることにより行う。
び相互結合ケ−ブルによる遅延をそのカウタのカウント
（名目カウント）が整数となるようにする。この名目カ
ウントはその内部クロックのクロック・サイクでの遅延
に等しい。このカウンタ内容と名目カウントとの差がそ
のスタンバイ・タイミング・サブシステムとアクティブ
・タイミング・サブシステムとの位相差を示す。このス
タンバイ・タイミング・サブシステムを調節してこの位
相差を無くするが、それはこのカウタ内容と名目カウン
トとの差を無くすることにより行う。
【００１２】
【実施例】図２はディジタル・アクセス・クロスコネク
ト・システムを示す。このシステムには重複交換ネット
ワ−クとシステム・タイミング・ユニット（ＳＴＵと略
す）がある。図示していないが、入力装置２０１も出力
装置２０６もまた重複装置である。入力装置２０１は、
その入力回線２１４に応答し、この入力回線２１４の各
々からデ−タを重複パス経由に切換える。この重複パス
の一方はケ−ブル２１２でデ−タを交換ネットワ−ク２
０２に送り、重複パスの他方はケ−ブル２１３でそのデ
−タを交換ネットワ−ク２０５に送る。交換ネットワ−
ク２０２、２０５はその入力デ−タに応答しそのデ−タ
を適当に切換え、この切り換えたデ−タをケ−ブル２１
０、２１１を介して出力装置２０６にそれぞれ送る。出
力装置２０６はこれら交換ネットワ−クの中の一方から
のデ−タのみを用いる。
ト・システムを示す。このシステムには重複交換ネット
ワ−クとシステム・タイミング・ユニット（ＳＴＵと略
す）がある。図示していないが、入力装置２０１も出力
装置２０６もまた重複装置である。入力装置２０１は、
その入力回線２１４に応答し、この入力回線２１４の各
々からデ−タを重複パス経由に切換える。この重複パス
の一方はケ−ブル２１２でデ−タを交換ネットワ−ク２
０２に送り、重複パスの他方はケ−ブル２１３でそのデ
−タを交換ネットワ−ク２０５に送る。交換ネットワ−
ク２０２、２０５はその入力デ−タに応答しそのデ−タ
を適当に切換え、この切り換えたデ−タをケ−ブル２１
０、２１１を介して出力装置２０６にそれぞれ送る。出
力装置２０６はこれら交換ネットワ−クの中の一方から
のデ−タのみを用いる。
【００１３】この交換ネットワ−クは通常アクティブ交
換ネットワ−クと呼ばれる。ここで例として、交換ネッ
トワ−ク２０２をアクティブ交換ネットワ−クとし、交
換ネットワ−ク２０５をスタンバイ交換ネットワ−クと
仮定する。システム・タイミング・ユニット２０３はケ
−ブル２０７を介して交換ネットワ−ク２０２にその必
要なタイミングをすべて与える。同様に、システム・タ
イミング・ユニット２０４はケ−ブル２０９を介して交
換ネットワ−ク２０５にそのタイミング信号をすべて与
える。交換ネットワ−ク２０２はアクティブ交換ネット
ワ−クであることからシステム・タイミング・ユニット
２０３もアクティブ・システム・タイミング・ユニット
である。そのスタンバイ・システム・タイミング・ユニ
ットとしてシステム・タイミング・ユニット２０４は、
ケ−ブル２０８を介してシステム・タイミング・ユニッ
ト２０３が送った情報により、システム・タイミング・
ユニット２０３と位相同期を保持する。
換ネットワ−クと呼ばれる。ここで例として、交換ネッ
トワ−ク２０２をアクティブ交換ネットワ−クとし、交
換ネットワ−ク２０５をスタンバイ交換ネットワ−クと
仮定する。システム・タイミング・ユニット２０３はケ
−ブル２０７を介して交換ネットワ−ク２０２にその必
要なタイミングをすべて与える。同様に、システム・タ
イミング・ユニット２０４はケ−ブル２０９を介して交
換ネットワ−ク２０５にそのタイミング信号をすべて与
える。交換ネットワ−ク２０２はアクティブ交換ネット
ワ−クであることからシステム・タイミング・ユニット
２０３もアクティブ・システム・タイミング・ユニット
である。そのスタンバイ・システム・タイミング・ユニ
ットとしてシステム・タイミング・ユニット２０４は、
ケ−ブル２０８を介してシステム・タイミング・ユニッ
ト２０３が送った情報により、システム・タイミング・
ユニット２０３と位相同期を保持する。
【００１４】システム・タイミング・ユニット２０３と
システム・タイミング・ユニット２０４の間の位相同期
は、主コントロ−ラ２１６がケ−ブル２１７、２１８を
介してそれらの交換ネットワ−クに信号を送り役割を交
替できるようにするために重要なことである。これが起
こると、交換ネットワ−ク２０２はスタンバイ交換ネッ
トワ−クとなりまたスタンバイ・ユニットになったと交
換ネットワ−ク２０５に信号を送る。これら交換ネット
ワ−クが役割を変える時間中、この変化に基因するデ−
タ損失がないことが必要である。入力デ−タ回線２１４
の各入力デ−タ速度は１５５、５２０ｋＨｚであるの
で、この位相同期は非常に重要である。ケ−ブル２０８
の長さは１００ｍに達するためその位相同期をさらに難
しくしている。
システム・タイミング・ユニット２０４の間の位相同期
は、主コントロ−ラ２１６がケ−ブル２１７、２１８を
介してそれらの交換ネットワ−クに信号を送り役割を交
替できるようにするために重要なことである。これが起
こると、交換ネットワ−ク２０２はスタンバイ交換ネッ
トワ−クとなりまたスタンバイ・ユニットになったと交
換ネットワ−ク２０５に信号を送る。これら交換ネット
ワ−クが役割を変える時間中、この変化に基因するデ−
タ損失がないことが必要である。入力デ−タ回線２１４
の各入力デ−タ速度は１５５、５２０ｋＨｚであるの
で、この位相同期は非常に重要である。ケ−ブル２０８
の長さは１００ｍに達するためその位相同期をさらに難
しくしている。
【００１５】システム・タイミング・ユニット２０３、
２０４間の位相同期の保持方法について次に説明する。
先に図２について説明したように、ディジタル・アクセ
ス・クロスコネクト・システム（ＤＡＣＳと略す）に対
するタイミング・コンプレックスは、このシステム内の
ベ−シック・タイミングの生成について２システム・タ
イミング・ユニットを用いる。その一方はアクティブ・
システム・タイミング・ユニットであり、その他方はス
タンバイ・システム・タイミング・ユニットである。こ
のアクティブとスタンバイのシステム・タイミング・ユ
ニット間に保持する必要のある周波数と位相に非常に厳
しい指定を加え、周波数または位相のいずれかの変化に
よりデ−タを失うことなく、スタンバイ・システム・タ
イミング・ユニットの交換ユニットがこのＤＡＣＳ動作
を引きつづきできるようにする。
２０４間の位相同期の保持方法について次に説明する。
先に図２について説明したように、ディジタル・アクセ
ス・クロスコネクト・システム（ＤＡＣＳと略す）に対
するタイミング・コンプレックスは、このシステム内の
ベ−シック・タイミングの生成について２システム・タ
イミング・ユニットを用いる。その一方はアクティブ・
システム・タイミング・ユニットであり、その他方はス
タンバイ・システム・タイミング・ユニットである。こ
のアクティブとスタンバイのシステム・タイミング・ユ
ニット間に保持する必要のある周波数と位相に非常に厳
しい指定を加え、周波数または位相のいずれかの変化に
よりデ−タを失うことなく、スタンバイ・システム・タ
イミング・ユニットの交換ユニットがこのＤＡＣＳ動作
を引きつづきできるようにする。
【００１６】次に、システム・タイミング・ユニットの
全動作について説明する。図３はスタンバイ・システム
・タイミング・ユニット２０４の詳細図であるが、シス
テム・タイミング・ユニット２０３も同様の設計であ
る。コントロ−ラ３２２の制御の下に、周波数シンセサ
イザ３１６は２、４３０ｋＨｚのベ−シック・クロック
信号を生成する。次にこのベ−シック・クロック信号を
電圧制御オシレ−タ３１９が周波数で乗じて周波数を１
５５、５２０ｋＨｚにする。周波数シンセサイザ３１６
の動作中、位相にひずみを生ずる。このひずみをエレメ
ント３１３、３１５、３１７、３１８のクロ−ズ・ル−
プ動作により除去する。カウンタ３２０、３２１は電圧
制御オシレ−タ３１９の出力を除して約数とするが、こ
れをケ−ブル２０９を介して交換ネットワ−ク２０５が
用いる。
全動作について説明する。図３はスタンバイ・システム
・タイミング・ユニット２０４の詳細図であるが、シス
テム・タイミング・ユニット２０３も同様の設計であ
る。コントロ−ラ３２２の制御の下に、周波数シンセサ
イザ３１６は２、４３０ｋＨｚのベ−シック・クロック
信号を生成する。次にこのベ−シック・クロック信号を
電圧制御オシレ−タ３１９が周波数で乗じて周波数を１
５５、５２０ｋＨｚにする。周波数シンセサイザ３１６
の動作中、位相にひずみを生ずる。このひずみをエレメ
ント３１３、３１５、３１７、３１８のクロ−ズ・ル−
プ動作により除去する。カウンタ３２０、３２１は電圧
制御オシレ−タ３１９の出力を除して約数とするが、こ
れをケ−ブル２０９を介して交換ネットワ−ク２０５が
用いる。
【００１７】カウンタ３０９を用いてこのシステムの残
部に対しマルチフレ−ム同期信号を生成する。このマル
チフレ−ム同期信号は速度２ｋＨｚで生じ図２に示すこ
のシステムでは最も低い共通クロック信号である。この
マルチフレ−ム同期信号をカウンタ３０９、３１０の動
作により生成する。フリップ・フロップ３０８を用いて
スタンバイ・システム・タイミング・ユニット２０４の
初期スタ−トアップ時の位相同期を制御する。エレメン
ト３０２ないし３０７はクロスカップル制御３０１を有
し、この動作およびコントロ−ラ３２２の動作について
は図４を参照し詳述する。クロスカップル制御３０１が
本発明によりスタンバイ・システム・タイミング・ユニ
ットとアクティブ・システム・タイミング・ユニット間
の位相差を決める。
部に対しマルチフレ−ム同期信号を生成する。このマル
チフレ−ム同期信号は速度２ｋＨｚで生じ図２に示すこ
のシステムでは最も低い共通クロック信号である。この
マルチフレ−ム同期信号をカウンタ３０９、３１０の動
作により生成する。フリップ・フロップ３０８を用いて
スタンバイ・システム・タイミング・ユニット２０４の
初期スタ−トアップ時の位相同期を制御する。エレメン
ト３０２ないし３０７はクロスカップル制御３０１を有
し、この動作およびコントロ−ラ３２２の動作について
は図４を参照し詳述する。クロスカップル制御３０１が
本発明によりスタンバイ・システム・タイミング・ユニ
ットとアクティブ・システム・タイミング・ユニット間
の位相差を決める。
【００１８】図４は、アクティブ・システム・タイミン
グ・ユニット２０３とスタンバイ・システム・タイミン
グ・ユニット２０４の位相調節に関するシステム・タイ
ミング・ユニット２０３、２０４の相対部を示す。クロ
スカップル制御３０１、４２１の両者は１ｋＨｚクロス
カップル信号（これはまたフレ−ミング信号とも呼ばれ
る）を生成するが、これを他方のクロスカップル制御に
送る。例えば、スタンバイ・システム・タイミング・ユ
ニット２０４において、フリップ・フロップ３０５は１
ｋＨｚ信号を生成し、この信号をドライバ３０６とケ−
ブル４１１を介してアクティブ・システム・タイミング
・ユニット２０３に送る。同様に、フリップ・フロップ
４２５は１ｋＨｚ信号を生成し、それをドライバ４２６
とケ−ブル４３１を介してスタンバイ・システム・タイ
ミング・ユニット２０４に送る。
グ・ユニット２０３とスタンバイ・システム・タイミン
グ・ユニット２０４の位相調節に関するシステム・タイ
ミング・ユニット２０３、２０４の相対部を示す。クロ
スカップル制御３０１、４２１の両者は１ｋＨｚクロス
カップル信号（これはまたフレ−ミング信号とも呼ばれ
る）を生成するが、これを他方のクロスカップル制御に
送る。例えば、スタンバイ・システム・タイミング・ユ
ニット２０４において、フリップ・フロップ３０５は１
ｋＨｚ信号を生成し、この信号をドライバ３０６とケ−
ブル４１１を介してアクティブ・システム・タイミング
・ユニット２０３に送る。同様に、フリップ・フロップ
４２５は１ｋＨｚ信号を生成し、それをドライバ４２６
とケ−ブル４３１を介してスタンバイ・システム・タイ
ミング・ユニット２０４に送る。
【００１９】ケ−ブル４３１を介してアクティブ・シス
テム・タイミング・ユニット２０３のクロスカップル制
御４２１から受信した１ｋＨｚ信号を用いるスタンバイ
・システム・タイミング・ユニット２０４のクロスカッ
プル制御３０１について説明する。クロスカップル制御
３０１ではこのクロスカップル信号を用いてカウンタ３
０３を制御する。クロスカップル制御３０１がクロスカ
ップル制御４２１ヘ送るクロスカップル信号の立上りエ
ッジ部を生成する場合、カウンタ３０３はイネ−ブルで
高周波数でカウントを開始するが、それを好都合に図４
では１５５、５２０ｋＨｚとして示す。このクロスカッ
プル信号をケ−ブル４３１を介してクロスカップル制御
４２１から受信するまでカウンタ３０３はカウントす
る。
テム・タイミング・ユニット２０３のクロスカップル制
御４２１から受信した１ｋＨｚ信号を用いるスタンバイ
・システム・タイミング・ユニット２０４のクロスカッ
プル制御３０１について説明する。クロスカップル制御
３０１ではこのクロスカップル信号を用いてカウンタ３
０３を制御する。クロスカップル制御３０１がクロスカ
ップル制御４２１ヘ送るクロスカップル信号の立上りエ
ッジ部を生成する場合、カウンタ３０３はイネ−ブルで
高周波数でカウントを開始するが、それを好都合に図４
では１５５、５２０ｋＨｚとして示す。このクロスカッ
プル信号をケ−ブル４３１を介してクロスカップル制御
４２１から受信するまでカウンタ３０３はカウントす
る。
【００２０】次に、カウンタ３０３の内容をラッチ３０
２にロ−ドするが、ここでこの内容をコントロ−ラ３２
２が読取ることができる。このカウントは、フィリップ
・フロップ４２５、ドライバ４２６、ケ−ブル４３１お
よびレシ−バ３０７を経由する物理的遅延にプラスする
アクティブ・システム・タイミング・ユニット２０３と
スタンバイ・システム・タイミング・ユニット２０４間
の位相差の和を示す。ケ−ブル４１１とケ−ブル４３３
はそれぞれ次のような長さを有する。それはこのケ−ブ
ルを経由する遅延にプラスするそのフリップ・フロッ
プ、ドライバおよびレシ−バを経由する遅延の和がカウ
ンタ３０３の整数カウンタとなるような長さである。こ
の整数カウントを以下名目カウントと呼ぶ。
２にロ−ドするが、ここでこの内容をコントロ−ラ３２
２が読取ることができる。このカウントは、フィリップ
・フロップ４２５、ドライバ４２６、ケ−ブル４３１お
よびレシ−バ３０７を経由する物理的遅延にプラスする
アクティブ・システム・タイミング・ユニット２０３と
スタンバイ・システム・タイミング・ユニット２０４間
の位相差の和を示す。ケ−ブル４１１とケ−ブル４３３
はそれぞれ次のような長さを有する。それはこのケ−ブ
ルを経由する遅延にプラスするそのフリップ・フロッ
プ、ドライバおよびレシ−バを経由する遅延の和がカウ
ンタ３０３の整数カウンタとなるような長さである。こ
の整数カウントを以下名目カウントと呼ぶ。
【００２１】この名目カウントとコントロ−ラ３２２が
ラッチ３０２から読取ったカウントとの差がアクティブ
・システム・タイミング・ユニット２０３とスタンバイ
・システム・タイミング・ユニット２０４間の位相差を
示す。コントロ−ラ３２２はこの差に応答してスタンバ
イ・システム・タイミング・ユニット２０４の周波数シ
ンセサイザを調節してアクティブ・システム・タイミン
グ・ユニット２０３とスタンバイ・システム・タイミン
グ・ユニット２０４間の位相差を修正する。アクティブ
・システム・タイミング・ユニット２０３では、コント
ロ−ラ４３２が次の正否を決めることができる。それは
スタンバイ・システム・タイミング・ユニット２０４が
アクティブ・システム・タイミング・ユニット２０３と
位相同期にあることの正否であるが、それはラッチ４２
２を読取ることにより行う。
ラッチ３０２から読取ったカウントとの差がアクティブ
・システム・タイミング・ユニット２０３とスタンバイ
・システム・タイミング・ユニット２０４間の位相差を
示す。コントロ−ラ３２２はこの差に応答してスタンバ
イ・システム・タイミング・ユニット２０４の周波数シ
ンセサイザを調節してアクティブ・システム・タイミン
グ・ユニット２０３とスタンバイ・システム・タイミン
グ・ユニット２０４間の位相差を修正する。アクティブ
・システム・タイミング・ユニット２０３では、コント
ロ−ラ４３２が次の正否を決めることができる。それは
スタンバイ・システム・タイミング・ユニット２０４が
アクティブ・システム・タイミング・ユニット２０３と
位相同期にあることの正否であるが、それはラッチ４２
２を読取ることにより行う。
【００２２】ラッチ４２２の内容がその名目値のプラス
またはマイナス１に等しい場合には、スタンバイ・シス
テム・タイミング・ユニット２０４はアクティブ・シス
テム・タイミング・ユニット２０３と位相同期にある。
このことは、ケ−ブル４１１、４３１は長さが同じであ
り、エレメント４２５ないし４２７はエレメント３０５
ないし３０７と同じものであるという理由から正しい。
さらに、カウンタ４２３はカウンタ３０３と同じクロッ
ク速度でクロックする。スタンバイ・システム・タイミ
ング・ユニット２０４がパワ−ダウンの後に（通常コ−
ルド・スタ−トと呼ばれる）まずアクティブとなる場
合、アクティブ・システム・タイミング・ユニット２０
３とスタンバイ・システム・タイミング・ユニット２０
４間に位相の相関関係はない。
またはマイナス１に等しい場合には、スタンバイ・シス
テム・タイミング・ユニット２０４はアクティブ・シス
テム・タイミング・ユニット２０３と位相同期にある。
このことは、ケ−ブル４１１、４３１は長さが同じであ
り、エレメント４２５ないし４２７はエレメント３０５
ないし３０７と同じものであるという理由から正しい。
さらに、カウンタ４２３はカウンタ３０３と同じクロッ
ク速度でクロックする。スタンバイ・システム・タイミ
ング・ユニット２０４がパワ−ダウンの後に（通常コ−
ルド・スタ−トと呼ばれる）まずアクティブとなる場
合、アクティブ・システム・タイミング・ユニット２０
３とスタンバイ・システム・タイミング・ユニット２０
４間に位相の相関関係はない。
【００２３】ラッチ３０２の内容を読取りコントロ−ラ
３２２がこれを容易に決めることができる。もしこの内
容がその名目値より著しく高いかまたは著しく低い場合
には、スタンバイ・システム・タイミング・ユニット２
０４はアクティブ・システム・タイミング・ユニットか
ら位相同期外れが大きいものである。この大きな差を無
くするために、コントロ−ラ３２２は高速ロック手順を
用いる。この高速ロック手順の一部として、コントロ−
ラ３２２はフリップ・フロップ３０８にＡＳＹＮＣ Ｃ
ＬＲ信号を送る。この信号に応答して、フリップ・フロ
ップ３０８によりアクティブ・システム・タイミング・
ユニット２０３がケ−ブル４３１を介してクロスカップ
ル信号を送りカウンタ３０９をクリヤすることができ
る。
３２２がこれを容易に決めることができる。もしこの内
容がその名目値より著しく高いかまたは著しく低い場合
には、スタンバイ・システム・タイミング・ユニット２
０４はアクティブ・システム・タイミング・ユニットか
ら位相同期外れが大きいものである。この大きな差を無
くするために、コントロ−ラ３２２は高速ロック手順を
用いる。この高速ロック手順の一部として、コントロ−
ラ３２２はフリップ・フロップ３０８にＡＳＹＮＣ Ｃ
ＬＲ信号を送る。この信号に応答して、フリップ・フロ
ップ３０８によりアクティブ・システム・タイミング・
ユニット２０３がケ−ブル４３１を介してクロスカップ
ル信号を送りカウンタ３０９をクリヤすることができ
る。
【００２４】同様の動作をアクティブ・システム・タイ
ミング・ユニット２０３においてカウンタ４２９につい
て行う。一度粗い位相同期が得られると、コントロ−ラ
３２２はこのＡＳＹＮＣ ＣＬＲ信号を削除して前述の
方法を用いてスタンバイ・システム・タイミング・ユニ
ット２０４とアクティブ・システム・タイミング・ユニ
ット２０３間のより細かい位相同期の微調節を行う。図
５は、ラッチ３０２の内容に応答し、ステム・タイミン
グ・ユニット３００がそのアクティブ・システム・タイ
ミング・ユニットとの位相同期に近づくように、周波数
シンセサイザ３１６を調節するのにコントロ−ラ３２２
が行う動作を標準的な制御システム記号を用いて示す図
である。
ミング・ユニット２０３においてカウンタ４２９につい
て行う。一度粗い位相同期が得られると、コントロ−ラ
３２２はこのＡＳＹＮＣ ＣＬＲ信号を削除して前述の
方法を用いてスタンバイ・システム・タイミング・ユニ
ット２０４とアクティブ・システム・タイミング・ユニ
ット２０３間のより細かい位相同期の微調節を行う。図
５は、ラッチ３０２の内容に応答し、ステム・タイミン
グ・ユニット３００がそのアクティブ・システム・タイ
ミング・ユニットとの位相同期に近づくように、周波数
シンセサイザ３１６を調節するのにコントロ−ラ３２２
が行う動作を標準的な制御システム記号を用いて示す図
である。
【００２５】エレメント５０１は、ラッチ３０２の実内
容からその名目値を減ずる。その結果得られた差にエレ
メント５０２が定数Ｋ１を乗じ、次にエレメント５０２
の出力をエレメント５０３、５０４へ送る。エレメント
５０４はエレメント５０２の出力に第２の定数Ｋ２を乗
じ、その結果をインテグレ−タ５０５ヘ送る。インテグ
レ−タ５０５はエレメント５０２からの非常に多数の値
の積分を行う。次にインテグレ−タ５０５の出力をサマ
５０３がエレメント５０２の出力と結合する。その結果
の値を周波数シンセサイザ３１６へ送ってそのシンセサ
イザを調節する。サマ５０３はインテグレ−タ５０５か
らの差の積分と現加重差を結合する。
容からその名目値を減ずる。その結果得られた差にエレ
メント５０２が定数Ｋ１を乗じ、次にエレメント５０２
の出力をエレメント５０３、５０４へ送る。エレメント
５０４はエレメント５０２の出力に第２の定数Ｋ２を乗
じ、その結果をインテグレ−タ５０５ヘ送る。インテグ
レ−タ５０５はエレメント５０２からの非常に多数の値
の積分を行う。次にインテグレ−タ５０５の出力をサマ
５０３がエレメント５０２の出力と結合する。その結果
の値を周波数シンセサイザ３１６へ送ってそのシンセサ
イザを調節する。サマ５０３はインテグレ−タ５０５か
らの差の積分と現加重差を結合する。
【００２６】注意事項として、標準的制御システム記号
を用いて図５を示したが、従来周知の方法を用いてコン
トロ−ラ３２２がディジタルでこれら動作を行う。カウ
ンタ３０３をドライブするのに用いた現周波数信号を使
用し、スタンバイ・システム・タイミング・ユニット２
０４とアクティブ・システム・タイミング・ユニット２
０３間の位相調節の分解能はプラス・マイナス１ナノ秒
である。しかし、この信号ドライビング・カウンタ４２
３の周波数を増加することにより、この正確度は比例し
て増加可能である。さらに、この高周波数によりカウン
タ３０３、４２３の得られたカウンタを有するコントロ
−ラがケ−ブル４１１、ケ−ブル４３１、エレメント３
０５ないし３０７およびエレメント４２５ないし４２７
を経由する遅延を求めることができる。
を用いて図５を示したが、従来周知の方法を用いてコン
トロ−ラ３２２がディジタルでこれら動作を行う。カウ
ンタ３０３をドライブするのに用いた現周波数信号を使
用し、スタンバイ・システム・タイミング・ユニット２
０４とアクティブ・システム・タイミング・ユニット２
０３間の位相調節の分解能はプラス・マイナス１ナノ秒
である。しかし、この信号ドライビング・カウンタ４２
３の周波数を増加することにより、この正確度は比例し
て増加可能である。さらに、この高周波数によりカウン
タ３０３、４２３の得られたカウンタを有するコントロ
−ラがケ−ブル４１１、ケ−ブル４３１、エレメント３
０５ないし３０７およびエレメント４２５ないし４２７
を経由する遅延を求めることができる。
【００２７】このような遅延決定から各種ケ−ブル長さ
の自動調節が考えられる。最後に、この位相同期はその
システム・タイミング・ユニットがさらに厳しい位相同
期の条件を満足させるようにしてさらに向上が可能であ
る。この遅延を次の方法により求めることができる。ス
タンバイ・システム・タイミング・ユニット２０４がコ
−ルド・スタ−トからの実施を開始する場合、図４のカ
ウンタ３０３に対し所定の名目カウントを仮定して、こ
の名目カウントに基づき、位相同期を入力する。
の自動調節が考えられる。最後に、この位相同期はその
システム・タイミング・ユニットがさらに厳しい位相同
期の条件を満足させるようにしてさらに向上が可能であ
る。この遅延を次の方法により求めることができる。ス
タンバイ・システム・タイミング・ユニット２０４がコ
−ルド・スタ−トからの実施を開始する場合、図４のカ
ウンタ３０３に対し所定の名目カウントを仮定して、こ
の名目カウントに基づき、位相同期を入力する。
【００２８】所定時間経過後、コントロ−ラ４３２は、
ラッチ４２２のカウントを読取るが、これはカウンタ４
２３からのカウントを有するものであり、このカウント
をケ−ブル２１７、主コントロ−ラ２１６およびケ−ブ
ル２１８を介してコントロ−ラ３２２へ送る。コントロ
−ラ３２２は、ラッチ４２２からのカウントに応答して
そのカウントをラッチ３０２からのカウントに加える。
次にコントロ−ラ３２２はその和を２で除し、その結果
をカウンタ３０３に対する新規名目カウンタとして用い
る。ラッチ３０２、４２２のカウント差がある所定差の
みになるまでこのプロセスを繰返えす。以上の説明は、
本発明の一実施例に関するもので、この技術分野の当業
者であれば、本発明の種々の変形例が考え得るが、それ
らはいずれも本発明の技術的範囲に包含される。尚、特
許請求の範囲に記載した参照番号は発明の容易なる理解
のためで、その技術的範囲を制限するよう解釈されるべ
きではない。
ラッチ４２２のカウントを読取るが、これはカウンタ４
２３からのカウントを有するものであり、このカウント
をケ−ブル２１７、主コントロ−ラ２１６およびケ−ブ
ル２１８を介してコントロ−ラ３２２へ送る。コントロ
−ラ３２２は、ラッチ４２２からのカウントに応答して
そのカウントをラッチ３０２からのカウントに加える。
次にコントロ−ラ３２２はその和を２で除し、その結果
をカウンタ３０３に対する新規名目カウンタとして用い
る。ラッチ３０２、４２２のカウント差がある所定差の
みになるまでこのプロセスを繰返えす。以上の説明は、
本発明の一実施例に関するもので、この技術分野の当業
者であれば、本発明の種々の変形例が考え得るが、それ
らはいずれも本発明の技術的範囲に包含される。尚、特
許請求の範囲に記載した参照番号は発明の容易なる理解
のためで、その技術的範囲を制限するよう解釈されるべ
きではない。
【００２９】
【発明の効果】以上述べた如く本発明の位相調節装置を
用いることにより、フィ−ルド・メンテナンスを容易に
し信頼性を向上させ有効に位相調節できる。
用いることにより、フィ−ルド・メンテナンスを容易に
し信頼性を向上させ有効に位相調節できる。
【図１】従来の重複クロック回路間のクロック位相調節
のためのシステムを示すブロック略図である。
のためのシステムを示すブロック略図である。
【図２】ディジタル・アクセス・クロスコネクト・シス
テムを示すブロック略図である。
テムを示すブロック略図である。
【図３】システム・タイミング・ユニットを示すブロッ
ク略図である。
ク略図である。
【図４】本発明の相互結合した２システム・タイミング
・ユニットの一部を示すブロック略図である。
・ユニットの一部を示すブロック略図である。
【図５】位相差に応答して行う位相差調節を標準的制御
システム記号で示す図である。
システム記号で示す図である。
１０１ クロック・コントロ−ラ １０２ 位相ロック・ル−プ １０３ ゲ−ト １０４ 遅延線 １０５ ゲ−ト １０６ ゲ−ト １０７ ゲ−ト １０８ クロック・バス １０９ ケ−ブル １１０ ゲ−ブル １１１ クロック・コントロ−ラ １１２ 位相ロック・ル−プ １１３ ゲ−ト １１４ 遅延線 １１５ ゲ−ト １１６ ゲ−ト １１７ ゲ−ト １１８ クロック・バス １１９ ケ−ブル １２０ クロック回路 １２１ クロック回路 ２０１ 入力装置 ２０２ 交換ネットワ−ク ２０３ システム・タイミング・ユニット（ＳＴＵ） ２０４ システム・タイミング・ユニット（ＳＴＵ） ２０５ 交換ネットワ−ク ２０６ 出力装置 ２０７ ケ−ブル ２０８ ケ−ブル ２０９ ケ−ブル ２１０ ケ−ブル ２１１ ケ−ブル ２１２ ケ−ブル ２１３ ケ−ブル ２１４ 入力（デ−タ）回線 ２１５ 出力（デ−タ）回線 ２１６ 主コントロ−ラ ２１７ ケ−ブル ２１８ ケ−ブル ３０１ クロスカップル制御 ３０２ ラッチ ３０３ カウンタ ３０５ フリップ・フロップ ３０６ ドライバ ３０７ レシ−バ ３０８ フリップ・フロップ ３０９ カウンタ ３１０ カウンタ ３１６ 周波数シンセサイザ ３１７ 位相ディテクタ ３１９ 電圧制御オシレ−タ ３２０ カウンタ ３２１ カウンタ ３２２ コントロ−ラ ４１１ ケ−ブル ４２１ クロス・カップル制御 ４２２ ラッチ ４２３ カウンタ ４２５ フリップ・フロップ ４２６ ドライバ ４２７ レシ−バ ４２９ カウンタ ４３１ ケ−ブル ４３２ コントロ−ラ ５０１ サブトラクタ ５０２ マルチプライア ５０３ サマ ５０４ マルチプライア ５０５ インテグレ−タ
Claims (4)
- 【請求項１】 第１のクロック回路により所定数の第１
のタイミング信号の生成後この第１のクロック回路によ
り反復生成した内部信号に応答する固定速度でのカウン
ト手段（３０２ないし３０５）と、 第２のクロック回路により所定数の第２のタイミング信
号の生成後この第２のクロック回路において外部信号の
反復生成手段（４２５，４２６）とを有し、 前記第１のクロック回路が生成する第１のタイミング信
号の位相調節装置において、 カウントを停止するためにこの第１のクロック回路によ
るその外部信号の受信にさらに応答するそのカウント手
段と、 前記カウント手段の内容に応答してこのカウント手段が
停止する場合にその第１のタイミング信号の位相修正手
段（３２２）とを有することを特徴とする前記位相調節
装置。 - 【請求項２】 前記カウント手段はカウントを開始する
ためにその内部信号にかつカウントを停止するためにそ
の外部信号に応答するカウンタ（３０３）と、 その外
部信号に応答して前記カウンタの内容を記憶するための
ラッチ（３０２）でかつそれによりこのラッチの内容を
前記修正手段が使用するラッチ（３０２）を有すること
を特徴とする請求項１に記載の装置。 - 【請求項３】 さらに、前記カウンタへその外部信号を
送信する手段（２０８，２０９）を有し、この送信手段
を遅延を生じて前記カウンタの整数カウントとなるよう
に調節することを特徴とする請求項２に記載の装置。 - 【請求項４】 前記修正手段は前記ラッチの内容と前記
送信手段の遅延による整数カウントとの間の差に応答し
てこのクロック回路の位相を調節する手段であることを
特徴とする請求項３に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/988,580 US5347227A (en) | 1992-12-10 | 1992-12-10 | Clock phase adjustment between duplicated clock circuits |
| US988580 | 1992-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232856A true JPH06232856A (ja) | 1994-08-19 |
| JP3034746B2 JP3034746B2 (ja) | 2000-04-17 |
Family
ID=25534282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5340915A Expired - Lifetime JP3034746B2 (ja) | 1992-12-10 | 1993-12-10 | 位相調節装置と位相調節方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5347227A (ja) |
| EP (1) | EP0601777B1 (ja) |
| JP (1) | JP3034746B2 (ja) |
| CN (1) | CN1072872C (ja) |
| AU (1) | AU657237B2 (ja) |
| DE (1) | DE69328920T2 (ja) |
| ES (1) | ES2148207T3 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6233702B1 (en) * | 1992-12-17 | 2001-05-15 | Compaq Computer Corporation | Self-checked, lock step processor pairs |
| DE4434085A1 (de) * | 1994-09-23 | 1996-03-28 | Siemens Ag | Schaltungsanordnung zur Störbefreiung eines Pulsrahmensignals |
| WO1996026451A1 (en) * | 1995-02-24 | 1996-08-29 | Advantest Corporation | Bit error measuring instrument |
| US6163549A (en) * | 1997-08-29 | 2000-12-19 | Lucent Technologies Inc. | Synchronizing a central timing unit to an external link via a switching network |
| US5999543A (en) * | 1997-08-29 | 1999-12-07 | Lucent Technologies Inc. | Switching network providing multiple timing paths for port circuits |
| US6005902A (en) * | 1997-08-29 | 1999-12-21 | Lucent Technologies Inc. | Providing timing to an external system |
| US6513103B1 (en) * | 1997-10-10 | 2003-01-28 | Rambus Inc. | Method and apparatus for adjusting the performance of a synchronous memory system |
| DE10125533B4 (de) * | 2001-05-23 | 2005-06-02 | Dr. Johannes Heidenhain Gmbh | Verfahren zum Betrieb einer Positionsmesseinrichtung sowie Positionsmesseinrichtung und Auswerteeinheit zur Durchführung des Verfahrens |
| US7571338B2 (en) * | 2004-05-24 | 2009-08-04 | Telefonaktiebolaget Lm Ericsson (Publ) | Determining a time difference between first and second clock domains |
| DE102012215214B4 (de) | 2012-08-28 | 2014-11-27 | Continental Automotive Gmbh | Verfahren und Vorrichtung zur Bestimmung der Position eines motorgetriebenen Stellteils |
| EP2775655B1 (en) * | 2013-03-08 | 2020-10-28 | Pro Design Electronic GmbH | Method of distributing a clock signal, a clock distributing system and an electronic system comprising a clock distributing system |
| DE102016121757A1 (de) * | 2016-11-14 | 2018-05-17 | Ic-Haus Gmbh | Datenübertragungssystem zur zeitlichen Kopplung eines in einer Steuereinrichtung erzeugten Triggersignals mit einem in einer Empfangseinrichtung erzeugten Triggersignal |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3803568A (en) * | 1973-04-06 | 1974-04-09 | Gte Automatic Electric Lab Inc | System clock for electronic communication systems |
| US4156200A (en) * | 1978-03-20 | 1979-05-22 | Bell Telephone Laboratories, Incorporated | High reliability active-standby clock arrangement |
| DE2945331C2 (de) * | 1979-11-09 | 1984-05-30 | Nixdorf Computer Ag, 4790 Paderborn | Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung |
| US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
| US4494211A (en) * | 1982-11-24 | 1985-01-15 | The United States Of America As Represented By The Secretary Of The Navy | Balanced system for ranging and synchronization between satellite pairs |
| US4675612A (en) * | 1985-06-21 | 1987-06-23 | Advanced Micro Devices, Inc. | Apparatus for synchronization of a first signal with a second signal |
| US4872155A (en) * | 1987-03-13 | 1989-10-03 | Pioneer Electronic Corporation | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| JPH06103880B2 (ja) * | 1988-07-05 | 1994-12-14 | シャープ株式会社 | シリアルデータ通信装置 |
| JP2629028B2 (ja) * | 1988-08-10 | 1997-07-09 | 株式会社日立製作所 | クロック信号供給方法および装置 |
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| EP0389662B1 (de) * | 1989-03-31 | 1993-11-03 | Siemens Aktiengesellschaft | Verfahren zum Synchronisieren der Phase von Taktsignalen zweier Taktgeneratoren in Kommunikationsnetzen |
| US5249206A (en) * | 1989-08-11 | 1993-09-28 | International Business Machines Corporation | Fault-tolerant clock for multicomputer complex |
| US5239562A (en) * | 1991-11-05 | 1993-08-24 | At&T Bell Laboratories | Matching the clock phase of duplicated clock circuits |
-
1992
- 1992-12-10 US US07/988,580 patent/US5347227A/en not_active Expired - Lifetime
-
1993
- 1993-11-18 AU AU50785/93A patent/AU657237B2/en not_active Ceased
- 1993-11-30 CN CN93120590A patent/CN1072872C/zh not_active Expired - Fee Related
- 1993-12-01 ES ES93309586T patent/ES2148207T3/es not_active Expired - Lifetime
- 1993-12-01 DE DE69328920T patent/DE69328920T2/de not_active Expired - Fee Related
- 1993-12-01 EP EP93309586A patent/EP0601777B1/en not_active Expired - Lifetime
- 1993-12-10 JP JP5340915A patent/JP3034746B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2148207T3 (es) | 2000-10-16 |
| CN1072872C (zh) | 2001-10-10 |
| AU657237B2 (en) | 1995-03-02 |
| US5347227A (en) | 1994-09-13 |
| CN1093209A (zh) | 1994-10-05 |
| EP0601777A1 (en) | 1994-06-15 |
| JP3034746B2 (ja) | 2000-04-17 |
| DE69328920T2 (de) | 2000-11-16 |
| EP0601777B1 (en) | 2000-06-28 |
| AU5078593A (en) | 1994-06-23 |
| DE69328920D1 (de) | 2000-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517237B2 (ja) | 同期バス・システムおよびそのためのメモリ装置 | |
| US4811364A (en) | Method and apparatus for stabilized data transmission | |
| JP3034746B2 (ja) | 位相調節装置と位相調節方法 | |
| US5504878A (en) | Method and apparatus for synchronizing plural time-of-day (TOD) clocks with a central TOD reference over non-dedicated serial links using an on-time event (OTE) character | |
| JPS6161404B2 (ja) | ||
| JPH0217736A (ja) | シリアルデータ通信装置 | |
| US4580243A (en) | Circuit for duplex synchronization of asynchronous signals | |
| US7243253B1 (en) | Repeating switching of a cross-connect and a timing source in a network element through the use of a phase adjuster | |
| JPH0575594A (ja) | パラレルビツト同期方式 | |
| JPH031857B2 (ja) | ||
| JP2744094B2 (ja) | ディジタルシステム | |
| JPH01147936A (ja) | デジタルクロツク再生装置における補正信号の発生方法及び装置 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| JPH08329000A (ja) | 情報処理装置 | |
| JP2645880B2 (ja) | システムクロック二重化方式 | |
| JPH0458631A (ja) | フレーム位相合わせ方式 | |
| JP2982138B2 (ja) | ビット位相同期回路 | |
| JPH05268206A (ja) | ディジタルシステムにおける同期制御信号供給方法 | |
| JPH0833072A (ja) | 冗長構成ディジタル回路の制御システム | |
| JPH10187275A (ja) | バス回路のクロック供給方式 | |
| JP2009200872A (ja) | 冗長構成システムにおける基準信号同期制御方法 | |
| JPH09130268A (ja) | ２重化系切り換えシステム | |
| JPH07114400B2 (ja) | フレーム同期方式 | |
| JPH08237235A (ja) | ディジタル通信システム | |
| JPH0834462B2 (ja) | フレームアライナ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |