JPH031857B2 - - Google Patents
Info
- Publication number
- JPH031857B2 JPH031857B2 JP57038829A JP3882982A JPH031857B2 JP H031857 B2 JPH031857 B2 JP H031857B2 JP 57038829 A JP57038829 A JP 57038829A JP 3882982 A JP3882982 A JP 3882982A JP H031857 B2 JPH031857 B2 JP H031857B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- parallel
- clock signal
- serial
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000010363 phase shift Effects 0.000 description 15
- 230000015654 memory Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 5
- 238000011144 upstream manufacturing Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 3
- 108010076504 Protein Sorting Signals Proteins 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/02—Arrangements for detecting or preventing errors in the information received by diversity reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明はデータ伝送回線の回線切換装置に係
る。
る。
本発明装置は、第1及び第2のデータ伝送回線
を交互に使用して送信装置から受信装置にデータ
を伝送する場合に適用され得る。特に、1個の回
線所謂通常回線が正常状態でデータを伝送し、別
の回線所謂非常回線が通常回線の故障発生時にデ
ータを伝送すべく構成されている場合に使用され
る。
を交互に使用して送信装置から受信装置にデータ
を伝送する場合に適用され得る。特に、1個の回
線所謂通常回線が正常状態でデータを伝送し、別
の回線所謂非常回線が通常回線の故障発生時にデ
ータを伝送すべく構成されている場合に使用され
る。
本発明装置は主として、マイクロ波リングによ
るデータ伝送に使用され得る。データ処理業務を
行なう2局間のマイクロ波リンクは実際には、多
数の並列なデータ伝送回線(通常は7回線)から
成り、伝送すべきデータがこれらの回線間に分配
される。7個の回線のうちのいずれか1個の特性
が低下したときに代替回線として使用すべく補助
的非常回線が付加される。
るデータ伝送に使用され得る。データ処理業務を
行なう2局間のマイクロ波リンクは実際には、多
数の並列なデータ伝送回線(通常は7回線)から
成り、伝送すべきデータがこれらの回線間に分配
される。7個の回線のうちのいずれか1個の特性
が低下したときに代替回線として使用すべく補助
的非常回線が付加される。
技術的な問題は、2個の伝送回線が異なる伝搬
条件を有することにより生じる。これらの2個の
回線によつて伝送されるデータの内容は等しいが
2個の回線の伝搬条件が異なるため、データの同
期ずれ及び各データに対応するクロツク信号の位
相ずれが生じる。
条件を有することにより生じる。これらの2個の
回線によつて伝送されるデータの内容は等しいが
2個の回線の伝搬条件が異なるため、データの同
期ずれ及び各データに対応するクロツク信号の位
相ずれが生じる。
データ伝送回線のビツト伝送速度が高い程、同
期ずれが大きくなるので問題が深刻になる。
期ずれが大きくなるので問題が深刻になる。
データの伝送品質を低下させないためには、回
線の切換動作が生じたときに、受信装置内での前
記の如き現象即ち同期ずれ及び位相ずれが無視し
得る大きさでなければならない。
線の切換動作が生じたときに、受信装置内での前
記の如き現象即ち同期ずれ及び位相ずれが無視し
得る大きさでなければならない。
前記の如き目的の切換装置は、1979年7月24日
出願の本出願人によるフランス特許出願第
7919082号に提案されている。該切換装置は、切
換前迄使用されていた通常回線に対応するクロツ
ク信号と新たに使用される非常回線に対応するク
ロツク信号とを位相合せする手段と、通常回線で
伝送されたシリアルデータと非常回線で伝送され
たシリアルデータとを切換動作以前に同期させる
手段とを含む。
出願の本出願人によるフランス特許出願第
7919082号に提案されている。該切換装置は、切
換前迄使用されていた通常回線に対応するクロツ
ク信号と新たに使用される非常回線に対応するク
ロツク信号とを位相合せする手段と、通常回線で
伝送されたシリアルデータと非常回線で伝送され
たシリアルデータとを切換動作以前に同期させる
手段とを含む。
前記の同期化手段は、各回線に対応するバツフ
アメモリと、これらのバツフアメモリの所定のフ
レーム内に夫々格納されたデータ間の一致を検出
するデテクタと、不一致が検出されたときは一致
が検出されるまで切換動作以前に非常回線のバツ
フアメモリの所定のフレーム内に格納されたデー
タが通常回線のバツフアメモリの所定のフレーム
内に格納されたデータに等しくなるように、非常
回線のフレーム内のデータの内容を1ビツトずつ
シフトした内容のものとする所謂デセンタリング
を実行し得る回路と、 後に非常回線から通常回線への切換の必要が生
じたときに、上記同様に非常回線の所定のフレー
ム内のデータを通常回線のそれと等しくするた
め、非常回線の所定のフレーム内のデータの内容
を1ビツトずつシフトした内容のものとする所謂
リセンタリングを実行し得る回路とを含む。
アメモリと、これらのバツフアメモリの所定のフ
レーム内に夫々格納されたデータ間の一致を検出
するデテクタと、不一致が検出されたときは一致
が検出されるまで切換動作以前に非常回線のバツ
フアメモリの所定のフレーム内に格納されたデー
タが通常回線のバツフアメモリの所定のフレーム
内に格納されたデータに等しくなるように、非常
回線のフレーム内のデータの内容を1ビツトずつ
シフトした内容のものとする所謂デセンタリング
を実行し得る回路と、 後に非常回線から通常回線への切換の必要が生
じたときに、上記同様に非常回線の所定のフレー
ム内のデータを通常回線のそれと等しくするた
め、非常回線の所定のフレーム内のデータの内容
を1ビツトずつシフトした内容のものとする所謂
リセンタリングを実行し得る回路とを含む。
上記のデータ同期化の問題を検討すると、極め
て複雑な装置が必要であり、さらに回線切換動作
時の各回線間のクロツク信号の位相ずれに伴なう
好ましくない現象を完全に条去することはできな
いという当然の結論に到達する。この欠点は、バ
ツフアメモリの記憶データに上述の操作が与えら
れる(該バツフアメモリの出力は、スイツチング
後受信装置に直結される)という上記切換装置の
構成に帰因する。
て複雑な装置が必要であり、さらに回線切換動作
時の各回線間のクロツク信号の位相ずれに伴なう
好ましくない現象を完全に条去することはできな
いという当然の結論に到達する。この欠点は、バ
ツフアメモリの記憶データに上述の操作が与えら
れる(該バツフアメモリの出力は、スイツチング
後受信装置に直結される)という上記切換装置の
構成に帰因する。
本発明の目的は、複雑な回路を用いることなく
回線間のデータの同期化が可能であり、且つ、回
線間のクロツク信号の位相ずれに伴う、回線切換
時のデータの伝送品質の低下のないデータ伝送回
線の回線切換装置を提供することにある。
回線間のデータの同期化が可能であり、且つ、回
線間のクロツク信号の位相ずれに伴う、回線切換
時のデータの伝送品質の低下のないデータ伝送回
線の回線切換装置を提供することにある。
本発明の前記目的は、送信装置から送出された
シリアルデータと該シリアルデータに対応するク
ロツク信号とを受信装置に伝送するための伝送回
線を切換えるためのデータ伝送回線切換装置であ
つて、送信装置から第1のデータ伝送回線を介し
て伝送される第1のシリアルデータ及び第1のク
ロツク信号を受容し、該第1のクロツク信号の
1/nの周波数の第1の仮想クロツク信号を生成
し、該第1の仮想クロツク信号に同期して第1の
シリアルデータを、各ビツトが該第1のシリアル
データの各ビツトのn倍の持続時間を有するnビ
ツトの第1のパラレルデータに変換し、受容する
第3の仮想クロツク信号に同期して該第1のパラ
レルデータを出力する第1のシリアル/パラレル
変換手段と、 送信装置から第2のデータ伝送回線を介して送
出される第2のシリアルデータ及び第2のクロツ
ク信号を受容し、該第2のクロツク信号の1/n
の周波数の第2の仮想クロツク信号を生成し、該
第2の仮想クロツク信号に同期して第2のシリア
ルデータを各ビツトが該第2のシリアルデータの
各ビツトのn倍の持続時間を有するnビツトの第
2のパラレルデータに変換し、受容する第3の仮
想クロツク信号に同期して、該第2のパラレルデ
ータを出力する第2のシリアル/パラレル変換手
段と、 第1及び第2のパラレルデータを受容すべく、
第1及び第2のシリアル/パラレル変換手段に接
続されており、所定時間毎に第1及び第2のパラ
レルデータが一致するか否かを検出し一致しなけ
れば、第1及び第2のパラレルデータが一致すべ
く、第1の仮想クロツク信号の位相を所定量変化
させ、一致した時には切換可能信号を生成するデ
ータ同期手段と、 切換可能信号及び第1及び第2の仮想クロツク
信号を受容すべく、同期手段及び第1及び第2の
シリアル/パラレル変換手段に接続されており、
データ同期手段から切換可能信号を受容する前は
第1の仮想クロツク信号と同一であり、データ同
期手段から切換可能信号を受容した後は第1の仮
想クロツク信号から第2の仮想クロツク信号に漸
近する第3の仮想クロツク信号及び該第3の仮想
クロツク信号のn倍の周波数の第3のクロツク信
号を生成するクロツク同期手段と、 第1及び第2のパラレルデータ及び切換可能信
号を受容すべく第1及び第2のシリアル/パラレ
ル変換手段及びデータ同期手段に接続されてお
り、データ同期手段から切換可能信号を受容する
前には第1のパラレルデータを出力し、データ同
期手段から切換可能信号を受容した後は第2のパ
ラレルデータを出力する切換手段と、 第1及び第2のパラレルデータの一方及び第3
のクロツク信号を受容すべく、切換手及びクロツ
ク同期手段に接続されており、受容した切換手段
から選択的に出力される第1及び第2のパラレル
データの一方を受容した第3のクロツク信号に同
期して各ビツトが前記第1及び第2のパラレルデ
ータの一方の各ビツトのる1/n倍の持続時間を
有する第3のシリアルデータを生成し、該第3の
シリアルデータと第3のクロツク信号とを受信装
置に送出するシリアル/パラレル変換手段とを含
むデータ伝送回線切換装置によつて達成される。
シリアルデータと該シリアルデータに対応するク
ロツク信号とを受信装置に伝送するための伝送回
線を切換えるためのデータ伝送回線切換装置であ
つて、送信装置から第1のデータ伝送回線を介し
て伝送される第1のシリアルデータ及び第1のク
ロツク信号を受容し、該第1のクロツク信号の
1/nの周波数の第1の仮想クロツク信号を生成
し、該第1の仮想クロツク信号に同期して第1の
シリアルデータを、各ビツトが該第1のシリアル
データの各ビツトのn倍の持続時間を有するnビ
ツトの第1のパラレルデータに変換し、受容する
第3の仮想クロツク信号に同期して該第1のパラ
レルデータを出力する第1のシリアル/パラレル
変換手段と、 送信装置から第2のデータ伝送回線を介して送
出される第2のシリアルデータ及び第2のクロツ
ク信号を受容し、該第2のクロツク信号の1/n
の周波数の第2の仮想クロツク信号を生成し、該
第2の仮想クロツク信号に同期して第2のシリア
ルデータを各ビツトが該第2のシリアルデータの
各ビツトのn倍の持続時間を有するnビツトの第
2のパラレルデータに変換し、受容する第3の仮
想クロツク信号に同期して、該第2のパラレルデ
ータを出力する第2のシリアル/パラレル変換手
段と、 第1及び第2のパラレルデータを受容すべく、
第1及び第2のシリアル/パラレル変換手段に接
続されており、所定時間毎に第1及び第2のパラ
レルデータが一致するか否かを検出し一致しなけ
れば、第1及び第2のパラレルデータが一致すべ
く、第1の仮想クロツク信号の位相を所定量変化
させ、一致した時には切換可能信号を生成するデ
ータ同期手段と、 切換可能信号及び第1及び第2の仮想クロツク
信号を受容すべく、同期手段及び第1及び第2の
シリアル/パラレル変換手段に接続されており、
データ同期手段から切換可能信号を受容する前は
第1の仮想クロツク信号と同一であり、データ同
期手段から切換可能信号を受容した後は第1の仮
想クロツク信号から第2の仮想クロツク信号に漸
近する第3の仮想クロツク信号及び該第3の仮想
クロツク信号のn倍の周波数の第3のクロツク信
号を生成するクロツク同期手段と、 第1及び第2のパラレルデータ及び切換可能信
号を受容すべく第1及び第2のシリアル/パラレ
ル変換手段及びデータ同期手段に接続されてお
り、データ同期手段から切換可能信号を受容する
前には第1のパラレルデータを出力し、データ同
期手段から切換可能信号を受容した後は第2のパ
ラレルデータを出力する切換手段と、 第1及び第2のパラレルデータの一方及び第3
のクロツク信号を受容すべく、切換手及びクロツ
ク同期手段に接続されており、受容した切換手段
から選択的に出力される第1及び第2のパラレル
データの一方を受容した第3のクロツク信号に同
期して各ビツトが前記第1及び第2のパラレルデ
ータの一方の各ビツトのる1/n倍の持続時間を
有する第3のシリアルデータを生成し、該第3の
シリアルデータと第3のクロツク信号とを受信装
置に送出するシリアル/パラレル変換手段とを含
むデータ伝送回線切換装置によつて達成される。
本発明の特徴は、添付図面に基く以下の記載よ
り明らかにされるであろう。
り明らかにされるであろう。
第1図に回線切換装置1は、図示しない受信装
置と通常回線3及び非常回線4との間に挿入され
ており、伝送回線2即ち所謂下流回線に切換えら
れ、データDCを送出する。通常データDN及び非
常データDSは夫々、通常回線及び非常回線によ
り伝送される。双方のデータは(図示しない)共
通の送信装置から送出されるが、各回線の伝搬条
件は異なる。
置と通常回線3及び非常回線4との間に挿入され
ており、伝送回線2即ち所謂下流回線に切換えら
れ、データDCを送出する。通常データDN及び非
常データDSは夫々、通常回線及び非常回線によ
り伝送される。双方のデータは(図示しない)共
通の送信装置から送出されるが、各回線の伝搬条
件は異なる。
回線2,3,4に於けるデータの伝送は、夫々
のクロツク信号に従つて行なわれる。換言すれ
ば、データDC,DN,DSに夫々対応するクロツク
信号HC,HN,HSは、夫々の対応データと同時に
回線2,3,4に夫々対応する回線5,6,7に
より伝送される。
のクロツク信号に従つて行なわれる。換言すれ
ば、データDC,DN,DSに夫々対応するクロツク
信号HC,HN,HSは、夫々の対応データと同時に
回線2,3,4に夫々対応する回線5,6,7に
より伝送される。
通常状態、即ち、通常回線3に故障状態が存在
しないときは、切換装置1は、回線2と3との間
の接続及び回線5と6との間の接続を確保してい
る。非常状態即ち通常回線3に故障状態が存在す
るときは、装置1は、回線2と4との間の接続及
び回線5と7との間の接続を確保する。
しないときは、切換装置1は、回線2と3との間
の接続及び回線5と6との間の接続を確保してい
る。非常状態即ち通常回線3に故障状態が存在す
るときは、装置1は、回線2と4との間の接続及
び回線5と7との間の接続を確保する。
通常回線から非常回線への切換、及び、故障状
態解消後の非常回線から通常回線への切換は、切
換命令COMにより制御される。命令COMは、通
常回線3上の伝送品質を連続的にモニタし切換動
作の必要性を判断する機能を有する(図示しな
い)デバイスから送出される。該デバイスは本発
明の目的外であるから詳細には説明しない。
態解消後の非常回線から通常回線への切換は、切
換命令COMにより制御される。命令COMは、通
常回線3上の伝送品質を連続的にモニタし切換動
作の必要性を判断する機能を有する(図示しな
い)デバイスから送出される。該デバイスは本発
明の目的外であるから詳細には説明しない。
切換装置1はスイツチ8を含んでおり、スイツ
チ8は、受信した切換命令に従つて下流回線2を
通常回線3又は4に接続し得る。
チ8は、受信した切換命令に従つて下流回線2を
通常回線3又は4に接続し得る。
切換装置1はスイツチ8の上流側に、通常回線
3より伝送されたシリアルデータを各ビツトがn
倍の持続時間を有するnビツトパラレルデータに
変換する手段9と、通常回線より伝送されたデー
タに対応するクロツク信号の周波数を1/nに分
周する手段10とを備える。
3より伝送されたシリアルデータを各ビツトがn
倍の持続時間を有するnビツトパラレルデータに
変換する手段9と、通常回線より伝送されたデー
タに対応するクロツク信号の周波数を1/nに分
周する手段10とを備える。
切換装置1は同様にスイツチ8の上流側に、非
常回線4より伝送されたシリアルデータを各ビツ
トがn倍の持続時間を有するnビツトパラレルデ
ータに変換する手段11と、非常回線より伝送さ
れたデータに対応するクロツク信号の周波数を
1/nに分周する手段12とを備える。
常回線4より伝送されたシリアルデータを各ビツ
トがn倍の持続時間を有するnビツトパラレルデ
ータに変換する手段11と、非常回線より伝送さ
れたデータに対応するクロツク信号の周波数を
1/nに分周する手段12とを備える。
切換装置1はスイツチ8の上流側に更に、手段
10,12より夫々送出される仮想クロツク信号
hNとhSとの位相合せを行なう手段13を備える。
手段13は、手段10,12と手段13との間に
挿入されたスイツチ13′の位置に従つて、手段
13によつて位相調整された仮想クロツク信号
h′Cの位相を信号hSの位相又は信号hNの位相にロ
ツクさせる機能を有する。スイツチ13′はスイ
ツチ8と同様に制御されるが、唯一の違いとして
は、遅延回路8′によつてスイツチ8はスイツチ
13′から遅れて制御される。
10,12より夫々送出される仮想クロツク信号
hNとhSとの位相合せを行なう手段13を備える。
手段13は、手段10,12と手段13との間に
挿入されたスイツチ13′の位置に従つて、手段
13によつて位相調整された仮想クロツク信号
h′Cの位相を信号hSの位相又は信号hNの位相にロ
ツクさせる機能を有する。スイツチ13′はスイ
ツチ8と同様に制御されるが、唯一の違いとして
は、遅延回路8′によつてスイツチ8はスイツチ
13′から遅れて制御される。
切換装置1はスイツチ8の上流側に更に、位相
調整された仮想クロツク信号h′Cが手段13から
送出され始めたときに、手段9により送出された
仮想データdNの処理を行なう手段14と、手段1
1により送出された仮想データdSの処理を行なう
手段15とを備える。
調整された仮想クロツク信号h′Cが手段13から
送出され始めたときに、手段9により送出された
仮想データdNの処理を行なう手段14と、手段1
1により送出された仮想データdSの処理を行なう
手段15とを備える。
切換装置1はスイツチ8の下流側に、スイツチ
8の出力で得られた切換えられた仮想パラレルデ
ータd′Cを各ビツトが1/n倍の持続時間を有す
るシリアルデータに変換する手段16を備える。
仮想パラレルデータd′Cは、スイツチ8の位置に
応じて、手段14が送出した仮想パラレルデータ
d′N又は手段15が送出した仮想パラレルデータ
d′Sのいずれかに等しい。手段16は下流回線2
に切換えられたデータを送出する。
8の出力で得られた切換えられた仮想パラレルデ
ータd′Cを各ビツトが1/n倍の持続時間を有す
るシリアルデータに変換する手段16を備える。
仮想パラレルデータd′Cは、スイツチ8の位置に
応じて、手段14が送出した仮想パラレルデータ
d′N又は手段15が送出した仮想パラレルデータ
d′Sのいずれかに等しい。手段16は下流回線2
に切換えられたデータを送出する。
切換装置1はスイツチ8の下流側に更に、手段
13により送出される仮想クロツク信号h′Cの周
波数をn倍に逓倍し、リアルクロツク信号HCと
して送出する手段17を備える。
13により送出される仮想クロツク信号h′Cの周
波数をn倍に逓倍し、リアルクロツク信号HCと
して送出する手段17を備える。
経済的理由から、通常は、種々のデータを搬送
する複数個の通常回線に対して1個の非常回線を
割当てる。また、切換装置1のスイツチ8の上流
側に、仮想データd′Nとd′Sとを同期化すべく機能
する手段18が配備され、該手段18により仮想
データd′Nとd′Sとが同期化されたときにのみスイ
ツチ8による切換動作が実行される。
する複数個の通常回線に対して1個の非常回線を
割当てる。また、切換装置1のスイツチ8の上流
側に、仮想データd′Nとd′Sとを同期化すべく機能
する手段18が配備され、該手段18により仮想
データd′Nとd′Sとが同期化されたときにのみスイ
ツチ8による切換動作が実行される。
上記の具体例においては、第1のシリアル/パ
ラレル変換手段は手段9及び手段14から、第2
のシリアル/パラレル変換手段は手段11及び手
段15から、データ同期手段は手段18からクロ
ツク同期手段は手段13及びスイツチ13′から、
切換手段はスイツチ8から、パラレル/シリアル
変換手段は手段16から夫々構成される。 本発
明の切換装置では切換動作がリアルデータでなく
仮想データ即ちn倍された持続時間を有するデー
タに対して行なわれるため、リアルデータの同期
を行なう必要は全くない。
ラレル変換手段は手段9及び手段14から、第2
のシリアル/パラレル変換手段は手段11及び手
段15から、データ同期手段は手段18からクロ
ツク同期手段は手段13及びスイツチ13′から、
切換手段はスイツチ8から、パラレル/シリアル
変換手段は手段16から夫々構成される。 本発
明の切換装置では切換動作がリアルデータでなく
仮想データ即ちn倍された持続時間を有するデー
タに対して行なわれるため、リアルデータの同期
を行なう必要は全くない。
また、クロツク信号の切換がリアルクロツク信
号でなくnで除算された周期数を有する仮想クロ
ツク信号に対して行なわれるため、本発明装置の
切換性能がいつそう改良される。一般に、1個の
クロツク信号の位相を同じ周波数を有する別の
クロツク信号の位相に徐々に同期するためにいか
なる手段を使用するかに関わりなく、πより大き
い位相の振れを生成して同期することは技術的に
不可能である。本発明装置においては、フエーズ
ロツク手段がnで除算された周波数/nを有す
るクロツク信号に作用するので、周波数/nを
有する仮想クロツク信号間のπまでの位相差を
徐々に補正することが可能である。これは、周波
数を有するリアルクロツク信号間のnπまでの
位相差を徐々に補償することが可能であることを
意味する。従つて本発明によれば、通常回線に対
応するクロツク信号と非常回線に対応するクロツ
ク信号との間では、前記の如き2πを法とする位
相差の補償即ちリアルクロツク信号の1ビツト単
位の補償でなく、正確な位相差の補償が行なわれ
る。
号でなくnで除算された周期数を有する仮想クロ
ツク信号に対して行なわれるため、本発明装置の
切換性能がいつそう改良される。一般に、1個の
クロツク信号の位相を同じ周波数を有する別の
クロツク信号の位相に徐々に同期するためにいか
なる手段を使用するかに関わりなく、πより大き
い位相の振れを生成して同期することは技術的に
不可能である。本発明装置においては、フエーズ
ロツク手段がnで除算された周波数/nを有す
るクロツク信号に作用するので、周波数/nを
有する仮想クロツク信号間のπまでの位相差を
徐々に補正することが可能である。これは、周波
数を有するリアルクロツク信号間のnπまでの
位相差を徐々に補償することが可能であることを
意味する。従つて本発明によれば、通常回線に対
応するクロツク信号と非常回線に対応するクロツ
ク信号との間では、前記の如き2πを法とする位
相差の補償即ちリアルクロツク信号の1ビツト単
位の補償でなく、正確な位相差の補償が行なわれ
る。
従つて本発明によれば、伝送回線の切換によつ
て生じる問題が極めて簡単に解決され得る。
て生じる問題が極めて簡単に解決され得る。
第2図は、第1図の種々の手段を詳細に示す。
通常データDNの各ビツトの持続時間をn倍に
仮に延長する手段9は、シリアル/パラレル変換
手段から成る、このシリアル/パラレル変換器
は、nビツトのシリアル/パラレルレジスタ20
を含んでおり、レジスタ20の直列入力は回線
3、クロツク入力は回線6に接続されている。シ
リアル/パラレル変換器は更に、nビツトのパラ
レル/パラレルレジスタ21を含んでおり、レジ
スタ21の並列入力は、レジスタ20の並列出力
に接続されている。
仮に延長する手段9は、シリアル/パラレル変換
手段から成る、このシリアル/パラレル変換器
は、nビツトのシリアル/パラレルレジスタ20
を含んでおり、レジスタ20の直列入力は回線
3、クロツク入力は回線6に接続されている。シ
リアル/パラレル変換器は更に、nビツトのパラ
レル/パラレルレジスタ21を含んでおり、レジ
スタ21の並列入力は、レジスタ20の並列出力
に接続されている。
通常データDNに対応するクロツク信号HNの周
波数を1/nに分周する手段10は、除数nの除
算器から成り、入力が回線6に接続され、出力が
パラレル/パラレルレジスタ21のクロツク入力
に接続されている。
波数を1/nに分周する手段10は、除数nの除
算器から成り、入力が回線6に接続され、出力が
パラレル/パラレルレジスタ21のクロツク入力
に接続されている。
非常データDSの各ビツトの持続時間をn倍に
仮に延長する手段11も、シリアル/パラレル変
換器から成る。該シリアル/パラレル変換器は、
nビツトのシリアル/パラレルレジスタ22を含
んでおり、該レジスタの直列入力は回線4、クロ
ツク入力は回線7に接続されている。該シリア
ル/パラレル変換器は更に、nビツトのパラレ
ル/パラレルレジスタ23を含んでおり、該レジ
スタの並列入力はレジスタ22の出力に持続され
ている。
仮に延長する手段11も、シリアル/パラレル変
換器から成る。該シリアル/パラレル変換器は、
nビツトのシリアル/パラレルレジスタ22を含
んでおり、該レジスタの直列入力は回線4、クロ
ツク入力は回線7に接続されている。該シリア
ル/パラレル変換器は更に、nビツトのパラレ
ル/パラレルレジスタ23を含んでおり、該レジ
スタの並列入力はレジスタ22の出力に持続され
ている。
クロツク信号HSの周波数を1/nに分周する
手段12は、除数nの除算器から成り、入力は回
線7に接続され出力はパラレル/パラレルレジス
タ23のクロツク入力に接続されている。
手段12は、除数nの除算器から成り、入力は回
線7に接続され出力はパラレル/パラレルレジス
タ23のクロツク入力に接続されている。
仮想クロツク信号hNとhSとの位相合せを行なう
手段13は、フエーズロツクループから成る。該
フエーズロツクループは、フエーズロツクループ
の入力を第1入力とする位相比較器24と、増幅
器25と、リアルクロツク信号HN又はHSの周波
数を生成する電圧制御発振器(VCO)26と、
位相比較器24の第2入力に接続された出力を有
する除数nの除算器27とを含む。フエーズクロ
ツクループの入力はスイツチ13′の出力に接続
されており、スイツチ13′の入力は、除算器1
0及び12の出力に夫々接続されている。スイツ
チ13′の制御に関しては後述する。
手段13は、フエーズロツクループから成る。該
フエーズロツクループは、フエーズロツクループ
の入力を第1入力とする位相比較器24と、増幅
器25と、リアルクロツク信号HN又はHSの周波
数を生成する電圧制御発振器(VCO)26と、
位相比較器24の第2入力に接続された出力を有
する除数nの除算器27とを含む。フエーズクロ
ツクループの入力はスイツチ13′の出力に接続
されており、スイツチ13′の入力は、除算器1
0及び12の出力に夫々接続されている。スイツ
チ13′の制御に関しては後述する。
位相調整された仮想クロツク信号h′Cで仮想デ
ータdNの処理を行なう手段14は、nビツトのパ
ラレル/パラレルレジスタから成り、並列入力は
レジスタ21の出力に接続されクロツク入力は除
算器27の出力に接続されている。
ータdNの処理を行なう手段14は、nビツトのパ
ラレル/パラレルレジスタから成り、並列入力は
レジスタ21の出力に接続されクロツク入力は除
算器27の出力に接続されている。
同様に、位相調整された仮想クロツク信号h′C
で仮想データdSの処理を行なう手段15は、nビ
ツトのパラレル/パラレルレジスタから成り、該
レジスタの並列入力はレジスタ23の出力に接続
されており、クロツク入力は除算器27の出力に
接続されている。
で仮想データdSの処理を行なう手段15は、nビ
ツトのパラレル/パラレルレジスタから成り、該
レジスタの並列入力はレジスタ23の出力に接続
されており、クロツク入力は除算器27の出力に
接続されている。
第2図で極めて概略的に示したスイツチ8は実
際には、n個のスイツチから成り、各スイツチは
2個の入力を有しており、各入力はレジスタ14
及び15の同ランクの出力に夫々接続されてい
る。これらのスイツチの制御に関しても後述す
る。
際には、n個のスイツチから成り、各スイツチは
2個の入力を有しており、各入力はレジスタ14
及び15の同ランクの出力に夫々接続されてい
る。これらのスイツチの制御に関しても後述す
る。
位相調整された仮想データd′Cを各ビツトが
1/n倍の持続時間を有するシリアルデータに変
換する手段16はパラレル/シリアル変換器から
成る。該パラレル/シリアル変換器は、nビツト
のパラレル/パラレルレジスタ28とパラレル/
シリアルレジスタ29とを含んでおり、レジスタ
28の並列入力はスイツチ8を形成するn個のス
イツチの出力に接続されており、レジスタ29の
並列入力はレジスタ28の出力、直列出力は下流
回線2に接続されている。レジスタ29のクロツ
ク入力は電圧制御発振器(VCO)26の出力に
接続されており、該発振器は前記入力に、位相調
整されたリアルクロツク信号H′Cを送出する。レ
ジスタ28のクロツク入力は除数nの除算器30
の出力に接続されており、除算器30の入力は発
振器26の出力に接続されている。除算器27は
除算器30を兼用しても良い。
1/n倍の持続時間を有するシリアルデータに変
換する手段16はパラレル/シリアル変換器から
成る。該パラレル/シリアル変換器は、nビツト
のパラレル/パラレルレジスタ28とパラレル/
シリアルレジスタ29とを含んでおり、レジスタ
28の並列入力はスイツチ8を形成するn個のス
イツチの出力に接続されており、レジスタ29の
並列入力はレジスタ28の出力、直列出力は下流
回線2に接続されている。レジスタ29のクロツ
ク入力は電圧制御発振器(VCO)26の出力に
接続されており、該発振器は前記入力に、位相調
整されたリアルクロツク信号H′Cを送出する。レ
ジスタ28のクロツク入力は除数nの除算器30
の出力に接続されており、除算器30の入力は発
振器26の出力に接続されている。除算器27は
除算器30を兼用しても良い。
第1図では、本発明の一般原理を示すために仮
想クロツク信号の周波数をn倍に逓倍する手段1
7を示した。しかし乍ら、この手段17は技術的
に制作が難しいため、第2図では第1図同様の手
段として配備されない。第2図では、リアルクロ
ツク信号の周波数(即ちnで除算されない周波
数)で作動する電圧制御発振器26とフエーズク
ロツクループ内の発振器26の下流に配置された
除数nの除算器27とによつて第1図の手段17
の機能が実行される。従つて、位相調整されたリ
アルクロツク信号を得るために、技術的に難しい
構造の周波数逓倍器を使用する必要がなく、スイ
ツチ8の下流側に分周器を導入するだけでよい。
分周器の導入は逓倍器の導入よりも遥かに容易で
ある。
想クロツク信号の周波数をn倍に逓倍する手段1
7を示した。しかし乍ら、この手段17は技術的
に制作が難しいため、第2図では第1図同様の手
段として配備されない。第2図では、リアルクロ
ツク信号の周波数(即ちnで除算されない周波
数)で作動する電圧制御発振器26とフエーズク
ロツクループ内の発振器26の下流に配置された
除数nの除算器27とによつて第1図の手段17
の機能が実行される。従つて、位相調整されたリ
アルクロツク信号を得るために、技術的に難しい
構造の周波数逓倍器を使用する必要がなく、スイ
ツチ8の下流側に分周器を導入するだけでよい。
分周器の導入は逓倍器の導入よりも遥かに容易で
ある。
仮想データを同期させる手段18は、n個の排
他的オアゲートのアセンブリ31を含む。図中、
該アセンブリは1個の排他的オアゲートとして極
めて概略的に示されており、各ゲートは、レジス
タ14及び15の同ランクの出力に夫々接続され
た2個の入力を有する。前記のn個の排他的オア
ゲートの出力は、第1オアゲート32の入力に接
続されている。
他的オアゲートのアセンブリ31を含む。図中、
該アセンブリは1個の排他的オアゲートとして極
めて概略的に示されており、各ゲートは、レジス
タ14及び15の同ランクの出力に夫々接続され
た2個の入力を有する。前記のn個の排他的オア
ゲートの出力は、第1オアゲート32の入力に接
続されている。
手段18は更に、オアゲート32の出力に接続
されたクロツク入力を有するカウンタ33と、カ
ウンタ33の出力に接続された値mのデコーダ3
4とを含む。mに関しては後述する。
されたクロツク入力を有するカウンタ33と、カ
ウンタ33の出力に接続された値mのデコーダ3
4とを含む。mに関しては後述する。
手段18は更に、デコーダ34の出力に接続さ
れた第1入力と切換命令COMを受容する第2入
力とを有する第2オアゲート35を含む。手段1
8は更に、オアゲート35の出力に接続された入
力を有する第1の単安定素子36と、スイツチン
グ命令COMを入力に受容する第2の単安定素子
37とを含む。手段18は更に、単安定素子3
6,37の出力に夫々接続された2個の入力を有
する第3オアゲート38を含んでおり、該ゲート
の出力は、スイツチ13′及び遅延回路8′の制御
入力に接続されている。前記出力は切換イネーブ
ル信号VALを送出する。遅延回路8′は、例えば
単安定回路から成る。手段18は更に、スイツチ
ング命令COMを受容する第1入力とデコーダ3
4の出力に接続された第2入力と第1の位相制御
信号DEP1を送出する1個の出力とを有する第1
アンドゲート39を有する。最後に手段18は、
インバータ41を介してスイツチング命令COM
を受容する第1入力とデコーダ34の出力に接続
された第2入力と第2の移相制御信号DEP2を送
出する出力とを有する第2アンドゲート40を含
む。
れた第1入力と切換命令COMを受容する第2入
力とを有する第2オアゲート35を含む。手段1
8は更に、オアゲート35の出力に接続された入
力を有する第1の単安定素子36と、スイツチン
グ命令COMを入力に受容する第2の単安定素子
37とを含む。手段18は更に、単安定素子3
6,37の出力に夫々接続された2個の入力を有
する第3オアゲート38を含んでおり、該ゲート
の出力は、スイツチ13′及び遅延回路8′の制御
入力に接続されている。前記出力は切換イネーブ
ル信号VALを送出する。遅延回路8′は、例えば
単安定回路から成る。手段18は更に、スイツチ
ング命令COMを受容する第1入力とデコーダ3
4の出力に接続された第2入力と第1の位相制御
信号DEP1を送出する1個の出力とを有する第1
アンドゲート39を有する。最後に手段18は、
インバータ41を介してスイツチング命令COM
を受容する第1入力とデコーダ34の出力に接続
された第2入力と第2の移相制御信号DEP2を送
出する出力とを有する第2アンドゲート40を含
む。
第1及び第2の移相制御信号は夫々、除算器1
0及び12の移相制御用入力に加えられる。前記
の移相制御信号に制御される除算器は、移相制御
信号を受容する毎に仮想クロツク信号の位相を
2π/nシフトする。
0及び12の移相制御用入力に加えられる。前記
の移相制御信号に制御される除算器は、移相制御
信号を受容する毎に仮想クロツク信号の位相を
2π/nシフトする。
第2図の回線切換装置の動作を以下に説明す
る。
る。
第1ステツプでは、回線3に受容されたデータ
DNがシリアルパラレルレジスタ20に周波数
のタイミングで書込まれる(Fはリアルクロツク
信号HN,HSの周波数を示す。)第2のステツプ
では、前記のデータDNがパラレル/パラレルレ
ジスタ21に、除算器10が周波数から生成し
た周波数/nのタイミングで書込まれる。回線
4に受容されたデータDSも同様にしてレジスタ
22,23に書込まれる。
DNがシリアルパラレルレジスタ20に周波数
のタイミングで書込まれる(Fはリアルクロツク
信号HN,HSの周波数を示す。)第2のステツプ
では、前記のデータDNがパラレル/パラレルレ
ジスタ21に、除算器10が周波数から生成し
た周波数/nのタイミングで書込まれる。回線
4に受容されたデータDSも同様にしてレジスタ
22,23に書込まれる。
同一送信装置から送出されたデータの2個の経
路の伝搬条件が異なるため、レジスタ20と22
とが同時に同じ内容を有することはできない。
路の伝搬条件が異なるため、レジスタ20と22
とが同時に同じ内容を有することはできない。
これに反してレジスタ21と23とに於いて
は、これらのレジスタの内容が常に周波数/n
で変わるので、仮想クロツク信号hoとhsとが予め
同期されていれば両レジスタは同時に同じ内容を
有することができる。複数個の通常回線に1個の
非常回線を割当てるときは、切換動作毎に前記の
如きデータを同期させることが必要であるが、1
個の通常回線を1個の非常回線に割当てるときは
装置の初期状態設定のときにのみ同期させれば良
い。仮想データのこのような同期は手段18によ
り確保される。これらの手段の作動原理を以下に
説明する。
は、これらのレジスタの内容が常に周波数/n
で変わるので、仮想クロツク信号hoとhsとが予め
同期されていれば両レジスタは同時に同じ内容を
有することができる。複数個の通常回線に1個の
非常回線を割当てるときは、切換動作毎に前記の
如きデータを同期させることが必要であるが、1
個の通常回線を1個の非常回線に割当てるときは
装置の初期状態設定のときにのみ同期させれば良
い。仮想データのこのような同期は手段18によ
り確保される。これらの手段の作動原理を以下に
説明する。
仮想データの同期が必要であるか否かに従つ
て、スイツチ8及び13′は手段18を介するか
又は直接にスイツチング命令COMにより制御さ
れる。
て、スイツチ8及び13′は手段18を介するか
又は直接にスイツチング命令COMにより制御さ
れる。
仮想データが同期されている場合、即ち、レジ
スタ21と23との内容が等しい場合を考える。
スイツチ13′の作動命令が与えられると、フエ
ーズロツクループの入力信号hCの急激なトランジ
シヨンが生じ切換前の仮想クロツク信号hNの位相
から切換後の仮想クロツク信号hSの位相に移行す
る。
スタ21と23との内容が等しい場合を考える。
スイツチ13′の作動命令が与えられると、フエ
ーズロツクループの入力信号hCの急激なトランジ
シヨンが生じ切換前の仮想クロツク信号hNの位相
から切換後の仮想クロツク信号hSの位相に移行す
る。
これに反して、フエーズロツクループの出力で
得られる仮想クロツク信号h′Cに於いては、前記
の如きトランジシヨンが極めて徐々に生起する。
実際には仮想データdN及びdSはフエーズロツクル
ープの出力信号h′Cの立上り縁でレジスタ14,
15に書込まれる。従つて、レジスタ14,15
へのデータの書込みは、時間的に徐々にずれてい
く。レジスタ15には非常回線に対応するクロツ
ク信号に漸近するクロツク信号によつてデータが
書込まれ、レジスタ14には、通常回線に対応す
るクロツク信号から漸遠するクロツク信号によつ
てデータが書込まれる。受信装置の最良条件でデ
ータの切換を生起せしむべくフエーズロツクルー
プの積分時間のほぼ中点でスイツチ8を作動させ
ることが重要である。このことを配慮して遅延回
路8′を選択する。従つて、切換命令がスイツチ
8に送出される以前の第1ステツプでは、レジス
タ28に書込まれたデータは通常回線のデータか
ら成り、これらのデータは、該ステツプの間にフ
エーズロツクループにより生成される位相調整用
の仮想クロツク信号h′Cによつて書込まれる。切
換命令がスイツチ8に送出された後の第2ステツ
プでは、レジスタ28に書込まれたデータは、該
ステツプの間にフエーズロツクループにより生成
された信号h′Cにより書込まれた非常回線のデー
タから成る。これらのパラレルデータのシリアル
データへの変換は、レジスタ29によつて行われ
る。
得られる仮想クロツク信号h′Cに於いては、前記
の如きトランジシヨンが極めて徐々に生起する。
実際には仮想データdN及びdSはフエーズロツクル
ープの出力信号h′Cの立上り縁でレジスタ14,
15に書込まれる。従つて、レジスタ14,15
へのデータの書込みは、時間的に徐々にずれてい
く。レジスタ15には非常回線に対応するクロツ
ク信号に漸近するクロツク信号によつてデータが
書込まれ、レジスタ14には、通常回線に対応す
るクロツク信号から漸遠するクロツク信号によつ
てデータが書込まれる。受信装置の最良条件でデ
ータの切換を生起せしむべくフエーズロツクルー
プの積分時間のほぼ中点でスイツチ8を作動させ
ることが重要である。このことを配慮して遅延回
路8′を選択する。従つて、切換命令がスイツチ
8に送出される以前の第1ステツプでは、レジス
タ28に書込まれたデータは通常回線のデータか
ら成り、これらのデータは、該ステツプの間にフ
エーズロツクループにより生成される位相調整用
の仮想クロツク信号h′Cによつて書込まれる。切
換命令がスイツチ8に送出された後の第2ステツ
プでは、レジスタ28に書込まれたデータは、該
ステツプの間にフエーズロツクループにより生成
された信号h′Cにより書込まれた非常回線のデー
タから成る。これらのパラレルデータのシリアル
データへの変換は、レジスタ29によつて行われ
る。
次に、レジスタ21及び23に記憶された仮想
データdN及びdSの同期手段18の作動を説明す
る。同期プロセスの始めに、レジスタ14及び1
5に記憶されたデータが排他的オアゲートアセン
ブ31により比較される。レジスタ14の内容が
レジスタ15の内容に等しいときは、アンドゲー
ト32の出力信号は第1の論理レベルを有する。
両レジスタの内容が等しくないときは、該出力信
号は第2の論理レベルを有する。
データdN及びdSの同期手段18の作動を説明す
る。同期プロセスの始めに、レジスタ14及び1
5に記憶されたデータが排他的オアゲートアセン
ブ31により比較される。レジスタ14の内容が
レジスタ15の内容に等しいときは、アンドゲー
ト32の出力信号は第1の論理レベルを有する。
両レジスタの内容が等しくないときは、該出力信
号は第2の論理レベルを有する。
カウンタ33は受容信号の論理レベルの第1レ
ベルから第2レベルへの転換を感知する。カウン
タは、クロツク入力を有しており、該入力に基い
て、所定の時間間隔T1の間の両レジスタの内容
の相違の検出回数を計数する。時間間隔T1は、
スイツチング命令が発動された時点から読み始め
られてもよく、計数動作の結果が所定数mに等し
くなつた時点から読み始められてもよい。読み始
め時点は時間間隔T1に等しい持続時間を有する
単安定素子36を使用して得られる。単安定素子
36はオアゲート35の出力信号によりトリガさ
れる。オアゲート35の第1入力はスイツチング
命令COMを受容し、第2入力はカウンタ33の
値mのデコーダ34の出力に接続されている。
ベルから第2レベルへの転換を感知する。カウン
タは、クロツク入力を有しており、該入力に基い
て、所定の時間間隔T1の間の両レジスタの内容
の相違の検出回数を計数する。時間間隔T1は、
スイツチング命令が発動された時点から読み始め
られてもよく、計数動作の結果が所定数mに等し
くなつた時点から読み始められてもよい。読み始
め時点は時間間隔T1に等しい持続時間を有する
単安定素子36を使用して得られる。単安定素子
36はオアゲート35の出力信号によりトリガさ
れる。オアゲート35の第1入力はスイツチング
命令COMを受容し、第2入力はカウンタ33の
値mのデコーダ34の出力に接続されている。
時間間隔T1の終点以生前にカウンタ33が値
mに到達すると、イネーブル信号VALは、スイ
ツチ13′と遅延回路8′とが双方とも励起されな
い論理レベルに維持される。
mに到達すると、イネーブル信号VALは、スイ
ツチ13′と遅延回路8′とが双方とも励起されな
い論理レベルに維持される。
更に、時間間隔T1の終点以前にカウンタ33
が値mに到達する毎に、除算器10又は12の移
相制御入力に移相命令が与えられる。これらのカ
ウンタのいずれかの移相命令毎に、仮想クロツク
信号の位相が2π/nずつシフトされる。アンド
ゲート39,40とインバータ41とが配備され
ているため、移相命令は、回線切換後に使用され
る回線に対応する除算器に供給される。この場合
には、切換命令は、通常回線に故障状態が検出さ
れると第1論理レベルを有し、前記故障状態が消
去されると第2論理レベルを有する。
が値mに到達する毎に、除算器10又は12の移
相制御入力に移相命令が与えられる。これらのカ
ウンタのいずれかの移相命令毎に、仮想クロツク
信号の位相が2π/nずつシフトされる。アンド
ゲート39,40とインバータ41とが配備され
ているため、移相命令は、回線切換後に使用され
る回線に対応する除算器に供給される。この場合
には、切換命令は、通常回線に故障状態が検出さ
れると第1論理レベルを有し、前記故障状態が消
去されると第2論理レベルを有する。
これに反して、カウンチ33が時間間隔T1の
終点以前に値mに到達しないか又は逆に時間T1
より遥かに長い時間間隔T2の終点で各時間間隔
T1の終点以前に常にmに到達しているときは、
信号VALは、スイツチ13′と遅延回路8′とを
励起せしめる論理レベルを有する。これは、オア
ゲート38と時間T2に等しい持続時間を有する
単安定素子37との使用より得られる。
終点以前に値mに到達しないか又は逆に時間T1
より遥かに長い時間間隔T2の終点で各時間間隔
T1の終点以前に常にmに到達しているときは、
信号VALは、スイツチ13′と遅延回路8′とを
励起せしめる論理レベルを有する。これは、オア
ゲート38と時間T2に等しい持続時間を有する
単安定素子37との使用より得られる。
T1に等しい時間の間にレジスタ14と15と
の内容間の一致テストを多数回連続して行なうこ
の同期プロセスの選択によつて、情報に乏しいデ
ータ(信号列111111−−,000000−−)及びnよ
り小さい周期性を有するデータ(信号列101010−
−−−11001100−−−−)の発生が阻止される。
これらのデータが発生した場合にはレジスタの内
容のみによつて疑惑を除去することができないの
で、伝送されたデータ中に同期語を存在させ、該
同期語を、時間T1又はT1の約数に等しい周期で
反復させることが好ましい。
の内容間の一致テストを多数回連続して行なうこ
の同期プロセスの選択によつて、情報に乏しいデ
ータ(信号列111111−−,000000−−)及びnよ
り小さい周期性を有するデータ(信号列101010−
−−−11001100−−−−)の発生が阻止される。
これらのデータが発生した場合にはレジスタの内
容のみによつて疑惑を除去することができないの
で、伝送されたデータ中に同期語を存在させ、該
同期語を、時間T1又はT1の約数に等しい周期で
反復させることが好ましい。
仮想データの同期化が可能な限り迅速に達成さ
れることが望ましい。従つて同期の迅速性と良質
性という相反する要件を折合せることによつて最
良の同期が達成されるように値m,T1及びT2を
選択することが必要である。
れることが望ましい。従つて同期の迅速性と良質
性という相反する要件を折合せることによつて最
良の同期が達成されるように値m,T1及びT2を
選択することが必要である。
本発明の回線切換装置は、バツフアメモリ内の
データの所定フレーム内の各ビツトのシフト等を
行うための複雑な回路を用いることなく、簡易な
回路構成で回線間のデータの同期を行うことが可
能であり、且つ、各回線のデータを1ビツト単位
よりも細かい間隔で精密に同期させることが可能
となる。さらに伝送されるシリアルデータをnビ
ツトパラレルデータに変換して得られるデータに
ついてクロツクの位相合せを行えば良いので回線
間のリアルクロツク信号の位相ずれがnπ以内な
らばクロツクの位相合せをすることが可能であ
る。また切換に伴うクロツクの受信側における位
相の急激な変化がなく、またデータも精密に同期
されているので、回線切換時の伝送品質の低下が
防げる。
データの所定フレーム内の各ビツトのシフト等を
行うための複雑な回路を用いることなく、簡易な
回路構成で回線間のデータの同期を行うことが可
能であり、且つ、各回線のデータを1ビツト単位
よりも細かい間隔で精密に同期させることが可能
となる。さらに伝送されるシリアルデータをnビ
ツトパラレルデータに変換して得られるデータに
ついてクロツクの位相合せを行えば良いので回線
間のリアルクロツク信号の位相ずれがnπ以内な
らばクロツクの位相合せをすることが可能であ
る。また切換に伴うクロツクの受信側における位
相の急激な変化がなく、またデータも精密に同期
されているので、回線切換時の伝送品質の低下が
防げる。
第1図は本発明の切換装置の概略図、第2図は
本発明の切換装置の詳細図である。 1……回線切換装置、2,3,4,5,6,7
……伝送回線、8……スイツチ、13′……スイ
ツチ、20……レジスタ、21……レジスタ、2
2……レジスタ、23……レジスタ、24……比
較器、25……増幅器、26……電圧制御発振
器、27……除算器、28……レジスタ、29…
…レジスタ、30……除算器、31……オアゲー
トアセンブリ、32……オアゲート、33……カ
ウンタ、34……デコーダ、35……オアゲー
ト、36,37……単安定素子、38……オアゲ
ート、39,40……アンドゲート、41……イ
ンバータ。
本発明の切換装置の詳細図である。 1……回線切換装置、2,3,4,5,6,7
……伝送回線、8……スイツチ、13′……スイ
ツチ、20……レジスタ、21……レジスタ、2
2……レジスタ、23……レジスタ、24……比
較器、25……増幅器、26……電圧制御発振
器、27……除算器、28……レジスタ、29…
…レジスタ、30……除算器、31……オアゲー
トアセンブリ、32……オアゲート、33……カ
ウンタ、34……デコーダ、35……オアゲー
ト、36,37……単安定素子、38……オアゲ
ート、39,40……アンドゲート、41……イ
ンバータ。
Claims (1)
- 【特許請求の範囲】 1 送信装置から送出されたシリアルデータと該
シリアルデータに対応するクロツク信号とを受信
装置に伝送するための伝送回線を切換えるための
データ伝送回線切換装置であつて、送信装置から
第1のデータ伝送回線を介して伝送される第1の
シリアルデータ及び第1のクロツク信号を受容
し、該第1のクロツク信号の1/nの周波数の第
1の仮想クロツク信号を生成し、該第1の仮想ク
ロツク信号に同期して第1のシリアルデータを、
各ビツトが該第1のシリアルデータの各ビツトの
n倍の持続時間を有するnビツトの第1のパラレ
ルデータに変換し、受容する第3の仮想クロツク
信号に同期して該第1のパラレルデータを出力す
る第1のシリアル/パラレル変換手段と、 送信装置から第2のデータ伝送回線を介して送
出される第2のシリアルデータ及び第2のクロツ
ク信号を受容し、該第2のクロツク信号の1/n
の周波数の第2の仮想クロツク信号を生成し、該
第2の仮想クロツク信号に同期して第2のシリア
ルデータを各ビツトが該第2のシリアルデータの
各ビツトのn倍の持続時間を有するnビツトの第
2のパラレルデータに変換し、受容する第3の仮
想クロツク信号に同期して、該第2のパラレルデ
ータを出力する第2のシリアル/パラレル変換手
段と、 第1及び第2のパラレルデータを受容すべく、
第1及び第2のシリアル/パラレル変換手段に接
続されており、所定時間毎に第1及び第2のパラ
レルデータが一致するか否かを検出し一致しなけ
れば、第1及び第2のパラレルデータが一致すべ
く、第1の仮想クロツク信号の位相を所定量変化
させ、一致した時には切換可能信号を生成するデ
ータ同期手段と、 切換可能信号及び第1及び第2の仮想クロツク
信号を受容すべく、同期手段及び第1及び第2の
シリアル/パラレル変換手段に接続されており、
データ同期手段から切換可能信号を受容する前は
第1の仮想クロツク信号と同一であり、データ同
期手段から切換可能信号を受容した後は第1の仮
想クロツク信号から第2の仮想クロツク信号に漸
近する第3の仮想クロツク信号及び該第3の仮想
クロツク信号のn倍の周波数の第3のクロツク信
号を生成するクロツク同期手段と、 第1及び第2のパラレルデータ及び切換可能信
号を受容すべく第1及び第2のシリアル/パラレ
ル変換手段及びデータ同期手段に接続されてお
り、データ同期手段から切換可能信号を受容する
前には第1のパラレルデータを出力し、データ同
期手段から切換可能信号を受容した後は第2のパ
ラレルデータを出力する切換手段と、 第1及び第2のパラレルデータの一方及び第3
のクロツク信号を受容すべく、切換手段及びクロ
ツク同期手段に接続されており、受容した切換手
段から選択的に出力される第1及び第2のパラレ
ルデータの一方を、受容した第3のクロツク信号
に同期して各ビツトが前記第1及び第2のパラレ
ルデータの一方の各ビツトの1/n倍の持続時間
を有する第3のシリアルデータを生成し、該第3
のシリアルデータと第3のクロツク信号とを受信
装置に送出するパラレル/シリアル変換手段とを
含むデータ伝送回線切換装置。 2 前記第1のシリアル/パラレル変換手段は複
数の伝送回線の中から切換えられるべき1個の伝
送回線を前記第1のデータ伝送回線として選択す
るように構成されている特許請求の範囲第1項に
記載の切換装置。 3 前記第1のシリアル/パラレル変換手段は、
第1のデータ伝送回線を介して伝送された第1の
シリアルデータをnビツトのパラレルデータに変
換するシリアル/パラレルレジスタと該シリア
ル/パラレルレジスタから受容するnビツトのパ
ラレルデータを前記第1の仮想クロツク信号に同
期してnビツトのパラレルデータを出力する第1
のパラレル/パラレルレジスタと、該第1のパラ
レル/パラレルレジスタから受容するnビツトの
パラレルデータを前記第3の仮想クロツク信号に
同期して、nビツトのパラレルデータを前記第1
のパラレルデータとして出力する第2のパラレ
ル/パラレルレジスタとを含む特許請求の範囲第
1項又は第2項に記載の切換装置。 4 前記第2のシリアル/パラレル変換手段は、
第2のデータ伝送回路を介して伝送された第2の
シリアルデータをnビツトのパラレルデータに変
換するシリアル/パラレルレジスタと該シリア
ル/パラレルレジスタから受容するnビツトのパ
ラレルデータを前記第2の仮想クロツク信号に同
期して出力する第1のパラレル/パラレルレジス
タと、該第1のパラレル/パラレルレジスタから
受容するnビツトのパラレルデータを、前記第3
の仮想クロツク信号に同期して、前記第2のパラ
レルデータとして出力する第2のパラレル/パラ
レルレジスタとを含む特許請求の範囲第1項から
第3項のいずれか一項に記載の切換装置。 5 前記パラレル/シリアル変換手段は、前記切
換手段から選択的に出力される第1及び第2のパ
ラレルデータの一方を受容し、受容した第1及び
第2のパラレルデータの一方をクロツク同期手段
から受容する第3のクロツク信号の1/n倍の周
波数のクロツク信号に同期して出力するパラレ
ル/パラレルレジスタと、該パラレル/パラレル
レジスタから受容する前記第1又は第2のパラレ
ルデータの一方を前記第3のクロツク信号に同期
してシリアルデータに変換するパラレル/シリア
ルレジスタとを含む特許請求の範囲第1項から第
4項のいずれか一項に記載の切換装置。 6 前記クロツク同期手段は、一方の入力が切換
可能信号を受容する前は第1の仮想クロツク信号
を受容すべく第1のにシリアル/パラレル変換手
段に接続され、切換可能信号を受容した時は第2
の仮想クロツク信号を受容すべく第2のシリア
ル/パラレル変換手段に接続されるように構成さ
れており、他方の入力が前記第3の仮想クロツク
信号を送出する出力に接続されたフエーズロツク
ループとを含む特許請求の範囲第1項から第5項
のいずれか一項に記載の切換装置。 7 前記データ同期手段には切換可能信号の切換
手段への伝達を遅らせるための遅延回路が設けら
れている特許請求の範囲第1項から第6項のいず
れか一項に記載の切換装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8105127A FR2501937B1 (fr) | 1981-03-13 | 1981-03-13 | Dispositif de commutation de voies de transmission de donnees |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57162551A JPS57162551A (en) | 1982-10-06 |
JPH031857B2 true JPH031857B2 (ja) | 1991-01-11 |
Family
ID=9256239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57038829A Granted JPS57162551A (en) | 1981-03-13 | 1982-03-11 | Switching device for tata tansmission channel |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0060751B1 (ja) |
JP (1) | JPS57162551A (ja) |
DE (1) | DE3266890D1 (ja) |
FR (1) | FR2501937B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8858624B2 (en) | 2003-05-28 | 2014-10-14 | Acufocus, Inc. | Method for increasing the depth of focus of a patient |
US8864824B2 (en) | 2003-06-17 | 2014-10-21 | Acufocus, Inc. | Method and apparatus for aligning a mask with the visual axis of an eye |
US9005281B2 (en) | 2009-08-13 | 2015-04-14 | Acufocus, Inc. | Masked intraocular implants and lenses |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE33404E (en) * | 1983-04-18 | 1990-10-23 | Megabit Communications, Inc. | Enhanced distance data transmission system |
FR2553244B1 (fr) * | 1983-10-07 | 1988-12-30 | Trt Telecom Radio Electr | Dispositif de commutation avec remise en phase automatique des donnees sur 3,5 bits |
JPS60102036A (ja) * | 1983-11-09 | 1985-06-06 | Nec Corp | 同期切替方式 |
JPS6370632A (ja) * | 1986-09-11 | 1988-03-30 | Nec Corp | 回線切替方式 |
KR100226528B1 (ko) * | 1995-03-29 | 1999-10-15 | 가나이 쓰도무 | 다중화 압축화상/음성데이타의 복호장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5292417A (en) * | 1976-01-30 | 1977-08-03 | Nec Corp | Line identificating method and transmission and reception unit |
JPS55154850A (en) * | 1979-05-21 | 1980-12-02 | Fujitsu Ltd | Circuit control system of data transmitter |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2851168B1 (de) * | 1978-11-27 | 1980-04-17 | Siemens Ag | Geraeteersatzschaltung |
JPS5588452A (en) * | 1978-12-26 | 1980-07-04 | Nec Corp | Digital signal switching circuit for diversity receiver for digital radio communication |
FR2462065A1 (fr) * | 1979-07-24 | 1981-02-06 | Thomson Csf | Dispositif de commutation automatique d'equipements de transmission de signaux numeriques et faisceaux hertziens comportant un tel dispositif |
-
1981
- 1981-03-13 FR FR8105127A patent/FR2501937B1/fr not_active Expired
-
1982
- 1982-03-02 EP EP19820400357 patent/EP0060751B1/fr not_active Expired
- 1982-03-02 DE DE8282400357T patent/DE3266890D1/de not_active Expired
- 1982-03-11 JP JP57038829A patent/JPS57162551A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5292417A (en) * | 1976-01-30 | 1977-08-03 | Nec Corp | Line identificating method and transmission and reception unit |
JPS55154850A (en) * | 1979-05-21 | 1980-12-02 | Fujitsu Ltd | Circuit control system of data transmitter |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8858624B2 (en) | 2003-05-28 | 2014-10-14 | Acufocus, Inc. | Method for increasing the depth of focus of a patient |
US8864824B2 (en) | 2003-06-17 | 2014-10-21 | Acufocus, Inc. | Method and apparatus for aligning a mask with the visual axis of an eye |
US9005281B2 (en) | 2009-08-13 | 2015-04-14 | Acufocus, Inc. | Masked intraocular implants and lenses |
Also Published As
Publication number | Publication date |
---|---|
EP0060751A1 (fr) | 1982-09-22 |
EP0060751B1 (fr) | 1985-10-16 |
DE3266890D1 (en) | 1985-11-21 |
FR2501937B1 (fr) | 1985-06-07 |
FR2501937A1 (fr) | 1982-09-17 |
JPS57162551A (en) | 1982-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4868514A (en) | Apparatus and method for digital compensation of oscillator drift | |
KR910007714B1 (ko) | 클럭 재생 장치 | |
EP1262022B1 (en) | Method and circuit for transmitting data between pseudo-synchronized channels | |
US5887040A (en) | High speed digital data retiming apparatus | |
US6838945B2 (en) | Data resynchronization circuit | |
US6791360B2 (en) | Source synchronous interface using variable digital data delay lines | |
JPH02247709A (ja) | スキユー除去方法 | |
US6031886A (en) | Digital phase alignment apparatus in consideration of metastability | |
EP0456258B1 (en) | Network synchronization unit for a telephone exchange | |
CA1090888A (en) | Data buffer retiming circuit | |
JPH031857B2 (ja) | ||
US4827490A (en) | Method of synchronizing two binary trains | |
US8295423B2 (en) | System and method for clockless data recovery | |
US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
JPH06232856A (ja) | 位相調節装置 | |
JPS60121842A (ja) | デ−タ信号の相対位置自動補正装置 | |
US6581165B1 (en) | System for asynchronously transferring timed data using first and second clock signals for reading and writing respectively when both clock signals maintaining predetermined phase offset | |
JPS61127243A (ja) | ビツト位相同期回路 | |
US4053708A (en) | Asynchronous sample pulse generator | |
US5099501A (en) | Arrangement for switching a clock to a clock having the same frequency but a lagging clock phase | |
JPH0115182B2 (ja) | ||
JPH0730529A (ja) | クロック乗せ換え回路 | |
JP2872036B2 (ja) | 速度変換装置 | |
JPH0438026A (ja) | 受信データ同期回路 | |
JPS60254938A (ja) | 位相整列回路 |