JP2000307555A

JP2000307555A - 時分割データ伝送方法

Info

Publication number: JP2000307555A
Application number: JP11115801A
Authority: JP
Inventors: Satoru Ichikura; 哲一倉; Yuichi Kawai; 雄一川井
Original assignee: SPC Electronics Corp
Current assignee: SPC Electronics Corp
Priority date: 1999-04-23
Filing date: 1999-04-23
Publication date: 2000-11-02

Abstract

(57)【要約】【課題】送信されたデータを受信する受信側装置のハー
ドウェア構成を簡素化して必要構成要素数を削減するこ
とを可能にし、受信側装置の小型化を図ることができる
ようにした時分割データ伝送方法を提供する。【解決手段】時分割で複数種類のデータを伝送する時分
割データ伝送方法において、類似する複数のデータを１
つのデータ群としてまとめて複数のデータ群を構成し、
複数のデータ群のそれぞれをデータ群毎に時分割で伝送
するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、時分割データ伝送
方法に関し、さらに詳細には、電子機器や電子装置など
との間でデータ送信を行う際に用いて好適な時分割デー
タ伝送方法に関する。

【０００２】

【従来の技術】従来の時分割データ伝送方法として、例
えば、図１に示すような回路構成により実施される時分
割データ伝送方法が知られている。

【０００３】この従来の時分割データ伝送方法において
は、データ信号を伝送するデータ・バス、アドレス信号
を伝送するアドレス・バスならびにストローブ信号を伝
送するストローブ・バスの３種類のバスにより伝送路を
構成し、各データ信号に対してアドレスを付与するよう
になされており、受信側装置においてアドレス・デコー
ダ回路を設けるようにして、このアドレス・デコーダ回
路によって受信側装置においてデータ・バスを介して伝
送されたデータ信号をデコードし、必要なデータ信号の
みを取り込むようになされている。

【０００４】即ち、図１に示す従来の時分割データ伝送
方法を実施するための回路構成は、送信側装置１０が、
計算機１２と、アドレス・デコーダ回路１４と、ドライ
バ１６とを有して構成されている。

【０００５】そして、送信側装置１０においては、デー
タ・バス、アドレス・バスならびにストローブ・バスを
介して、それぞれデータ信号、アドレス信号ならびにス
トローブ信号が計算機１２からアドレス・デコーダ回路
１４ならびにドライバ１６へ出力される。

【０００６】また、アドレス・デコーダ回路１４におい
ては、データ・バス、アドレス・バスならびにストロー
ブ・バスを介して計算機１２からそれぞれ入力されたデ
ータ信号、アドレス信号ならびにストローブ信号に応じ
てトリガ信号を発生し、発生したトリガ信号をトリガ・
バスを介してドライバ１６へ出力する。

【０００７】ドライバ１６においては、トリガ・バスを
介して入力されたトリガ信号に基づき、データ・バス、
アドレス・バス、ストローブ・バスならびにトリガ・バ
スを介してそれぞれデータ信号、アドレス信号、ストロ
ーブ信号ならびにトリガ信号を受信側装置へ出力する。

【０００８】ここで、図１に示す例においては、受信側
装置としては３つの異なる種類のデータ（以下、３つの
異なる種類のデータをそれぞれ「Ａデータ」、「Ｂデー
タ」、「Ｃデータ」と称することとする。）をそれぞれ
受信する３個の受信側装置（受信（１）、受信（２）お
よび受信（３））が設けられており、これら３個の受信
側装置をそれぞれ第１受信側装置（受信（１））２０、
第２受信側装置（受信（２））４０ならびに第３受信側
装置（受信（３））６０と称することとする。

【０００９】そして、これら第１受信側装置２０、第２
受信側装置４０ならびに第３受信側装置６０においてそ
れぞれ受信されるＡデータ、ＢデータならびにＣデータ
は、第１受信側装置２０と第２受信側装置４０と第３受
信側装置６０とにおいてそれぞれ内容が異なるものであ
り、第１受信側装置２０に受信されるＡデータ、Ｂデー
タならびにＣデータを「Ａデータ（１）」、「Ｂデータ
（１）」ならびに「Ｃデータ（１）」とそれぞれ称する
こととし、第２受信側装置４０に受信されるＡデータ、
ＢデータならびにＣデータを「Ａデータ（２）」、「Ｂ
データ（２）」ならびに「Ｃデータ（２）」とそれぞれ
称することとし、第３受信側装置６０に受信されるＡデ
ータ、ＢデータならびにＣデータを「Ａデータ
（３）」、「Ｂデータ（３）」ならびに「Ｃデータ
（３）」とそれぞれ称することとする。

【００１０】なお、これら第１受信側装置２０、第２受
信側装置４０ならびに第３受信側装置６０は、それぞれ
同様な回路構成となされているので、以下においては、
第１受信側装置２０に関してのみその回路構成を説明す
るものとし、第２受信側装置４０ならびに第３受信側装
置６０についてはその回路構成の説明を省略するものと
する。

【００１１】即ち、第１受信側装置２０は、レシーバ２
２と、アドレス・デコーダ回路２４と、Ａデータ（１）
をラッチするためのラッチ回路２６と、ラッチ回路２６
によってラッチされたＡデータ（１）をトリガ信号に基
づいて出力する出力回路２８と、Ｂデータ（１）をラッ
チするためのラッチ回路３０と、ラッチ回路３０によっ
てラッチされたＢデータ（１）をトリガ信号に基づいて
出力する出力回路３２と、Ｃデータ（１）をラッチする
ためのラッチ回路３４と、ラッチ回路３４によってラッ
チされたＣデータ（１）をトリガ信号に基づいて出力す
る出力回路３６とを有して構成されている。

【００１２】そして、第１受信側装置２０においては、
アドレス・デコーダ回路２４から出力されるデコード・
パルス信号に基づいて、ラッチ回路２６がデータ信号か
らＡデータ（１）をラッチして出力回路２８へ出力し、
出力回路２８はラッチ回路２６から入力されたＡデータ
（１）をトリガ信号に応じて外部へ出力するものであ
る。

【００１３】また、第１受信側装置２０においては、上
記したと同様に、アドレス・デコーダ回路２４から出力
されるデコード・パルス信号に基づいて、ラッチ回路３
０がデータ信号からＢデータ（１）をラッチして出力回
路３２へ出力し、出力回路３２はラッチ回路３０から入
力されたＢデータ（１）をトリガ信号に応じて外部へ出
力するものである。

【００１４】さらに、第１受信側装置２０においては、
上記したと同様に、アドレス・デコーダ回路２４から出
力されるデコード・パルス信号に基づいて、ラッチ回路
３４がデータ信号からＣデータ（１）をラッチして出力
回路３６へ出力し、出力回路３６はラッチ回路３４から
入力されたＣデータ（１）をトリガ信号に応じて外部へ
出力するものである。

【００１５】ところで、上記したような従来の時分割デ
ータ伝送方法においては、図１に示すように受信側装置
が複数個（図１に示す例においては、第１受信側装置２
０、第２受信側装置４０および第３受信側装置６０の３
個である。）存在し、各受信側装置において使用するデ
ータがそれぞれ異なる場合には、各受信側装置のそれぞ
れにおいてデータ・バス分のコネクタおよび配線が必要
となり、また、異種のデータ（データ種類の追加、送信
側装置が複数個存在する場合など）が存在する場合に
は、受信側装置にさらにアドレス・デコーダ回路などを
追加する必要が生じるものであるため、受信側装置の小
型化が困難であるという問題点があった。

【００１６】

【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する問題点に鑑みてなされたもので
あり、その目的とするところは、送信されたデータを受
信する受信側装置のハードウェア構成を簡素化して必要
構成要素数を削減することを可能にし、受信側装置の小
型化を図ることができるようにした時分割データ伝送方
法を提供しようとするものである。

【００１７】また、本発明の目的とするところは、送信
側装置と受信側装置との間に必要とされるコネクタやケ
ーブルの数を削減することを可能とすることにより、全
体として構成の簡潔化を図ることができるようにして、
製造コストの低減を図ることができるようにした時分割
データ伝送方法を提供しようとするものである。

【００１８】また、本発明の目的とするところは、複数
の受信側装置のそれぞれに対応したアドレスを付与する
必要をなくし、アドレスによる制約を受けずに送信側装
置においてデータの一括処理を行うことができるように
して、データ処理の効率を向上させた時分割データ伝送
方法を提供しようとするものである。

【００１９】

【課題を解決するための手段】上記目的を達成するため
に、本発明のうち請求項１に記載の発明は、時分割で複
数種類のデータを伝送する時分割データ伝送方法におい
て、類似する複数のデータを１つのデータ群としてまと
めて複数のデータ群を構成し、複数のデータ群のそれぞ
れをデータ群毎に時分割で伝送するようにしたものであ
る。

【００２０】即ち、本発明のうち請求項１に記載の発明
は、時分割で複数種類のデータを伝送する時分割データ
伝送方法において、類似する複数のデータを１つのデー
タ群としてまとめて複数のデータ群を構成し、複数のデ
ータ群のそれぞれをデータ群毎に時分割で伝送するよう
にして、時分割データの出力制御および出力タイミング
を計算機に依存せずに、ハードウェア上にて同期のとれ
た一括処理にて実施可能とするようにしたものである。

【００２１】従って、本発明のうち請求項１に記載の発
明によれば、受信側装置における時分割データのデコー
ドは、ストローブ信号（データ・デコード・パルス）の
みで可能となるものである。

【００２２】また、本発明のうち請求項２に記載の発明
は、本発明のうち請求項１に記載の発明において、デー
タの更新タイミング信号のみを演算回路の演算周期と同
期させ、データ群を時分割で伝送するためのタイミング
信号を演算回路の演算周期とは非同期としたものであ
る。

【００２３】ここで、本発明のうち請求項２に記載の発
明を後述する実施の形態にそって説明すると、複数のデ
ータ群の更新タイミングは計算機の演算周期と同期させ
るようにして、その複数のデータ群を時分割伝送する際
の時分割データの発生ならびにデコード制御に必要な各
種のタイミング信号（イネーブル信号、ストローブ信号
およびトリガ信号）は水晶発振器に同期したカウンタお
よびデコーダにて計算機の演算周期に依存しない、即
ち、計算機の演算周期と同期しない時系列信号として発
生するようにしたものである。

【００２４】これにより、計算機で発生する複数のデー
タ群の各データ出力タイミングの揺らぎも排除すること
が可能となる。

【００２５】

【発明の実施の形態】以下、図面に基づいて、本発明に
よる時分割データ伝送方法の実施の形態の一例を詳細に
説明するものとする。

【００２６】即ち、図２には、本発明による時分割デー
タ伝送方法を実施するための回路構成の一例が示されて
いる。

【００２７】なお、この図２に示す回路構成において
も、図１に示す回路構成と同様に、受信側装置としては
Ａデータ、ＢデータならびにＣデータの３つの異なる種
類のデータをそれぞれ受信する３個の受信側装置（受信
（１）、受信（２）および受信（３））が設けられてお
り、これら３個の受信側装置をそれぞれ第１受信側装置
（受信（１））６００、第２受信側装置（受信（２））
７００ならびに第３受信側装置（受信（３））８００と
称することとする。

【００２８】そして、これら第１受信側装置６００、第
２受信側装置７００ならびに第３受信側装置８００にお
いてそれぞれ受信されるＡデータ、ＢデータならびにＣ
データは、第１受信側装置６００と第２受信側装置７０
０と第３受信側装置８００とにおいてそれぞれ内容が異
なるものであり、第１受信側装置６００に受信されるＡ
データ、ＢデータならびにＣデータを「Ａデータ
（１）」、「Ｂデータ（１）」ならびに「Ｃデータ
（１）」とそれぞれ称することとし、第２受信側装置７
００に受信されるＡデータ、ＢデータならびにＣデータ
を「Ａデータ（２）」、「Ｂデータ（２）」ならびに
「Ｃデータ（２）」とそれぞれ称することとし、第３受
信側装置８００に受信されるＡデータ、Ｂデータならび
にＣデータを「Ａデータ（３）」、「Ｂデータ（３）」
ならびに「Ｃデータ（３）」とそれぞれ称することとす
る。

【００２９】なお、これら第１受信側装置６００、第２
受信側装置７００ならびに第３受信側装置８００は、そ
れぞれ同様な回路構成となされているので、以下におい
ては、第１受信側装置６００に関してのみその回路構成
を説明するものとし、第２受信側装置７００ならびに第
３受信側装置８００についてはその回路構成の説明を略
するものとする。

【００３０】そして、この図２に示す本発明の時分割デ
ータ伝送方法による回路構成においては、送信側装置１
００にデータ・デコード回路３００、時分割タイミング
発生回路４００および時分割データ出力制御回路５００
を設け、データを「Ａデータ群（Ａデータ群は、Ａデー
タ（１）、Ａデータ（２）およびＡデータ（３）よりな
る。）→Ｂデータ群（Ｂデータ群は、Ｂデータ（１）、
Ｂデータ（２）およびＢデータ（３）よりなる。）→Ｃ
データ群（Ｃデータ群は、Ｃデータ（１）、Ｃデータ
（２）およびＣデータ（３）よりなる。）」の順番で、
各受信側装置（第１受信側装置６００、第２受信側装置
７００ならびに第３受信側装置８００）に対応したデー
タのみ時系列で送信するものであり、送信側装置１００
は各データに対応したストローブ信号およびトリガ信号
を用いてデータをデコードするものである。

【００３１】また、これらの第１受信側装置６００、第
２受信側装置７００ならびに第３受信側装置８００は、
具体的には、第１受信側装置６００が１台の装置により
構成され、第２受信側装置７００が３台の装置により構
成され、第３受信側装置８００が９台の装置により構成
されている。

【００３２】一方、図２に示す本発明による時分割デー
タ伝送方法を実施するための回路構成は、送信側装置１
００が、計算機２００と、データ・デコード回路３００
と、時分割タイミング発生回路４００と、時分割データ
制御回路５００とを有して構成されている。なお、符号
５０２は、時分割データ制御回路５００におけるドライ
バである。

【００３３】ここで、データ・デコード回路３００はア
ドレス・デコーダ回路３０２とラッチ回路３０４、３０
６、３０８とを有して構成されている。

【００３４】上記した本発明による時分割データ伝送方
法を実施するための回路構成においては、データ・デコ
ード回路３００によって送信側装置１００にてデータ・
デコードを行い、デコードしたデータをＡデータ群、Ｂ
データ群およびＣデータ群の３つのデータ群としてまと
めて時分割データ出力制御回路５００へ出力するもので
ある。

【００３５】そして、時分割データ出力制御回路５００
においては、時分割タイミング発生回路４００において
生成されるストローブ信号（この実施の形態において
は、ストローブ信号として、「Ａデータ群」に対応する
「Ａストローブ」と、「Ｂデータ群」に対応する「Ｂス
トローブ」と、「Ｃデータ群」に対応する「Ｃストロー
ブ」とがある。また、このストローブ信号は、データ・
デコード・パルスである。）およびイネーブル信号（こ
の実施の形態においては、「Ａデータ群」に対応する
「Ａイネーブル」と、「Ｂデータ群」に対応する「Ｂイ
ネーブル」と、「Ｃデータ群」に対応する「Ｃイネーブ
ル」とである。また、このイネーブル信号は、各データ
群の出力を制御するための信号である。）に基づいて、
Ａデータ群、Ｂデータ群およびＣデータ群の各データ群
を時系列に第１受信側装置６００、第２受信側装置７０
０ならびに第３受信側装置８００に対してそれぞれ出力
するものであるが、その際には、第１受信側装置６０
０、第２受信側装置７００ならびに第３受信側装置８０
０の各受信側装置に対応するデータのみをそれぞれ出力
するものである。

【００３６】ここで、時分割タイミング発生回路４００
は、例えば、図３に示すような回路構成を備えており、
計算機２００から出力されてこの計算機２００の演算回
路の演算周期に同期したトリガ信号（最終的なデータ更
新のタイミングを示す信号である。）に基づいて、フリ
ップ・フロップ（ＦＦ）４０２、カウンタ４０４、４０
６およびデコーダ４０８、４１０により水晶発振器４１
２に同期させたＡストローブ、ＢストローブおよびＣス
トローブのストローブ信号（上記したように、このスト
ローブ信号はデータ・デコード・パルスである。）およ
びＡイネーブル、ＢイネーブルおよびＣイネーブルのイ
ネーブル信号（上記したように、このイネーブル信号は
各データ群の出力を制御するための信号である。）を時
系列で発生させるようになされている。

【００３７】そして、図４には、上記した時分割タイミ
ング発生回路４００により発生される各種信号のタイミ
ング・チャートが示されている。

【００３８】なお、図２乃至図４において、（ａ）乃至
（ｐ）において示す信号はそれぞれ対応している。

【００３９】ここで、図４に示すタイミング・チャート
を参照しながら説明すると、上記したように、計算機２
００からのトリガ信号（ａ）は、計算機２００の演算周
期に同期して発生されるものである。

【００４０】そして、計算機２００からデータ・デコー
ド回路３００のアドレス・デコーダ回路３０２を介して
入力されたトリガ信号（ａ）に基づいて、水晶発振器４
１２に同期させたカウンタ４０６の出力（ｅ）〜（ｈ）
をデコーダ４０８、４１０へ入力し、パルス幅の調整を
行うとともに、各データ群に対応した時分割データ出力
制御用のイネーブル信号（ｍ）〜（ｏ）、受信側装置で
のデータ・デコード用のストローブ信号（ｉ）〜（ｋ）
および最終的なデータ更新タイミングを指示するトリガ
信号（ｌ）を同期のとれた時系列信号として出力する。

【００４１】従って、この本発明による時分割データ伝
送方法によれば、基本的に各受信側装置は各々が必要な
分のみコネクタおよび配線を用意すればよく、異種デー
タが存在したとしても送信側装置にて処理が行えるよう
になる。

【００４２】また、この本発明による時分割データ伝送
方法によれば、受信側装置にそれぞれアドレス・デコー
ダ回路を用意する必要が無くなり、受信側装置の構成の
簡素化を図ることができるようになり、これにより受信
側装置を小型化することが可能となる。

【００４３】さらに、この本発明による時分割データ伝
送方法によれば、各受信側装置個別に対応したアドレス
を付与する必要がなくなり、アドレスによる制約が無く
なって送信側装置にてデータの一括処理が行えるため、
データ処理が効率よく実施できるようになる。

【００４４】

【発明の効果】本発明は、以上説明したように構成され
ているので、送信されたデータを受信する受信側装置の
ハードウェア構成を簡素化して必要構成要素数を削減す
ることが可能となり、受信側装置の小型化を図ることが
できるようになるという優れた効果を奏する。

【００４５】また、本発明は、以上説明したように構成
されているので、送信側装置と受信側装置との間に必要
とされるコネクタやケーブルの数を削減することが可能
となり、全体として構成の簡潔化を図ることができるよ
うになって、製造コストの低減を図ることができるよう
になるという優れた効果を奏する。

【００４６】また、本発明は、以上説明したように構成
されているので、各受信側装置個別に対応したアドレス
を付与する必要がなくなり、アドレスによる制約が無く
なって送信側装置にてデータの一括処理が行えるように
なるため、データ処理が効率よく実施できるようになる
という優れた効果を奏する。

【図面の簡単な説明】

【図１】従来の時分割データ伝送方法を実施するための
回路構成図である。

【図２】本発明による時分割データ伝送方法の実施の形
態の一例を実施するための回路構成図である。

【図３】時分割タイミング発生回路の回路構成図であ
る。

【図４】時分割タイミング発生回路により発生される各
種信号のタイミング・チャートである。

【符号の説明】

１０、１００送信側装置１２、２００計算機１４、２４、３０２アドレス・デコーダ回路１６、５０２ドライバ２０第１受信側装置２２レシーバ２６、３０、３４、３０４、３０６、３０８ラッ
チ回路２８、３２、３６出力回路４０第２受信側装置６０第３受信側装置３００データ・デコード回路４００時分割タイミング発生回路４０２フリップ・フロップ（ＦＦ）４０４、４０６カウンタ４０８、４１０デコーダ４１２水晶発振器５００時分割データ出力制御回路

Claims

【特許請求の範囲】

【請求項１】時分割で複数種類のデータを伝送する時
分割データ伝送方法において、類似する複数のデータを１つのデータ群としてまとめて
複数のデータ群を構成し、複数のデータ群のそれぞれをデータ群毎に時分割で伝送
するものである時分割データ伝送方法。
【請求項２】請求項１に記載の時分割データ伝送方法
において、データの更新タイミング信号のみを演算回路の演算周期
と同期させ、データ群を時分割で伝送するためのタイミ
ング信号を演算回路の演算周期とは非同期としたもので
ある時分割データ伝送方法。