KR0138327B1

KR0138327B1 - 데이타 전송장치

Info

Publication number: KR0138327B1
Application number: KR1019940035082A
Authority: KR
Inventors: 최해민; 박홍순
Original assignee: 김광호; 삼성전자 주식회사
Priority date: 1994-12-19
Filing date: 1994-12-19
Publication date: 1998-06-15
Also published as: CN1127387A; JP3454975B2; JPH08186613A; KR960025082A; CN1105974C; US5706438A

Abstract

본 발명은 데이타 전송장치에 관한 것으로서, 특히 N비트 병렬 시간데이타를 제1입력 임에이블신호에 응답하여 래치하는 제1입력래치수단: 제1입력래치수단에 래치된 시간 데이타에 따라서 시스템 클럭신호를 계수하여 소정의 전송 클럭신호를 발생하는 전송클럭 발생수단: N비트 병렬 전송데이타를 제2입력 인에이블신호에 응답하여 래치하는 제2입력래치수단; 제2입력 인에이블신호에 응답하여 전송클럭신호를 카운팅하고 카운팅 값을 출력선택신호로 발생하는 출력선택신호 발생수단: 제2입력 래치수단에 래치된 N비트 병렬 전송데이타 신호를 상기 출력선택신호에 응답하여 N+2비트 직렬 데이타 신호로 변환하여 출력하는 직병렬 변환수단을 구비하는 것을 특징으로 한다.

따라서, 본 발명은 임의의 시간데이타의 값에 따라서 병렬데이타의 직렬 전송속도를 설정할 수 있다.

Description

데이타 전송장치

제1도는 본 발명에 의한 데이타 전송장치를 설명하기 위한 도면.

제2도는 본 발명에 의한 데이타 전송장치의 바람직한 일실시예의 회로도.

제3도는 제2도의 각 부의 파형도.

본 발명은 데이타 전송장치에 관한 것으로서, 특히 병렬데이타를 직렬데이타로 변환하여 임의의 전송속도로 전송하는 데이타 전송장치에 관한 것이다.

일반적으로 마이크로 컴퓨터에서는 신호처리의 고속화를 위해 데이타를 N비트 병렬데이타로 처리하고 있다. 한편, 마이크로 컴퓨터로부터 신호를 받아서 신호처리를 하는 신호처리부는 처리하고자하는 신호의 처리속도에 맞게 신호처리를 하기 때문에 마이크로 컴퓨터의 신호처리 속도와는 다른 신호처리속도를 가지게 된다. 이와 같이 신호처리 속도가 다른 두 신호처리장치 간의 데이타 전송을 위해서는 데이타의 전송속도를 버퍼링하지 않으면 안된다. 이와같이 처리속도가 다른 두 시스템간의 데이타 전송을 위한 범용 데이타 전송 집적화로들이 소개되고 있다. 그러나, 범용 데이타 전송 집적회로는 범용성을 높이기 위하여 쌍방향 데이타 전송이 가능하도록 제작 판매되고 있으며 전송속도를 주신호처리부에서 프로그램적으로 가변시킬 수 없는 문제가 있었다. 따라서, 일방향으로만 데이타 전송이 필요한 응용분야에서도 불필요하게 쌍방향 전송의 데이타 전송 집적회로를 사용하지 않으면 안되었으며 프로그램적으로 전송속도를 제어할 수 없는 되는 문제가 있었다. 특히, 컴퓨터 악기와 같은 미디데이타를 사용하는 응용분야에서는 컴퓨터에서는 미디 데이타를 시스템 클럭속도로 처리하여 8비트 병렬데이타로 출력하며, 음원처리부에서는 10비트 직렬데이타를 수신하여 미디 데이타에 대응하는 음을 발생한다. 따라서, 컴퓨터와 음원처리부 사이에는 8비트 병렬데이타를 10비트 직렬데이타로 변환하여 전송하는 데이타 전송장치가 요구된다. 또한, 컴퓨터에 설정되는 템포에 따라서 미디 데이타의 전송속도를 프로그램적으로 가변 시킬 필요가 있다. 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 처리속도가 다른 두 시스템간의 병렬데이타를 직렬데이타로 변환하여 전송하는 데이타 전송장치를 제공하는 데 있다.

본 발명의 다른 목적은 전송속도를 프로그램적으로 가변 시킬 수 있는 데이타 전송장치를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명의 데이타 전송장치는 N비트 병렬 시간 데이타를 제1입력 인에이블신호에 응답하여 래치하는 제1입력래치수단; 상기 제1입력래치수단에 래치된 시간데이타에 따라서 시스템 클럭신호를 계수하여 소정의 전송 클럭신호를 발생하는 전송클럭 발생수단; N비트 병렬 데이타를 제2입력 인에이블신호에 응답하여 래치하는 제2입력래치수단; 상기 제2입력 인에이블신호에 응답하여 상기 전송클럭신호를 카운팅하고 카운팅 값을 출력선택신호로 발생하는 출력선택신호 발생수단; 상기 제2입력 래치수단에 래치된 N비트 병렬 데이타 신호를 상기 출력선택신호에 응답하여 N+2비트 직렬 데이타 신호로 변환하여 출력하는 직병렬 변환수단을 구비하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

제1도는 본 발명에 의한 데이타 전송장치를 설명하기 위한 도면이다. 10은 마이크로 컴퓨터와 같은 주신호처리부이고 20은 데이타 전송화로이고 30은 음원처리부와 같은 종신호처리부이다. 마이크로 컴퓨터(10)에서는 데이타 전송회로(20)에 8비트 병렬데이타를 출력하고 16메가헤르쯔의 시스템 클럭신호(MCK)와 제1 및 제2입력 인에이블신호(LDTM, LDFF)를 공급한다. 데이타 전송회로(20)에서는 마이크로 컴퓨터(10)에 데이타 전송종료신호(FLG)를 보낸다. 데이타 전송회로(20)에서는 음원처리부(30)에 10비트의 직렬 데이타(TXD)를 전송한다.

제2도는 데이타 전송회로의 바람직한 일실시예의 회로도를 나타낸다. 본 발명의 데이타 전송회로(20)는 N비트 병렬 시간데이타를 제1입력 인에이블신호(LDTM)에 응답하여 래치하는 제1입력래치수단(202)과, 상기 제1입력래치수단(202)에 래치된 시간데이타에 따라서 시스템 클럭신호(MCK)를 계수하여 소정의 전송 클럭신호(TCK)를 발생하는 전송클럭 발생수단(204)과, N비트 병렬데이타를 제2입력 인에이블신호(LDFF)에 응답하여 래치하는 제2입력래치수단(206)과,상기 제2입력인에이블신호(LDFF)에 응답하여 상기 전송클럭신호(TCK)를 카운팅하고 카운팅 값을 출력선택신호(QA, QB, QC, QD)로 발생하는 출력선택신호 발생수단(208)과, 상기 제2입력래치수단(206)에 래치된 N비트 병렬 데이타 신호를 상기 출력선택신호(QA, QB, QC, QD)에 응답하여 N+2비트 직렬 데이타 신호(TXD)로 변환하여 출력하는 병직렬 변환수단(210)을 구비한다. 또한, 상기 출력선택신호에 응답하여 전송종료신호(FLG)를 발생하는 수단(212)를 포함한다.

상기 전송클럭 발생 수단(204)는 상기 제1입력래치수단(202)에 래치된 값을 초기값으로 하여 시스템 클럭신호(MCK)를 계수하고 캐리신호가 발생되면 래치된 값을 다시 초기값으로 로딩하는 프로그램어블 카운터(CT1)와 카운터(CT1)의 캐리신호를 시스템 클럭신호(MCK)에 동기시켜서 전송클럭신호(TCK)로 발생하는 플립플롭(FF1)을 포함한다.

상기 출력선택신호 발생수단(208)은 전송클럭신호(TCK)를 게이트신호에 응답하여 게이트하는 앤드게이트(G1)와, 제2입력 인에이블신호(LDFF)에 응답하여 클리어되고 상기 앤드게이트(G1)를 거친 전송클럭신호를 설정된 값, 1010을 초기값으로 하여 계수하고 카운팅 값을 출력 선택신호로 발생하는 카운터(CT2)를 포함한다. 따라서, 카운터(CT2)의 카운팅 값(QA, QB, QC, QD)은 1010 - 1011 - 1100 - 1101- 1110 - 1111 - 0000 - 0001 - 0010- 0011 - 0100 - 0101 - 0110 - 0111 - 1000 - 1001 - 1010 - 1100으로 발생된다.

병직렬 변환수단(210)은 입력단자 A0, A10-A15에 논리 '1' 인 전원전압(VCC)가 인가되고 A1은 논리 '0'인 그라운드로 접속되며 입력단자 A2-A9에는 제2입력래치수단(206)에 래치된 8비트 데이타가 공급되는 16 TO 1 멀티플렉서로 구성된다. 멀티플렉서의 선택단자(S0-S3)에는 카운터(CT2)의 출력선택신호(QA, QB, QC, QD)가 공급된다.

전송종료신호 발생수단(212)는 출력선택신호를 입력하여 그 값이 1100이면 논리 '0'인 신호를 게이트신호로 발생하는 게이트들(G2-G4)로된 조합회로와 게이트신호를 시스템 클럭신호에 동기시켜서 전송종료신호(FLG)를 발생하는 플립플롭(FF2)을 포함한다.

이상과 같이 구성된 본 발명의 작용효과는 제3도를 참조하여 설명하면 다음과 같다.

본 발명의 데이타 전송회로는 제3도의 제1입력 인에이블신호(LDTM)의 하강엣지(302)에서 데이타버스(D0-D7)의 시간데이타(306)가 제1입력래치수단(202)에 래치된다. 이어서, 제2입력 인에이블신호(LDFF)의 하강엣지(304)에서 출력선택신호 발생수단(208)의 카운터(CT2)가 클리어되어 출력선택신호가 1010의 초기값으로 되므로 게이트신호(GS)가 하이상태로 된다. 따라서, 전송클럭신호(TCK)가 앤드게이트(G1)를 통해 카운터(CT2)의 클럭단자에 공급되어 카운트를 시작하게 된다. 카운터(CT2)의 출력값이 1010에서 0000까지(제3도의 TXD의 310)에서는 논리 '1'인 신호가 유지되다가 0001에서는 논리 '0'인 스타트신호(312)가 출력되고, 이어서 0010부터 1001까지(제3도의 TXD의 314)는 제2입력래치수단(206)에서는 래치된 10101010인 데이타가 차례로 출력되고, 1010에서는 앤드신호인 논리 '1'인 신호가 출력된다. 이어서, 카운팅값이 1100이 되면 전송종료신호 발생수단의 조합회로에 의해 게이트신호(GS)가 로우상태로 되어 전송클럭신호의 공급이 차단되고 이에 플립플롭(FF2)를 통해서 제3도의 전송종료신호(FLG)가 로우상태(318)로 된다.

이상과 같이 본 발명에서는 주신호처리부에서 공급되는 시간데이타에 의해 종신호처리부에 공급하고자 하는 데이타의 전송속도가 임의의 속도로 제어될 수 있으므로 사용자가 응용분야의 전송속도를 임의로 프로그램할 수 있어서 회로설계상 편리하다.

Claims

N비트 병렬 시간 데이타를 제 1입력 인에이블신호에 응답하여 래치하는 제 1입력래치수단; 상기 제1입력래치수단에 래치된 시간데이타에 따라서 시스템클럭신호를 계수하여 소정의 전송 클럭신호를 발생하는 전송클럭 발생수단; N비트 병렬 전송데이타를 제2입력 인에이블신호에 응답하여 래치하는 제2입력래치수단; 상기 제2입력 인에이블신호에 응답하여 상기 전송클럭신호를 카운팅하고 카운팅 값을 출력선택신호로 발생하는 출력선택신호 발생수단; 및 상기 제2입력 래치수단에 래치된 N비트 병렬 전송데이타 신호를 상기 출력선택신호에 응답하여 N+2비트 직렬 데이타 신호로 변환하여 출력하는 직병렬 변환수단을 구비하는 것을 특징으로 하는 데이타 전송장치.
제1항에 있어서, 상기 데이타 전송장치는 상기 출력 선택신호에 응답하여 전송종료신호(FLG)를 발생하는 전송종료신호 발생수단를 더 구비하는 것을 특징으로 하는 데이타 전송장치.
제1항에 있어서, 상기 전송클럭 발생수단은 상기 제1입력래치수단에 래치된 값을 초기값으로 하여 시스템클럭신호를 계수하고 캐리신호가 발생되면 래치된 값을 다시 초기값으로 로딩하는 프로그램어블 카운터와 상기 카운터의 캐리신호를 시스템 클럭신호에 동기시켜서 전송클럭신호로 발생하는 플립플롭을 구비한 것을 특징으로 하는 데이타 전송장치.
제1항에 있어서, 상기 출력선택신호 발생수단은 전송클럭신호를 게이트신호에 응답하여 게이트하는 앤드게이트와, 제2입력 인에이블신호에 응답하여 클리어되고 상기 앤드게이트를 거친 전송클럭신호를 설정된 값을 초기값으로 하여 계수하고 카운팅 값을 출력선택신호로 발생하는 카운터를 구비하는 것을 특징으로 하는 데이타 전송장치.
제1항에 있어서, 상기 병직렬 변환수단은 입력단자 A0, A10-A15에 논리 '1'이 인가되고 A1은 논리 '0'이 인가되며 입력단자 A2-A9에는 상기 제2입력래치수단에 래치된 8비트 데이타가 공급되고 선택단자(S0-S3)에는 상기 출력선택신호가 공급되는 16 TO 1 멀티플렉서로 구성된 것을 특징으로 하는 데이타 전송장치.
제2항에 있어서, 상기 전송종료신호 발생수단는 상기 출력선택신호를 입력하여 그 값이 특정값이면 게이트신호를 발생하는 게이트들로된 조합회로와 상기 게이트신호를 시스템 클럭신호에 동기시켜서 전송종료신호를 발생하는 플립플롭을 구비하는 것을 특징으로하는 데이타 전송장치.