KR0157153B1 - 난수발생 장치 - Google Patents

Abstract

본 발명은 선형궤환 시프트 레지스터를 이용한 난수(Random Number) 생성 장치에 관한 것으로, 원시 다항식의 차수 및 궤환 상수를 입력 데이터에 의하여 변경할 수 있도록 하므로서 출력 난수(Random number)의 최대 주기가 변경될 수 있게 하는 난수 생성 장치를 제공하기 위하여, 출력 수열을 생성하는 선형궤환 시프트 레지스터(25); 외부 프로세서로부터 쓰기 인에이블 신호와 상기 선형궤환 시프트 레지스터(25)의 차수를 조절하는 차수 조절 수단(23); 상기 차수 조절 수단(23)의 제어에 따라 상기 선형궤환 시프트 레지스터(25)의 초기 시이드(Seed) 데이타를 상기 프로세서로 부터 입력받는 시이드(Seed) 입력 수단(22); 및 상기 차수 조절 수단(22)의 출력을 입력받으며 상기 프로세서의 어드레스 버스와 접속되어 상기 선형궤환 시프트 레지스터(25)의 출력 수열을 선택하는 레지스터 선택 수단(24)을 구비하여 보다 융통성 있는 시스템을 설계할 수 있는 효과가 있다.

Description

난수 발생 장치

제1도는 종래의 난수 발생 장치에 사용된 선형궤한 쉬프트 레지스터의 회로도.

제2도는 본 발명의 일실시예에 따른 난수 발생 장치의 구성 블록도.

제3도는 본 발명의 일실시예에 따른 난수 발생 장치의 상세 회호도로서.

제4a도는 제3도의 난수 발생부의 다항식 입력용 쉬프트 레지스터와 초기값이 입력용 쉬프트 레지스터의 일실시예 회로도.

제4b도는 제3도의 난수 발생부의 다항식을 마스킹하기 위한 조합논리회로(TC9)의 구성도.

제4c도는 제2도의 초기값 및 다항식 입력부의 일실시예 회로도.

제4d도는 제4c도의 선택기(M21)의 일실시예 회로도.

제5도는 본 발명에 따른 난수 발생 장치의 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

21 : 차수 입력부 22 : 초기값 및 다항식 입력부

23 : 차수 조절부 24 : 입출력 제어부

25 : 난수 발생부

본 발명은 난수(Random Number) 발생 장치에 관한 것으로, 특히 차수 변경이 가능한 선형궤환 쉬프트 레지스터를 채용하여 난수를 발생하기 위한 난수 발생 장치에 관한 것이다.

컴퓨터 시뮬레이션 및 통신 등에 사용되어지는 난수를 발생하기 위하여 선형 궤한 쉬프트 레지스터가 많이 이용이 되어지고 있다. GF(Galois Field)상에서의 원시 다항식에 의한 선형궤환 쉬프트 레지스터는 출력 수열이 최대 주기를 보장하고, 한 주기 동안에 1의 갯수와 0의 갯수는 같으며, 임의의 길이의 런(run)들 중에서 반은 갭(gap)이고 반은 블록(block)이다. 또한 자기 상관 관계(autocorrelation)는 임의의 길이에 대하여 같은 값을 갖는다. 이러한 특성으로 인하여 선형궤환 쉬프트 레지스터는 난수 발생에 많이 응용이 된다.

난수를 발생하는 방법으로는 하드웨어에 의한 방법과 소프트웨어에 의한 방법을 고려할 수 있다. 고속으로 난수를 발생하기 위해서는 소프트웨어적인 방법보다는 하드웨어적인 방법이 적절하며, 특히 선형궤환 쉬프트 레지스터를 이용하여 출력 수열을 발생하는 경우에는 1비트 출력을 위하여 선형궤환 쉬프트 레지스터의 많은 쉬프트 동작이 필요하므로, 하드웨어적인 방법이 타당하다. 즉, 하드웨어적인 방법은 매우 큰 차수의 선형궤한 쉬프트 레지스터를 구현하는 경우에도 한 개의 클럭으로써 레지스터의 쉬프트 및 출력이 가능하다.

제1도는 종래의 난수 발생 장치에 사용된 선형궤환 쉬프트 레지스터의 회로도로소, GF상에서 원시 다향식f(X)=1+X ² +X ⁵ 를 나타낸다. 초기 시이드(Seed) 값은 임의의 5비트로 구성이 되며, 0는 제외한다. 값을 입력 시에는 데이터로드 단자(LD)를 5비트 동안 로우(L) 상태를 유지하고, 입력 데이터를 데이터 입력 단자(IN)를 통하여 입력한다. 초기 시이드(Seed)값을 저장한 후 데이터 로드 단자(LD)를 하이(H) 상태로 하면, 저장된 값이 고정된 궤환 상수를 통하여 모듈러-2(Modular-2) 더하기를 하여 변경된 값이 다중화기(MUX)를 통하여 순환이 되면서 재입력이 되며, 최종단의 D플립플럽의 값이 출력된다.

그러나, 상기 제1도와 같은 궤환 상수와 차수가 고정된 선형궤환 쉬프트 레지스터를 이용한 난수 발생 장치는 소프트웨어로의 구현에 비하여 융통성이 적고, 궤환 상수 및 차수가 고정이 되어 보다 큰 주기 및 다른 주기의 난수를 얻기가 어려운 문제점이 있었다.

따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 난수 발생에 이용되는 초기값(seed)의 차수를 변경하여, 원하는 최대 주기 및 다른 주기를 갖는 난수를 발생할 수 있는 난수 발생 장치를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 외부로부터 입력된 쓰기 인에이블 신호에 따라. 외부로부터 소정의 차수 데이터를 입력받아 전달하는 차수 입력수단; 외부로부터 소정 차수의 초기값(seed)을 입력받아 차수 제어신호에 맞는 차수의 초기값을 출력하고, 외부로부터 입력된 다항식을 전달하는 초기값 및 다항식 입력수단; 상기 차수 입력수단으로부터 전달된 차수 데이터를 입력받아, 상기 차수 제어 신호를 상기 초기값 및 다항식 입력 수단으로부터 전달된 차수 데이터를 입력받아, 상기 차수 제어 신호를 상기 초기값 및 다항식 입력수단으로 출력하고, 상기 다항식의 입력을 제어하기 위한 다항식입력 제어신호를 제공하는 차수 조절수단; 상기 다항식 입력 제어신호와 외부로부터 어드레스신호를 입력받아, 상기 초기값의 입력 및 난수 발생을 제어하기 위한 입출력 제어신호를 제공하는 입출력 제어수단; 및 상기 다항식 입력 제어신호와 입출력 제어 신호에 따라, 상기 초기값 및 다항식을 입력받아 난수를 발생하기 위하여, '0'을 제외한 상기 초기값을 초기치로하는 선형 궤환 쉬프트 레지스터로 이루어진 난수 발생수단을 포함한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 일실시예를 상세히 설명한다.

제2도는 본 발명의 일실시예에 따른 난수 발생 장치의 구성 블록도로서, 외부로부터 입력된 쓰기 인에이블 신호에 따라, 외부로부터 N(단, N은 자연수)비트의 차수 데이터를 입력받아 전달하는 차수 입력부(21)와, 외부로부터 N비트의 초기값(seed)을 입력받아 차수 제어신호에 맞는 차수의 초기값을 출력하고, 외부로부터 입력된 다항식을 전달하는 초기값 및 다항식 입력부(22)와, 차수 입력부(21)로부터 전달된 차수 데이터를 입력받아, 상기 차수 제어신호를 초기값 및 다항식 입력부(22)로 출력하고, 상기 다항식의 입력을 제어하기 위한 다항식 입력 제어신호를 제공하는 차수 조절부(23)와,상기 다항식 입력 제어신호와 외부로부터 어드레스신호를 입력받아, 상기 초기값의 입력 및 난수 발생을 제어하기 위한 입출력 제어신호를 제공하는 입출력 제어수부(24)와, 상기 다항식 입력 제어신호와 입출력 제어신호에 따라. 상기 초기값 및 다항식을 입력받아 난수를 발생하기 위한 난수 발생부(25)를 구비한다.

난수 발생부(25)는 마스킹 벡터(Masking Vector)용 레지스터와 난수 발생용 레지스터로 이루어진 선형궤한 쉬프트 레지스터로 구성된다.

상기한 바와 같은 구조를 갖는 본 발명의 난수 발생 장치의 동작을 상세하게 설명하면 다음과 같다.

차수 입력부(21)는 외부의 프로세서와의 정합이 데이터 버스와 연결이 있으며, 정합 신호의 수를 최소화하도록 데이터 버스와 쓰기 인에이블(Write Enable) 단자에 의하여 조정이 가능하도록 하였고, 데이터 버스의 값은 선형궤환 쉬프트 레지스터의 차수 및 내부에 저장이 되는 값을 나타낸다.

데이터 버스는 범용 프로세서와 정합이 가능하도록 16비트로 구성되었다. 이 데이터 버스의 크기는 난수 발생부(25)의 선형궤환 쉬프트 레지스터의 크기에 비례하게 된다. 데이터 버스의 하위 4비트 버스 값은 선형궤한 쉬프트 레지스터의 차수를 나타내고, 데이터 버스의 상위 8비트 버스 값은 선형궤한 쉬프트 레지스터의 마스킹 벡터(Masking Vector) 및 초기값을 나타낸다.

예를 들면, 난수 발생부(25)가 7차의 선형궤환 쉬프트 레지스터로 구성되는 경우에, 데이터 버스의 값 중 하위 4비트의 값은 111이다. 또한, 상기 선형궤한 쉬프트 레지스터의 차수와 동시에 마스킹 벡터(Masking Vector) 및 초기값을 입력받는다. 초기값을 입력하기 전에는 본 장치를 리셋(reset)하므로서, 상기 선형궤환 쉬프트 레지스터내의 값을 0으로 초기화시키며, 마스킹 벡터(Masking Vector) 및 초기값의 순서로 입받는다.

예를 들면, 상기 선형궤환 쉬프트 레지스터에 원시 다항식f(x)=1+X+X ² +X ³

+X ⁷ 의 궤한 상수를 결정하는 마스킹 벡터(Masking Vectore)를 입력하는 경우에는 입출력 제어부(24)의 어드레스 버스의 값을 10으로 선택하고, 데이터 버스의 값을 01110001XXXX0111 으로 하며, 쓰기 인에이블(Write Enable) 단자를 하이에서 로우 및 하이의 순서로 변경하면 데이터 버스의 값이 입력된다.

이때, 입력된 차수 값은 차수 조절부(23)에 병렬로 전달되고, 데이터 버스를 통해 전달된 초기값은 초기값 및 다항식 입력부(22)을 통하여 데이터 버스의 상위 8비트 병렬 데이터가 직렬로 변환되어 난수 발생부(25)의 마스킹 벡터용 레지스터에 전달된다.

차수 조절부(23)는 난수 발생부(25)로 전달되는 초기값의 차수를 조절하는 차수 제어신호를 초기값 및 다항식 입력부(22)로 전달하고, 다항식의 입력을 제어하기위한 다항식 입력 제어신호를 입출력 제어부(24) 및 난수 발생부(25)로 전달한다. 또한, 난수 발생부(25)의 선형궤환 쉬프트 레지스터의 초기값을 입력하는 경우에, 입출력 제어부(24)의 어드레스 버스의 값을11으로 선택하여 상기와 같은 동작을 반복적으로 수행한다.

그리고, 초기값이 모두 0이면 갈로아체상에서의 선형궤환 쉬프트 레지스터로 구성이 않되므로, 데이터 버스의 값중에서 상위 8비트가 0를 제외한 임의의 값이 되도록 입력해야 한다. 초기 시이드(seed)값이 입력이 되면 그 입력된 값을 시작점으로하여 유한 상태 기계에서 선형궤환 쉬프트 레지스터의 내용이 모두 0인 경우를 제외한 2⁷-1개의 주기를 가진 난수가 연속적으로 발생된다.

제3도는 본 발명의 일실시예 따른 난수 발생 장치의 상세 회로도이다.

제4a도는 제3도의 난수 발생부의 다항식 입력용 쉬프트 레지스터와 초기값 입력용 쉬프트 레지스터의 일실시예 회로도이다.

제4b도는 제3도의 난수 발생부의 다항식을 마스킹하기 위한 조합논리회로(TC9)의 구성도이다.

제4c도는 제2도의 초기값 및 다항식 입력부의 일실시예 회로도이다.

제4d도는 제4c도의 선택기(M21)의 일실시예 회로도이다.

상기 제3도와 제4a도 내지 제4d도를 참조하여 본 발명에 따른 차수 변경이 가능한 선형 궤환 쉬프트 레지스터를 이용한 난수 발생 장치를 설명하면 아래와 같다.

외부의 프로세서와의 정합은 입력 단자로써 데이터 버스 단자 D[15:0], 어드레스 버스 단자 A[1:0], 쓰기 인에이블(Write Enable) 단자 WE, 초기화 단자 RST가 있으며, 출력 단자로써 OUT 단자가 있다.

초기에 프로세서는 리셋단자(RST)를 로우, 하이 및 로우로 순차적으로 입력하여, 본 장치의 내부를 초기화한다. 이에 대한 입력 타이밍은 제5도와 같다. 리셋단자(RST)의 펄스폭은 본 장치를 구성하는 소자의 특성에 맞게 최소한의 폭을 유지하여야 한다. 그리고, 프로세서는 본 장치에 데이터 버스 단자 D[15:0], 어드레스 버스 단자 A[1:0], 쓰기 인에이블(Write Enable) 단자 WE를 이용하여 쓰기를 한다. 쓰기 인에이블(Write Enable) 단자 WE는 로우에 활성화된다. 입력 타이밍도는 제5도에 있으며, 차수는 7차 마스킹 벡터(Masking Vector) 값은 71Hex, 초기 시이드(Seed) 값은 6655H인 경우이다.

마스킹 벡터(Masking Vector) 및 차수 입력시에 어드레스 버스는 10, 초기 시이드(seed)값을 입력시에 어드레스 버스는 11을 유지한다. WE단자의 펄스폭 또한 본 장치를 구성하는 소자의 특성에 맞게 최소한의 폭을 유지하여야 한다. 프로세서가 쓰기를 하는 경우 데이터 버스중 하위 4비트의 내용은 차수 입력부(21)의 D플리플롭에 의하여 래치되어 차수 조절부(23)의 4비트 비교기에 전달이 되며, 그와 동시에 차수 조절부(23)의 4비트 계수기가 동작을 한다.

그리고, 차수 조절부(23)의 인버터(Inverter), 논리곱 게이트(AND Gate), D플립플럽을 이용하여 데이터 버스로 입력된 값만큼의 인에이블 펄스 M1신호를 발생한다.

초기값 및 다항식 입력부(22)는 제4c도에 도시된 바와 같이 FF74_166으로 구성이 되어 있다. FF74_166은 M21 모듈과 D 플립플럽으로 구성이 되어 있다. M21 모듈은 D0 및 D3입력신호가 D1 및 D2 신호에 의하여 선택이 되어지는 다중화기(MUX)이다. 쓰기 인에이블(Write Enable) 단자(WE)로 입력되는 쓰기 인에이블 신호의 비활성화시에는 초기값 및 다항식 입력부(22)의 M1 신호가 비활성화되며, M1신호는 FF74_166의 S_L신호에 연결이 되어 데이터 버스의 상위 8비트, 즉 M21 모듈의 D3 신호를 래치하고 있다.

쓰기 인에이블(Write Enable) 단자 WE가 활성화되면 발생된 인에이블 펄스 M1신호에 의하여 8비트 병렬 데이터를 직렬 데이터로 변환한다. 즉, M21모듈의 입력신호 D0가 출력된다. 인에이블 펄스 M1 신호는 프로세서와 접속되는 2 비트의 어드레스 버스의 값에 따라 디멀티플렉싱이 되어 선형궤환 쉬프트 레지스터부(25)내의 마스킹 벡터(Masking Vector)용 레지스터 혹은 출력 수열용 레지스터에 저장된다. 출력 수열용 레지스터에 값이 저장된 후에는 계속적으로 출력 수열용 레지스터가 인에이블되며, 출력 수열용 레지스터에 입력되어 있는 값과 마스킹 벡터(Masking Vector) 값은 제4b도의 TC9 모듈의 AND게이트로 연결이 되어 마스킹 벡터(Masking Vector)에 의하여 마스킹(Masking)되고, 출력 수열용 레지스터의 내용이 배타적논리합(XOR)을 수행한 결과가 1비트씩 쉬프트하면서 다중화기(MUX)를 통하여 입력이 된다. 원시 다항식의 차수가 본 장치의 쉬프트 레지스터의 차수보다 작은 경우에는 출력 단자 OUT이 초기에 0이 출력되므로, 가장 작은 원시 다항식인 3차 이하의 항에서 출력을 한다.

제5도는 본 발명에 따른 난수 발생 장치의 동작 타이밍도이다.

이상에서 설명한 바와 같이 본 발명은 , 외부로부터 차수 데이터를 입력받아 발생시킨 차수 제어신호에 의해 초기값(seed)의 차수가 변경되도록하여, 원하는 최대 주기 및 다른 주기를 갖는 난수를 발생하므로써, 시스템을 효율적으로 설계할 수 있고, 또한 하드웨어의 변경없이 원하는 난수를 발생할 수 있다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (2)

1. 외부로부터 입력된 쓰기 인에이블 신호에 따라, 외부로부터 소정의 차수 데이터를 입력받아 전달하는 차수 입력수단, 외부로부터 소정 차수의 초기값(seed)을 입력받아 차수 제어신호에 맞는 자수의 초기값을 출력하고, 외부로부터 입력된 다항식을 전달하는 초기값 및 다항식 입력수단, 상기 차수 입력수단으로부터 전달된 차수 데이터를 입력받아, 상기 차수 제어신호을 상기 초기값 및 다항식 입력수단으로 출력하고, 상기 다항식의 입력을 제어하기 위한 다항식 입력 제어신호를 제공하는 차수 조절수단, 상기 다항식 입력 제어신호와 외부로부터 어드레스신호를 입력받아, 상기 초기값의 입력 및 난수 발생을 제어하기 위한 입출력 제어신호를 제공하는 입출력 제어수단, 및 상기 다항식 입력 제어신호와 입출력 제어신호에 따라, 상기 초기값 및 다항식을 입력받아 난수를 발생하기 위하여, '0'을 제외한 상기 초기값을 초기치로하는 선형궤환 쉬프트 레지스터로 이루어진 난수 발생수단을 포함하는 난수 발생 장치.
2. 제1항에 있어서 상기 차수 입력수단은, 상기 쓰기 인에이블신호에 따라, 상기 소정의 차수 데이터를 래치시키기 위한 D플립플롭을 포함하는 난수 발생 장치.