JPH03259348A - データ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置における情報転送装置のデータ
転送方式に関する。

〔従来の技術〕

情報転送装置とは、２つ情報処理装置を結合し、相互の
メモリの内容を共通にするために、情報処理装置内のメ
モリバスを監視し、共有すべきアドレスにデータが書込
まれる事を検出すると、相手の情報処理装置にアドレス
とデータを転送する装置の事である。

従来のデータ転送方式について第５図及び第６図を用い
て説明する。

情報転送装置１において、データ抽出部２は情報処理装
置内のバス１２と接続されており、第６図に示すごとく
バス上のアドレスとデータをカレントに保持する。

バス制御部８は、バス１２と接続されており、バス１２
に共有メモリ（図示せず〉への書込み情報がくると、出
力転送制御部１０へ転送指示を出す。

尚、書込みは書込み信号線によって指示されるが特に図
示しない。

バス制御部８から転送指示を受は取った出力転送制御部
１０は、出力バッファ７にデータ取込み指示を出すと同
時に信号線１３を通じて転送データ有効指示信号を相手
情報処理装置に送出し、転送データが有効であることを
通知する。

出力バッファ７は、出力転送制御部１ｏがらデータ取込
み指示を受は取ると、データ抽出部２からデータを取込
み相手情報処理装置（図示せず）にデータを出力する。

〔発明が解決しようとする課題〕

上述した従来のデータ転送方式は、相手情報処理装置に
転送するアドレス、データの信号線が入力メモリバス上
の信号線数と同じ本数必要となり、装置のコンパクト化
を阻む要因の１つとなっていた。

〔課題を解決するための手段〕

本発明は、情報処理装置単位に付加され、２つの前記情
報処理装置を結合し前記２つの情報処理装置相互のメモ
リのデータを同一にするために一方の情報処理装置が前
記自分のメモリにメモリバスを通じ書込命令によりデー
タを書込時に相手の情報処理装置にも同一の書込アドレ
ス、データを転送する情報転送装置であって、データ抽
出部。

バス制御部、出力転送制御部、出力バッファを有し、前
記データ抽出部にはメモリバス上のカレントなアドレス
、データを１データサイクル保持し、前記バス制御部に
て前記メモリバス上に書込信号を検出すると、前記バス
制御部からの指示で前記出力転送制御部が前記相手の情
報処理装置に転送データ有効指示信号線を通じて転送デ
ータ有効指示信号を送出すると共に前記出力転送制御部
の指示で前記データ抽出部でカレントに保持されている
前記アドレス、データを前記出力バッファから順次前記
他の情報処理装置に送出させるデータ転送方式において
、前記書込命令における前記アドレス及びデータのサイ
クル数に等しい数のレジスタ群を有し、前記バス制御部
からの指示で前記データ抽出部へカレントにセットされ
た前記アドレス、データを前記レジスタ群にデータサイ
クル毎に順番にセットする為のセット信号を送出するレ
ジスタ制御部と、前記レジスタ群の出力データを全て受
信し前記受信したレジスタのデータを分割し前記分割し
たデータを出力切替信号に従って順番に切替で出力する
転送データ切替部と、前記出力転送制御部の指示で前記
転送データ切替部に前記出力切替信号を送出する転送デ
ータ切替制御部と、前記出力転送制御部の指示で前記転
送データ切替部からの出力データを保持し前記相手の情
報処理装置に前記データを送出する前記出力バッファを
有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第２図は本発明の一実施例の書込命令のサイクル構成図
である。

第２図において、Ｔ１は情報処理装置のメモリ書込時の
メモリライトサイクルであり、情報処理装置は１メモリ
ライトサイクル内に１回だけメモリ書込を行うものとす
る。

Ｔ２はアドレスサイクルであり、メモリ書込時のアドレ
スを意味する。

Ｔ３はデータサイクルであり、メモリ書込時のデータを
意味する。

Ｔ４はＷＡＩＴサイクルであり、この間バス上のデータ
は意味を持たない。

また本実施例では、Ｔ１＝７、Ｔ２＝１、Ｔ３−２、Ｔ
４−４である。

次に第１図を参照しながら動作説明する。

第１図は本実施例における情報転送装置のブロック構成
図であり、１は情報転送装置、１２は情報処理装置内の
バス、２は前記バスのアドレス、データを抽出し保持す
るデータ抽出部、３゜４．５は前記データ抽出部２の出
力を保持するレジスタ群である。

なお、レジスタ群の数は第２図で示されているメモリ書
込時のバスのアドレス、データにより決定される値であ
り、第２図で説明するとＴ２＋Ｔ３である。

又、本実施例では、レジスタ数−３であり、第１図の３
．４．５はそれぞれレジスタ３．レジスタ４．レジスタ
５である。

６は前記レジスタ群の出力データを分割し、切替えて出
力する転送データ切替部、７は前記転送データ切替部６
の出力を保持し、相手の情報処理装置に転送する出力バ
ッファ部、８は前記バス１２上のアドレスを監視し、共
通にするべきアドレスにメモリ書込が行われると、転送
開始指示を出すバス制御部、９は前記レジスタ群の制御
をするレジスタ制御部、１１は前記転送データ切替部６
の切替制御をする転送データ切替制御部、１０は前記出
力バッファ部７と前記転送データ切替制御部１１を制御
するとともに、相手の情報処理装置に信号線１３を通じ
て転送データ有効指示信号を出す出力転送制御部である
。

ここで情報処理装置がメモリ書込を行った場合、バス制
御部８はメモリ書込がデータを共通にすべきメモリ内に
行われたことを検出すると、レジスタ制御部９と出力転
送制御部１０に転送開始指示を出す。

尚、図示はしないがバス制御部８は２つの情報処理装置
が相互にメモリ内容を共有するべきメモリエリアにおけ
る最小のアドレスをセットする第一のレジスタと最大の
アドレスをセットする第二のレジスタを有しそのアドレ
スは情報処理装置からメモリバス１２経出で予めセット
しておく、メモリバス１２上に書込信号を検出時には、
メモリバス上のアドレスが第一のレジスタにおけるアド
レスと第二のレジスタにおけるアドレスの間にある時の
みレジスタ制御部９と出力転送制御部１０への転送開始
指示を行う。

転送開始指示を受取ったレジスタ制御部９は、レジスタ
３．レジスタ４．レジスタ５に対して各々セット信号を
送出する。

なおセット信号を送出するタイミングは第３図のデータ
転送時のタイミングチャートに示す。

セット信号を受取ったレジスタ３．レジスタ４、レジス
タ５はデータ抽出部２に保持されているデータをセット
し、次のセット信号が来るまでホールドする。

この時レジスタ３にはアドレス、レジスタ４にはデータ
１、レジスタ５にはデータ２が第３図で示されるタイミ
ングで保持される。

一方出力転送制御部１０はバス制御部８がら転送開始指
示を受取ると転送データ切替制御部１１に対してデータ
切替開始指示を、出力バッファ部７に対しては切替デー
タセット信号を出力する。

又、第３図に示されるタイミングで信号線１３に転送デ
ータ有効指示を出力し、相手情報処理装置に対して転送
データが有効であることを通知する。

転送データ切替制御部１１は、出力転送制御部１０から
データ切替指示を受取ると転送データ切替部６に対して
データ切替信号としてアドレス１、アドレス２、データ
１１、データ１２、データ２１、データ２２の順番で出
力する。

転送データ切替部６の動作説明を第４図を用いて説明す
る。

第４図において、１４はレジスタ３にセットされている
アドレスデータを２分割した信号線でアドレスの上位デ
ータを搬送し、転送データ切替部６において上記データ
切替信号のアドレス１によって選択される。

１５はレジスタ３にセットされているアドレスデータを
２分割した信号線でアドレスの下位データを搬送し、転
送データ切替部６において上記データ切替信号のアドレ
ス２によって選択される。

以下同様に、１６はデータ１１信号によって選択され、
１７はデータ１２信号、１８はデータ２１信号、１９は
データ２２信号によって選択される。

本実施例では、アドレス、データのデータ中を２分割し
ているが、これは第２図で示されるメモリ書込時のバス
のアドレス、データ構成により決定される値であり、デ
ータ中は条件によりｎ分割する事ができる。

転送データ切替部６は、転送データ切替制御部１１から
アドレス１、アドレス２、・・・データ２２のデータ切
替信号を受取ると、前記分割データを第３図のタイミン
グで出力する。

出力バッファ部７は出力転送制御部１０から切替データ
セット信号を受取ると、転送データ切替部６の出力する
前記分割データをセットし、相手情報処理装置に対して
転送データを送出する。

〔発明の効果〕

以上説明したように本発明によれば、情報処理装置間の
転送データの転送速度を落さずに、情報処理装置間の信
号線数を削減し、装置のコンパクト化、信頼性の向上に
寄与する効果がある。

１下位信号線、１８・・・データ２上位信号線、１９・
・・データ２下位信号線。

Claims (1)

1. 【特許請求の範囲】 １、情報処理装置単位に付加され、２つの前記情報処理
   装置を結合し前記２つの情報処理装置相互のメモリのデ
   ータを同一にするために一方の情報処理装置が前記自分
   のメモリにメモリバスを通じ書込命令によりデータを書
   込時に相手の情報処理装置にも同一の書込アドレス、デ
   ータを転送する情報転送装置であって、データ抽出部、
   バス制御部、出力転送制御部、出力バッファを有し、前
   記データ抽出部にはメモリバス上のカレントなアドレス
   、データを１データサイクル保持し、前記バス制御部に
   て前記メモリバス上に書込信号を検出すると、前記バス
   制御部からの指示で前記出力転送制御部が前記相手の情
   報処理装置に転送データ有効指示信号線を通じて転送デ
   ータ有効指示信号を送出すると共に前記出力転送制御部
   の指示で前記データ抽出部でカレントに保持されている
   前記アドレス、データを前記出力バッファから順次前記
   他の情報処理装置に送出させるデータ転送方式において
   、前記書込命令における前記アドレス及びデータのサイ
   クル数に等しい数のレジスタ群を有し、前記バス制御部
   からの指示で前記データ抽出部へカレントにセットされ
   た前記アドレス、データを前記レジスタ群にデータサイ
   クル毎に順番にセットする為のセット信号を送出するレ
   ジスタ制御部と、前記レジスタ群の出力データを全て受
   信し前記受信したレジスタのデータを分割し前記分割し
   たデータを出力切替信号に従って順番に切替て出力する
   転送データ切替部と、前記出力転送制御部の指示で前記
   転送データ切替部に前記出力切替信号を送出する転送デ
   ータ切替制御部と、前記出力転送制御部の指示で前記転
   送データ切替部からの出力データを保持し前記相手の情
   報処理装置に前記データを送出する前記出力バッファを
   有することを特徴とするデータ転送方式。 ２、前記バス制御部において、前記情報処理装置から前
   記メモリバス経由で書込まれる２つのレジスタであって
   、前記相手の情報処理装置に転送する最小のアドレスを
   セットする第一のレジスタと最大のアドレスをセットす
   る第二のレジスタを有し、前記バス制御部が前記メモリ
   バス上に前記書込信号を検出時、前記メモリバス上のア
   ドレスが前記第一のレジスタにおけるアドレスと前記第
   二のレジスタにおけるアドレスの間にある時のみ前記レ
   ジスタ制御部と前記出力転送制御部への前記指示を行う
   ことを特徴とする請求項１記載のデータ転送方式。