JPH01264041A - 調歩同期方式における受信エラークリア方式 - Google Patents
調歩同期方式における受信エラークリア方式Info
- Publication number
- JPH01264041A JPH01264041A JP9023288A JP9023288A JPH01264041A JP H01264041 A JPH01264041 A JP H01264041A JP 9023288 A JP9023288 A JP 9023288A JP 9023288 A JP9023288 A JP 9023288A JP H01264041 A JPH01264041 A JP H01264041A
- Authority
- JP
- Japan
- Prior art keywords
- data
- error
- reception
- sio
- clear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- RUPBZQFQVRMKDG-UHFFFAOYSA-M Didecyldimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCC[N+](C)(C)CCCCCCCCCC RUPBZQFQVRMKDG-UHFFFAOYSA-M 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は調歩同期式伝送方式におけるデータ通信に関し
、特に、キャリア信号をオン・オフする際に1/2ビッ
ト幅未満のデータエラーが発生した時の受信側5IO(
シリアル・インプット・アウトプット回路)のエラーク
リア方式に関するものである。
、特に、キャリア信号をオン・オフする際に1/2ビッ
ト幅未満のデータエラーが発生した時の受信側5IO(
シリアル・インプット・アウトプット回路)のエラーク
リア方式に関するものである。
従来、この種のエラークリア方式は、受信側S■0にデ
ータを人力する以前に1/2ビット幅パルスを検出して
1/2ビット幅パルスをインヒビットする回路を付加す
るか、あるいは1/2ビット幅パルス検出なしに受信側
SIOにデータをそのまま入力し、データエラーを待ち
、送信側SIOに対してデータの再送を行なわせるよう
な方式%式% 上述した従来の受信エラークリア方式のうち、受信側S
IOにデータを入力する以前に1/2ビット未満のデー
タをインヒビソトする回路を付加する方式の場合、調歩
同期の回線速度によって回路の変更を要するという欠点
があった。
ータを人力する以前に1/2ビット幅パルスを検出して
1/2ビット幅パルスをインヒビットする回路を付加す
るか、あるいは1/2ビット幅パルス検出なしに受信側
SIOにデータをそのまま入力し、データエラーを待ち
、送信側SIOに対してデータの再送を行なわせるよう
な方式%式% 上述した従来の受信エラークリア方式のうち、受信側S
IOにデータを入力する以前に1/2ビット未満のデー
タをインヒビソトする回路を付加する方式の場合、調歩
同期の回線速度によって回路の変更を要するという欠点
があった。
次に、受信側510のシリアルデータの1/2ビット幅
検出機能が付加されていない場合の動作について第2図
〜第4図を用いて説明する。第2図は一般的なデータ通
信システムを示す系統図であり、同図において、1は送
信側Sr0,2および3は変復調装置、4は受信側5I
O15は制御部、Lはデータ回線である。また、第3図
は正常時の動作を説明するためのタイムチャート、第4
図は1/2ビット未満のデータエラー発生時の動作を説
明するためのタイムチャートである。第3図において、
Slはキャリア・オフ信号、S2はキャリア・オン信号
、S3はスタートビット、S4はデータ、S5はストッ
プビットであり、S6は受信データレディ信号である。
検出機能が付加されていない場合の動作について第2図
〜第4図を用いて説明する。第2図は一般的なデータ通
信システムを示す系統図であり、同図において、1は送
信側Sr0,2および3は変復調装置、4は受信側5I
O15は制御部、Lはデータ回線である。また、第3図
は正常時の動作を説明するためのタイムチャート、第4
図は1/2ビット未満のデータエラー発生時の動作を説
明するためのタイムチャートである。第3図において、
Slはキャリア・オフ信号、S2はキャリア・オン信号
、S3はスタートビット、S4はデータ、S5はストッ
プビットであり、S6は受信データレディ信号である。
また、第4図において、S7は1/2ビット未満のデー
タエラー信号であり、同図において第3図と同一部分又
は相当部分には同一符号が付しである。
タエラー信号であり、同図において第3図と同一部分又
は相当部分には同一符号が付しである。
まず、正常時の動作を第3図を用いて説明する。
この場合、受信側5I04の受信バッファにはスタート
ビットS3からストップビットS5までの1ブロツクの
データS4が取り込まれ、受信バッファにはオーバフロ
ーは生ぜず、パリティエラー等のエラー発生がなければ
、上記1ブロツクのデータは制御部5に取り込まれ、受
信バッファは次のデータの取込みができる状態となる。
ビットS3からストップビットS5までの1ブロツクの
データS4が取り込まれ、受信バッファにはオーバフロ
ーは生ぜず、パリティエラー等のエラー発生がなければ
、上記1ブロツクのデータは制御部5に取り込まれ、受
信バッファは次のデータの取込みができる状態となる。
次に、受信側3104にシリアルデータの1/2ビット
幅検出機能が付加されず、送信側SIOが変復調装置2
,3に対して出力するキャリア信号(第4図(a)参照
)のオン・オフいずれかのタイミングで1/2ビット幅
未満のデータエラー信号37(第4図(b)参照)がデ
ータ回線りに発生した場合について説明する。この場合
、受信側5IO4の受信バッファにはデータエラー信号
S7が取り込まれるが、これはスタートビットとみなせ
ず、次のデータS4がデータエラー信号S7に続いて受
信バッファに取り込まれる。この結果、受信バッファに
はオーバフローが生じ、オーバランエラーが発生し、制
御部5は送信側5IOIからの正常データを受信できな
い。
幅検出機能が付加されず、送信側SIOが変復調装置2
,3に対して出力するキャリア信号(第4図(a)参照
)のオン・オフいずれかのタイミングで1/2ビット幅
未満のデータエラー信号37(第4図(b)参照)がデ
ータ回線りに発生した場合について説明する。この場合
、受信側5IO4の受信バッファにはデータエラー信号
S7が取り込まれるが、これはスタートビットとみなせ
ず、次のデータS4がデータエラー信号S7に続いて受
信バッファに取り込まれる。この結果、受信バッファに
はオーバフローが生じ、オーバランエラーが発生し、制
御部5は送信側5IOIからの正常データを受信できな
い。
次に、受信側5IO4にシリアルデータの1/2ビット
幅検出機能が付加されず、送信側SIOが変復調装置2
.3に対して出力するキャリア信号(第4図(a)参照
)のオン・オフいずれかのタイミングで1/2ビット幅
以上のデータエラー信号37(第4図(b)参照)がデ
ータ回線りに発生した場合について説明する。この場合
、受信側S■04の受信バッファにはデータエラー信号
S7が取り込まれ、これはスタートビットとみなされ、
次に13<rHJレベルのデータを取り込み、ストップ
ビットも「■(」レベルであるので、パリティエラーが
なければ、このデータがそのまま制御部5に取り込まれ
るが、このことは特にシステムへの影響とならない。
幅検出機能が付加されず、送信側SIOが変復調装置2
.3に対して出力するキャリア信号(第4図(a)参照
)のオン・オフいずれかのタイミングで1/2ビット幅
以上のデータエラー信号37(第4図(b)参照)がデ
ータ回線りに発生した場合について説明する。この場合
、受信側S■04の受信バッファにはデータエラー信号
S7が取り込まれ、これはスタートビットとみなされ、
次に13<rHJレベルのデータを取り込み、ストップ
ビットも「■(」レベルであるので、パリティエラーが
なければ、このデータがそのまま制御部5に取り込まれ
るが、このことは特にシステムへの影響とならない。
上述したように、受信側5IO4にシリアルデータの1
72ビット幅検出機能が付加されず、送信側310が変
復調装置2.3に対して出力するキャリア信号(第4図
(a)参照)のオン・オフいずれかのタイミングで17
2ビット幅未満のデータエラー信号S7(第4図(bl
参照)がデータ回線りに発生した場合、データエラー信
号S7はスタートビットとみなせないため、受信バッフ
ァにオーバフローが生じ、オーバランエラーが発生し、
制御部5は送信側5IOIからの正常データを受信でき
ないという欠点があった。また、エラー発生時に送信側
に対してデータの再送要求を何らかの形で行ない受信エ
ラーをクリアしようとしても、次に送信側SIOから送
出されるデータが正常データであるという保障はないと
いう欠点があった。
72ビット幅検出機能が付加されず、送信側310が変
復調装置2.3に対して出力するキャリア信号(第4図
(a)参照)のオン・オフいずれかのタイミングで17
2ビット幅未満のデータエラー信号S7(第4図(bl
参照)がデータ回線りに発生した場合、データエラー信
号S7はスタートビットとみなせないため、受信バッフ
ァにオーバフローが生じ、オーバランエラーが発生し、
制御部5は送信側5IOIからの正常データを受信でき
ないという欠点があった。また、エラー発生時に送信側
に対してデータの再送要求を何らかの形で行ない受信エ
ラーをクリアしようとしても、次に送信側SIOから送
出されるデータが正常データであるという保障はないと
いう欠点があった。
このような欠点を除去するために本発明は、送信側SI
Oと受信側SIOと変復調装置とを有する調歩同期方式
におけるデータ通信において、受信側310の受信エラ
ーを強制的に解除するエラークリアデータを送信側デー
タの先頭に付加することにより、送信側STOが変復調
装置に対してキャリア信号をオン・オフする際にデータ
回線に発生する1/2ビット幅未満のデータエラーによ
り送信側データが受信側SIOにて受信エラーとなるこ
とを防止するようにしたものである。
Oと受信側SIOと変復調装置とを有する調歩同期方式
におけるデータ通信において、受信側310の受信エラ
ーを強制的に解除するエラークリアデータを送信側デー
タの先頭に付加することにより、送信側STOが変復調
装置に対してキャリア信号をオン・オフする際にデータ
回線に発生する1/2ビット幅未満のデータエラーによ
り送信側データが受信側SIOにて受信エラーとなるこ
とを防止するようにしたものである。
本発明による調歩同期方式における受信エラークリア方
式においては、送信側データの先頭に配置されたエラー
クリアデータにより、データエラー信号の影響を除去で
き、エラークリアデータに続くデータを正常であると判
断できる。
式においては、送信側データの先頭に配置されたエラー
クリアデータにより、データエラー信号の影響を除去で
き、エラークリアデータに続くデータを正常であると判
断できる。
第1図は本発明に係わる調歩同期方式における受信エラ
ークリア方式の一実施例を説明するためのタイムチャー
トである。第1図(11)において、Slはキャリア・
オフ信号を示し、S2はキャリア・オン信号を示す。ま
た第1図fblにおいて、S7はデータエラー信号、S
8はエラークリアデータ、S9は正常データである。
ークリア方式の一実施例を説明するためのタイムチャー
トである。第1図(11)において、Slはキャリア・
オフ信号を示し、S2はキャリア・オン信号を示す。ま
た第1図fblにおいて、S7はデータエラー信号、S
8はエラークリアデータ、S9は正常データである。
第1図に示すように、本方式においては、送信側5IO
Iが送出すべきデータによる受信側5104の受信エラ
ーを防ぐため、送信側データS9の先頭にエラークリア
データS8を付加し、そのデータS8により受(3側5
104で受信エラーを事前に発生させ、常に送信側5I
OIが送るべき正常データS9を受信することを可能と
する。すなわち、データエラー信号S7により受信バッ
ファにオーバランエラーが発生したとしても、制御部5
はエラークリアデータS8におけるエラーであると判断
でき、次に正常データS9が送出されることを認識でき
、次の正常データS9の受信が可能となる。
Iが送出すべきデータによる受信側5104の受信エラ
ーを防ぐため、送信側データS9の先頭にエラークリア
データS8を付加し、そのデータS8により受(3側5
104で受信エラーを事前に発生させ、常に送信側5I
OIが送るべき正常データS9を受信することを可能と
する。すなわち、データエラー信号S7により受信バッ
ファにオーバランエラーが発生したとしても、制御部5
はエラークリアデータS8におけるエラーであると判断
でき、次に正常データS9が送出されることを認識でき
、次の正常データS9の受信が可能となる。
次に、データ回線りに1/2ビット幅以上のデータエラ
ー信号S7が発生した場合について説明する。この場合
、受信側5I04はデータエラー信号S7のビットをシ
リアルデータのスタートビットであると判断する。以下
の動作は従来例の場合と同様であるが、本方式の場合は
従来例と異なり次にエラークリアデータS8が続き、こ
のデータS8により制御部5は前のデータ(データエラ
ー信号S7をスタートビットとするデータ)が誤りデー
タであると認識でき、またデータS8に続(データS9
が正常データであると判断できる。
ー信号S7が発生した場合について説明する。この場合
、受信側5I04はデータエラー信号S7のビットをシ
リアルデータのスタートビットであると判断する。以下
の動作は従来例の場合と同様であるが、本方式の場合は
従来例と異なり次にエラークリアデータS8が続き、こ
のデータS8により制御部5は前のデータ(データエラ
ー信号S7をスタートビットとするデータ)が誤りデー
タであると認識でき、またデータS8に続(データS9
が正常データであると判断できる。
データ回線しにデータエラー信号S7が発生しなかった
場合も、1/2ビット幅以上のデータエラー信号S7と
同様に、エラークリアデータS8の後に続くデータS9
から正常データであると制御部5で判断する処置を施せ
ばよい。
場合も、1/2ビット幅以上のデータエラー信号S7と
同様に、エラークリアデータS8の後に続くデータS9
から正常データであると制御部5で判断する処置を施せ
ばよい。
以上説明したように本発明による調歩同期方式における
受(3工ラークリア方式は、送信側SIOが送出ずべき
データの先頭に、キャリア信号のオン・オフ時に発生ず
るデータエラー信号をクリアするだめのエラークリアデ
ータを付加することにより、データエラー信号の彫金を
除去できると共にエラークリアデータに続くデータを正
常であると判断できるので、回路的な追加なしに受信エ
ラーを無くずことかできるという効果がある。
受(3工ラークリア方式は、送信側SIOが送出ずべき
データの先頭に、キャリア信号のオン・オフ時に発生ず
るデータエラー信号をクリアするだめのエラークリアデ
ータを付加することにより、データエラー信号の彫金を
除去できると共にエラークリアデータに続くデータを正
常であると判断できるので、回路的な追加なしに受信エ
ラーを無くずことかできるという効果がある。
第1図は本発明に係わる調歩同期方式における受信エラ
ークリア方式の一実施例を説明するためのタイムチャー
ト、第2図は一般的なデータ通信システムを示す系統図
、第3図および第4図は従来方式を説明するだめのタイ
ムチャートである。 1・・・送信側S10.2,3・・・変復調装置、4・
・・受信側sro、5・・・制御部、■、・・・データ
回線。 特許出願人 日本電気株式会社
ークリア方式の一実施例を説明するためのタイムチャー
ト、第2図は一般的なデータ通信システムを示す系統図
、第3図および第4図は従来方式を説明するだめのタイ
ムチャートである。 1・・・送信側S10.2,3・・・変復調装置、4・
・・受信側sro、5・・・制御部、■、・・・データ
回線。 特許出願人 日本電気株式会社
Claims (1)
- 送信側SIOと受信側SIOと変復調装置とを有する調
歩同期方式におけるデータ通信において、前記受信側S
IOの受信エラーを強制的に解除するエラークリアデー
タを送信側データの先頭に付加することにより、前記送
信側SIOが前記変復調装置に対してキャリア信号をオ
ン・オフする際にデータ回線に発生する1/2ビット幅
未満のデータエラーにより前記送信側データが前記受信
側SIOにて受信エラーとなることを防止することを特
徴とする調歩同期方式における受信エラークリア方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9023288A JPH01264041A (ja) | 1988-04-14 | 1988-04-14 | 調歩同期方式における受信エラークリア方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9023288A JPH01264041A (ja) | 1988-04-14 | 1988-04-14 | 調歩同期方式における受信エラークリア方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01264041A true JPH01264041A (ja) | 1989-10-20 |
Family
ID=13992747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9023288A Pending JPH01264041A (ja) | 1988-04-14 | 1988-04-14 | 調歩同期方式における受信エラークリア方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01264041A (ja) |
-
1988
- 1988-04-14 JP JP9023288A patent/JPH01264041A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0096854B1 (en) | Framing system | |
US4271523A (en) | Contention interference detection in data communication receiver | |
US5099477A (en) | Phase matching circuit | |
EP0090019B1 (en) | Multiple source clock encoded communications error detection circuit | |
JPH01264041A (ja) | 調歩同期方式における受信エラークリア方式 | |
JPS62141875A (ja) | 復号誤り伝播防止方式 | |
CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
JP2941266B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
JPS59161145A (ja) | スタツフ制御方式 | |
KR100208280B1 (ko) | 선입선출 제어부를 갖는 데이터 전송 장치 | |
JP2558119B2 (ja) | 送受信回路 | |
JP2969868B2 (ja) | 定間隔短固定長データ伝送方式 | |
JPS61182343A (ja) | タイミング伝送方式 | |
JPH01305635A (ja) | Msk信号の処理方式 | |
JPS592461A (ja) | 擬似同期防止方式 | |
JPH0774739A (ja) | 調歩同期データ伝送装置 | |
JPS59149449A (ja) | ビジ−信号処理装置 | |
JPH02226932A (ja) | Cmi符号の受信装置 | |
JPH04215350A (ja) | 受信データバッファ制御回路 | |
JPS6363241A (ja) | デ−タ直列伝送方式 | |
JPH0443457B2 (ja) | ||
JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 | |
JP2005039562A (ja) | データ転送誤り検出回路 | |
JPS63190441A (ja) | 信号再生回路 | |
JPS6091741A (ja) | フレ−ム同期方法 |