JPH01264041A - 調歩同期方式における受信エラークリア方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は調歩同期式伝送方式におけるデータ通信に関し
、特に、キャリア信号をオン・オフする際に１／２ビッ
ト幅未満のデータエラーが発生した時の受信側５ＩＯ（
シリアル・インプット・アウトプット回路）のエラーク
リア方式に関するものである。

〔従来の技術〕

従来、この種のエラークリア方式は、受信側Ｓ■０にデ
ータを人力する以前に１／２ビット幅パルスを検出して
１／２ビット幅パルスをインヒビットする回路を付加す
るか、あるいは１／２ビット幅パルス検出なしに受信側
ＳＩＯにデータをそのまま入力し、データエラーを待ち
、送信側ＳＩＯに対してデータの再送を行なわせるよう
な方式％式％ 上述した従来の受信エラークリア方式のうち、受信側Ｓ
ＩＯにデータを入力する以前に１／２ビット未満のデー
タをインヒビソトする回路を付加する方式の場合、調歩
同期の回線速度によって回路の変更を要するという欠点
があった。

次に、受信側５１０のシリアルデータの１／２ビット幅
検出機能が付加されていない場合の動作について第２図
〜第４図を用いて説明する。第２図は一般的なデータ通
信システムを示す系統図であり、同図において、１は送
信側Ｓｒ０，２および３は変復調装置、４は受信側５Ｉ
Ｏ１５は制御部、Ｌはデータ回線である。また、第３図
は正常時の動作を説明するためのタイムチャート、第４
図は１／２ビット未満のデータエラー発生時の動作を説
明するためのタイムチャートである。第３図において、
Ｓｌはキャリア・オフ信号、Ｓ２はキャリア・オン信号
、Ｓ３はスタートビット、Ｓ４はデータ、Ｓ５はストッ
プビットであり、Ｓ６は受信データレディ信号である。

また、第４図において、Ｓ７は１／２ビット未満のデー
タエラー信号であり、同図において第３図と同一部分又
は相当部分には同一符号が付しである。

まず、正常時の動作を第３図を用いて説明する。

この場合、受信側５Ｉ０４の受信バッファにはスタート
ビットＳ３からストップビットＳ５までの１ブロツクの
データＳ４が取り込まれ、受信バッファにはオーバフロ
ーは生ぜず、パリティエラー等のエラー発生がなければ
、上記１ブロツクのデータは制御部５に取り込まれ、受
信バッファは次のデータの取込みができる状態となる。

次に、受信側３１０４にシリアルデータの１／２ビット
幅検出機能が付加されず、送信側ＳＩＯが変復調装置２
，３に対して出力するキャリア信号（第４図（ａ）参照
）のオン・オフいずれかのタイミングで１／２ビット幅
未満のデータエラー信号３７（第４図（ｂ）参照）がデ
ータ回線りに発生した場合について説明する。この場合
、受信側５ＩＯ４の受信バッファにはデータエラー信号
Ｓ７が取り込まれるが、これはスタートビットとみなせ
ず、次のデータＳ４がデータエラー信号Ｓ７に続いて受
信バッファに取り込まれる。この結果、受信バッファに
はオーバフローが生じ、オーバランエラーが発生し、制
御部５は送信側５ＩＯＩからの正常データを受信できな
い。

次に、受信側５ＩＯ４にシリアルデータの１／２ビット
幅検出機能が付加されず、送信側ＳＩＯが変復調装置２
．３に対して出力するキャリア信号（第４図（ａ）参照
）のオン・オフいずれかのタイミングで１／２ビット幅
以上のデータエラー信号３７（第４図（ｂ）参照）がデ
ータ回線りに発生した場合について説明する。この場合
、受信側Ｓ■０４の受信バッファにはデータエラー信号
Ｓ７が取り込まれ、これはスタートビットとみなされ、
次に１３＜ｒＨＪレベルのデータを取り込み、ストップ
ビットも「■（」レベルであるので、パリティエラーが
なければ、このデータがそのまま制御部５に取り込まれ
るが、このことは特にシステムへの影響とならない。

〔発明が解決しようとする課題〕

上述したように、受信側５ＩＯ４にシリアルデータの１
７２ビット幅検出機能が付加されず、送信側３１０が変
復調装置２．３に対して出力するキャリア信号（第４図
（ａ）参照）のオン・オフいずれかのタイミングで１７
２ビット幅未満のデータエラー信号Ｓ７（第４図（ｂｌ
参照）がデータ回線りに発生した場合、データエラー信
号Ｓ７はスタートビットとみなせないため、受信バッフ
ァにオーバフローが生じ、オーバランエラーが発生し、
制御部５は送信側５ＩＯＩからの正常データを受信でき
ないという欠点があった。また、エラー発生時に送信側
に対してデータの再送要求を何らかの形で行ない受信エ
ラーをクリアしようとしても、次に送信側ＳＩＯから送
出されるデータが正常データであるという保障はないと
いう欠点があった。

〔課題を解決するための手段〕

このような欠点を除去するために本発明は、送信側ＳＩ
Ｏと受信側ＳＩＯと変復調装置とを有する調歩同期方式
におけるデータ通信において、受信側３１０の受信エラ
ーを強制的に解除するエラークリアデータを送信側デー
タの先頭に付加することにより、送信側ＳＴＯが変復調
装置に対してキャリア信号をオン・オフする際にデータ
回線に発生する１／２ビット幅未満のデータエラーによ
り送信側データが受信側ＳＩＯにて受信エラーとなるこ
とを防止するようにしたものである。

〔作用〕

本発明による調歩同期方式における受信エラークリア方
式においては、送信側データの先頭に配置されたエラー
クリアデータにより、データエラー信号の影響を除去で
き、エラークリアデータに続くデータを正常であると判
断できる。

〔実施例〕

第１図は本発明に係わる調歩同期方式における受信エラ
ークリア方式の一実施例を説明するためのタイムチャー
トである。第１図（１１）において、Ｓｌはキャリア・
オフ信号を示し、Ｓ２はキャリア・オン信号を示す。ま
た第１図ｆｂｌにおいて、Ｓ７はデータエラー信号、Ｓ
８はエラークリアデータ、Ｓ９は正常データである。

第１図に示すように、本方式においては、送信側５ＩＯ
Ｉが送出すべきデータによる受信側５１０４の受信エラ
ーを防ぐため、送信側データＳ９の先頭にエラークリア
データＳ８を付加し、そのデータＳ８により受（３側５
１０４で受信エラーを事前に発生させ、常に送信側５Ｉ
ＯＩが送るべき正常データＳ９を受信することを可能と
する。すなわち、データエラー信号Ｓ７により受信バッ
ファにオーバランエラーが発生したとしても、制御部５
はエラークリアデータＳ８におけるエラーであると判断
でき、次に正常データＳ９が送出されることを認識でき
、次の正常データＳ９の受信が可能となる。

次に、データ回線りに１／２ビット幅以上のデータエラ
ー信号Ｓ７が発生した場合について説明する。この場合
、受信側５Ｉ０４はデータエラー信号Ｓ７のビットをシ
リアルデータのスタートビットであると判断する。以下
の動作は従来例の場合と同様であるが、本方式の場合は
従来例と異なり次にエラークリアデータＳ８が続き、こ
のデータＳ８により制御部５は前のデータ（データエラ
ー信号Ｓ７をスタートビットとするデータ）が誤りデー
タであると認識でき、またデータＳ８に続（データＳ９
が正常データであると判断できる。

データ回線しにデータエラー信号Ｓ７が発生しなかった
場合も、１／２ビット幅以上のデータエラー信号Ｓ７と
同様に、エラークリアデータＳ８の後に続くデータＳ９
から正常データであると制御部５で判断する処置を施せ
ばよい。

〔発明の効果〕

以上説明したように本発明による調歩同期方式における
受（３工ラークリア方式は、送信側ＳＩＯが送出ずべき
データの先頭に、キャリア信号のオン・オフ時に発生ず
るデータエラー信号をクリアするだめのエラークリアデ
ータを付加することにより、データエラー信号の彫金を
除去できると共にエラークリアデータに続くデータを正
常であると判断できるので、回路的な追加なしに受信エ
ラーを無くずことかできるという効果がある。

【図面の簡単な説明】

第１図は本発明に係わる調歩同期方式における受信エラ
ークリア方式の一実施例を説明するためのタイムチャー
ト、第２図は一般的なデータ通信システムを示す系統図
、第３図および第４図は従来方式を説明するだめのタイ
ムチャートである。 １・・・送信側Ｓ１０．２，３・・・変復調装置、４・
・・受信側ｓｒｏ、５・・・制御部、■、・・・データ
回線。 特許出願人　　　　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. 送信側ＳＩＯと受信側ＳＩＯと変復調装置とを有する調
   歩同期方式におけるデータ通信において、前記受信側Ｓ
   ＩＯの受信エラーを強制的に解除するエラークリアデー
   タを送信側データの先頭に付加することにより、前記送
   信側ＳＩＯが前記変復調装置に対してキャリア信号をオ
   ン・オフする際にデータ回線に発生する１／２ビット幅
   未満のデータエラーにより前記送信側データが前記受信
   側ＳＩＯにて受信エラーとなることを防止することを特
   徴とする調歩同期方式における受信エラークリア方式。