JPS6392142A

JPS6392142A - 調歩同期式伝送方式

Info

Publication number: JPS6392142A
Application number: JP61238458A
Authority: JP
Inventors: Hiromi Iketani; 池谷　拡美
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-10-06
Filing date: 1986-10-06
Publication date: 1988-04-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は調歩同期式伝送方式に関し、特に伝送路の伝送
を端末装置と同じ伝送速度で行う調歩同期式伝送方式に
関する。

〔従来の技術）調歩同期式のデータを伝送するのに最もよく用いられる
方法として、端末装置の送出する信号を伝送速度の数倍
から士数倍の速度で多点サンプリングして受信側に伝送
する方法が知られている。

しかし、この方法では、明らかに、伝送路の伝送速度と
して、端末装置の伝送速度の数倍から十数倍が必要であ
る。

このような欠点を解決するため、伝送路上の伝送を端末
装置と同じ伝送速度で行うことができる方式として、従
来、次に示す方式がある（特願昭１１ｉ０−２Ｇ４１７
７号「調歩同期式伝送方式」）、まず、送信側でストッ
プ・ビットの除去を行う。これは、送信側端末装置の伝
送速度が伝送路のそれよりも大きい場合に、データの抜
けが発生するのを防ぐためである０次に、受信側では、
いったんバッファに蓄積したのちにストップ・ビットを
付加して受信側端末装置に送出する。送信側端末装置の
伝送速度のほうが受信側端末装置に送出する速度よりも
大きければ、データが連続するとバッファの使用度は増
加していくが、バッファがいっばいになるのを防ぐため
、バッファの使用度の変化に従い、送信側端末装置に対
し制御キャラクタの送信を行うことにより、送信停止ま
たは再開の制御を行っている。

〔発明が解決しようとする問題点〕

上述した従来の調歩同期式伝送方式では、送信側端末装
置において、制御キャラクタの受信により、データの送
信停止または送信再開を行う機能を持つことが必要であ
るという欠点がある。

〔問題点を解決するための手段〕

本発明の調歩同期式伝送方式は、送信側においては、端
末装置が送出するデータからストップ・ビットを除去す
る手段を有し、受信側においては、受信データを一時蓄
積するバッファと、受信データにストップ・ビットを付
加して端末装置に送出する手段と、バッファの使用度を
監視し。

バッファの使用度が増加すると端末装置への伝送速度を
増加させてバッファの読出し量を増加させる手段を有し
ている。

このように、バッファの使用度の制御を受信装置内で行
なうことにより、送信側端末装置において、制御キャラ
クタの受信による送信停止および再開の機能を省略でき
ざ。

〔実施例〕

次に１本発明の実施例について、図面を参照して説明す
る。

第１図は本発明の調歩同期式伝送方式の一実施例を示す
ブロック図である。

送信側端末装置１が送信するデータは送信装置４により
伝送路３に送出される。そして、受信装置５により受信
されたデータは受信側端末装置２に渡される。

まず、送信側について説明をする。

送信側端末装置１が送信するデータは直列形式であり、
スタート−ビットＳＴ（論理“Ｏ”）＋キャラクタ・デ
ータｎｏ−Ｄ、＋ストップ命ピッ）　ＳＰ　（論理“１
”）の形式になっている。このデータは、調歩同期式受
信器１１に入力される。調歩同期式受信器１１は、この
データからスタート・ビットＳＴおよびストップ・ビッ
トＳＰを取り除き、キャラクタ・データＤｏ　−Ｄ７の
みを並列形式で出力する。この並列のキャラクタ・デー
タＤｏ〜Ｄ７は並／直列変換回路１２により直列形式に
変換される。そして、スタート・ビット付加回路１３に
より、キャラクタ・データＤｏ　”　Ｄ７の直前にスタ
ート・ピッ）ＳＴが付加されたのち、伝送路３に伝送り
ロックに同期して送出される。

以上の動作から、伝送路３のデータは、結果的に、送信
側端末装置１の送信するデータからストップ・ビットＳ
Ｐを除去したものになる。なお、送出するデータのない
ときには、伝送路３には論理゛１°゛の信号（マーク信
号）　ＭＫを送出しておく。

第２図は送（ｉ装置４の動作を示すタイミング図を示す
０図かられかるように、伝送路３のデータは、いずれも
、ストップ・ピッ）ＳＰが除去されている。また、デー
タのない期間には、マーク信号ＭＫが送出されている。

このようなストップΦビットＳＰの除去は、送信側端末
装置１に対する伝送路３の伝送速度を見かけ上増大させ
るため行われる。もし、送信側端末装置ｌと伝送路３に
同じ伝送速度を設定しても、発生源の異なる互いに非同
期のクロックを使用しているため、一般に両者の伝送速
度はわずかながら異なっている。もし、送信側端末装置
１のほうが伝送速度が大きい場合には、当然のことなが
ら伝送路３は、送信側端末装置ｌのデータのすべてを伝
送することは不可能である。したがって、常に伝送路３
のほうが伝送速度が大きいことが必要である。ところで
、送信側端末装置１と送信装置４間の伝送は、伝送りロ
ックが使用されないため、ビット位置の確定のためにス
タート・ビットＳＴの他にストップ・ビットＳＰが必要
である。−方、伝送路３では伝送りロックに同期して伝
送されるので、受信側でのビット位置の確定は不要であ
り、キャラクタ・データ００〜Ｄ７の認識のみでよい、
これを行うにはスタート・ビットｓ？のみ必要で、スト
ップ・ピッ）ＳＰは不要である。したがって、伝送路３
ではストップ・ビットＳＰの伝送を行わない、これによ
り、送信側端末装置１に対する伝送路３の伝送速度を見
かけ上増大させることができるため、端末装置ｌのほう
が伝送速度が大きい場合でも完全な伝送が行える。

次に、受信側について説明をする。

伝送路３の信号は、まずスタート・ビット検出回路１４
に入力される。ここでは、伝送りロックに従って信号の
論理を調べ、スタート・ビーｙトｓＴの検出を行う、伝
送路３におけるデータにはス）　−／ブ・ビットＳＰが
なく、スタート・ビットＳＴ　（論理゛Ｏ”）＋キャラ
クタ・データＤｏ−Ｉｌ１７の形式になっている。また
、データのないときには、マーク信号（論理“１””　
）　ＭＫが送出されている。

したがって、スタート・ピッ）ＳＴの検出はキャラクタ
データ受信終了直後のビットから順に調べ、最初に論理
が“０”になるビットを検出することにより行われる。

スタート・ビットＳＴが検出されると次段に接続されて
いる直／並列変換回路１５は、スタート・ビットＳＴの
次のビットから、キャラクタを構成するビット数（この
場合、８ビツト）だけビットを取り込み、並列形式に変
換する。この並列データは、バッファ１６にいったん蓄
桔されたのち１．ｉＪ！１歩同期式送信器２０に入力さ
れる。２Ｊ！１歩同期式送信器２０は、この並列データ
にスタートｅビットＳ丁およびストップ・ビットＳＰを
付加したのち直列形式に変換して受信側端末装置２に送
り出す、これにより、送信側端末装置１の送信データと
同じもの、すなわちスタート・ビットＳＴ＋キャラクタ
・データＤ。−０７＋ストツプ・ビットＳＰの直列形式
のデータが受信側端末装置２に入力される。

以上の動作から、受信側端末装置２に送出されるデータ
は、結果的に、伝送路３のデータにストップ・ビットＳ
Ｐを付加したものになる。

次に、本発明の特徴であるバッファ１８の使用度の制御
について説明する。

送信側端末装置１と調歩同期式送信器２０に同じ伝送速
度を設定しても、伝送路３の場合と同様に１発生源の異
なる互いに非同期のクロックを使用しているため、一般
に両者の伝送速度はわずかながら異なっている。もし、
送信側端末装置１のほうが伝送速度が大きい場合には、
データが連続的に送信されると、バッファ１６へのキャ
ラクタ・データＤｏ−０７の読出し量より書込み量のほ
うが多くなるため、バッファ１６の使用度はしだいに増
加し、最終的にはいっばいになってしまいデータ抜けが
発生する。これを防ぐため、本実施例では、バッファ１
６の使用度が増加すると、調歩同期式送信器２０の伝送
速度を増加させることにより、バッファ１６の読出し量
を増加させ、使用度が増加しないような制御を行う、バ
ッファ使用度監視回路１７は、バッファ１６に接続され
、バッファ１８の使用度を調べ、その結果を制御回路１
８に伝える。この制御回路１８は送信クロック発生回路
１９を制御し、調歩同期式送信器２０に与える送信クロ
ックの周波数を変化させる。バッファ１６の使用度が増
加しようとすると、バッファ使用度監視回路１７はこれ
を検出し、制御回路１８に伝える。すると、制御回路１
８は、送信クロック発生回路１９を制御し、調歩同期式
送信器２０に与える送信クロックの周波数が増加するた
め、使用度が増加することはない。

〔発明の効果〕

以上説明したように本発明は、バッファの使用度の制御
を受信装置内で行うことにより、送信側端末装置におい
て、制御キャラクタの受信による送信停止および再開の
機能を省略できる効果がある。

【図面の簡単な説明】

第１図は本発明の調歩同期式伝送方式の一実施例のブロ
ック図、第２図は第１図中の送信装置４の動作を示すタ
イミング図である。１・・・送信側端末装置、２・・・受信側端末装置、３
・・・伝送路、４・・・送信装置、５・・・受信装置。１１・・・調歩同期式受信器、１２・・・並／直列変換回路、１３・・・スタート−ビット付加回路、１４・・・スタ
ート−ビット検出回路、１５・・・直／並列変換回路、
　１６・・・バッファ。１７・・・バッファ使用度監視回路、１８・・・制御回
路、２０・・・調歩同期式送信器。

Claims

【特許請求の範囲】調歩同期式伝送方式において、送信側においては、端末装置が送出するデータからスト
ップ・ビットを除去する手段を有し、受信側においては
、受信データを一時蓄積するバッファと、受信データに
ストップ・ビットを付加して端末装置に送出する手段と
、バッファの使用度を監視し、バッファの使用度が増加
すると、端末装置への伝送速度を増加させてバッファの
読出し量を増加させる手段を有することを特徴とする調
歩同期式伝送方式。