SU1741151A1

SU1741151A1 - Устройство дл моделировани систем св зи

Info

Publication number: SU1741151A1
Application number: SU904813877A
Authority: SU
Inventors: Сергей Жанович Кишенский; Валерий Эдмундович Игнатьев; Вера Борисовна Панова; Ольга Юрьевна Христенко
Original assignee: Московский Институт Инженеров Гражданской Авиации
Priority date: 1990-04-13
Filing date: 1990-04-13
Publication date: 1992-06-15

Abstract

Изобретение относитс к специализированным средствам вычислительной техники и техники св зи. Цель изобретени - расширение функциональных возможностей за счет моделировани обратного канала св зи. Поставленна цель достигаетс тем, что в устройство введены второй генератор случайного потока импульсов, первый и второй селекторы, второй счетчик ошибок, второй счетчик кратности сообщений, второй и третий триггеры, с третьего по шестой элементы И, счетчик вставок, счетчик выпадений , втора схема сравнени и элемент задержки. 2 ил.

Description

(Л

С

Изобретение относитс к специализированным средствам вычислительной техники и может быть использовано дл разработки имитационных моделей адаптивных систем св зи.

Известно устройство дл моделировани систем св зи, содержащее генератор импульсов, счетчик кратности сообщений, счетчик переданных сообщений, счетчик правильно прин тых сообщений, счетчик импульсов, элемент НЕ. первый элемент И и триггер.

Недостатками известного устройства вл ютс узкие функциональные возможности и низка точность моделировани .

Наиболее близким по технической сущности к предлагаемому вл етс устройство дл моделировани систем св зи, содержащее генератор импульсов, счетчик кратности сообщений, счетчик переданных сообщений, счетчик правильно прин тых сообщений, счетчик импульсов, триггер, генератор случайного потока импульсов, элемент НЕ, два элемента И, элемент ИЛИ, реверсивный счетчик и схему сравнени .

Недостатком известного устройства вл ютс узкие функциональные возможности за счет отсутстви моделировани обратного канала св зи.

Цель изобретени - расширение функциональных возможностей за счет моделировани обратного канала св зи.

Поставленна цель достигаетс тем что, в устройство дл моделировани систем св зи, содержащее генератор импульсов первый и второй элементы И, первый генератор случайного потока импульсов, первый счетчик ошибок, первый счетчик кратности сообщений, первую схему сравнени , счетчик переданных сообщений, счетчик правильно прин тых сообщений, счетчик повторных передач и первый триггер, причем выход генератора импульсов соединен с первым входом второго элемента И втоЧ

Ј

(Л

рой вход которого подключен к пр мому выходу первого триггера, выход второго элемента И соединен со счетным входом первого счетчика кратности сообщений, выход переполнени которого подключен к входу считывани первого счетчика ошибок, к счетному входу счетчика переданных сообщений , к входу разрешени сравнени первой схемы сравнени и к входу сброса первого триггера, группа выходов первого счетчика ошибок соединена с первой группой входов первой схемы сравнени , втора группа входов которой вл етс первой группой установочных входов устройства, введены второй генератор случайного потока импульсов, первый и второй селекторы, второй счетчик ошибок, второй счетчик кратности сообщений, второй и третий триггеры , с третьего по шестой элементы И, счетчик вставок, счетчик выпадений, втора схема сравнени , элемент задержки, причем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого подключен к инверсному выходу первого триггера и к управл ющему входу второго селектора, а выход соединен с первым информационным входом второго селектора, и счетным входом второго счетчика кратности сообщений, выходы первого и второго генераторов случайного потока импульсов соединены соответственно с вторыми информационными входами первого и второго селекторов, пр мой выход первого триггера и выход второго элемента И подключены соответственно к управл ющему входу и первому информационному входу первого селектора, выходы первого и второго селекторов соединены соответственно со счетными входами первого и второго счетчиков ошибок. выход переполнени второго счетчика кратности сообщений соединен,с входом считывани второго счетчика ошибок, с входом разрешени сравнени второй схемы сравнени , с установочным входом первого триггера и через элемент задержки - с входом сброса второго и третьего триггеров, разр дные выходы второго счетчика ошибок соединены с входами первой группы второй схемы сравнени , входы второй группы которой вл ютс второй группой установочных входов устройства, выходы Больше и Меньше или равно первой схемы сравнени соединены соответственно с установочными входами второго и третьего триггеров, выход Больше второй схемы сравнени соединен с первыми входами третьего и п того элементов И, выход Меньше или равно второй схемы сравнени подключен к первым входам четвертого и шестого элементов И, пр мой выход третьего триггера соединен с вторыми входами третьего и четвертого элементов И, пр мой выход второго триггера соединен с вторыми входами п того и шестого элементов И, выходы третьего, четвертого и шестого элементов И подключены соответственно к счетным входам счетчика вставок, счетчика правильно прин тых сообщений и счетчика повторных пе0 редач.

На фиг. 1 приведена структурна схема устройства дл моделировани систем св зи; на фиг. 2 - структурна схема блока прив зки.

5 Устройство дл моделировани систем св зи (фиг. 1) содержит генератор 1 импуль- сов, с первого по шестой элементы И 2-7 соответственно, с первого по третий триггеры 8-10 соответственно, первый и второй

0 генераторы 11 и 12 случайного потока импульсов , первый и второй селекторы 13 и 14, первый и второй счетчики 15 и 16 кратности сообщений, первый и второй счетчики 17 и 18 ошибок, счетчик 19 переданных сообще5 ний. счетчик 20 вставок, счетчик 21 правильно прин тых сообщений, счетчик 22 выпадений, счетчик 23 повторных передач, первую и вторую схемы 24 и 25 сравнени , элемент 26 задержки, блок 27 индикации.

0 Группы входов 28 и 29 вл ютс соответственно первой и второй группами установочных входов устройства.

Селектор 13 (14) (фиг. 2) содержит триггер 30, первый и второй элементы 1/131 и 32.

5 Устройство работает следующим образом .

Генератор 1 импульсов вырабатывает импульсы, моделирующие передаваемые сообщени , состо щие из п элементов (сим0 волов). Каждый символ моделируетс одним импульсом и имеет короткую длительность. В исходном состо нии устройства триггер 8 находитс в единичном, а триггеры 9 и 10 - в нулевом состо нии, счетчики 17-23 обну5 лены (соответствующие цепи начальной установки не показаны). Через открытый элемент И 3 импульсы с генератора 1 поступают на селектор 13. на другие входы которого поступают также короткие импульсы от

0 генератора 11, моделирующего ошибки при передаче сообщений, и положительный сигнал с триггера 8. В селекторе 13 триггер 30 при отсутствии сигналов, имитирующих ошибки, находитс в нулевом состо нии, по5 этому тактовые импульсы с элемента И 3 не проход т на выход элемента И 32. При поступлении .импульса ошибки от блока 11 триггер 30 блока 13 устанавливаетс в единичное состо ние Следующий после этого тактозый импульс проходит на выход элемента И 32 и сбрасывает триггер 30 блока 13 вновь в нулевое состо ние. Таким образом , при данном принципе реализации процесса формировани ошибок нет необходимости подстраивать взаимно длительности тактовых импульсов и помех, достаточно их сделать короткими. При этом каждый импульс помехи фиксирует лишь одну ошибку в принимаемом сообщении. Импульсы с выхода селектора 13 поступают на счетчик 17 ошибок.

Импульсы с элемента И 3 поступают также на счетчик 15, моделирующий длину сообщени п в пр мом канале. Число переполнений счетчика 15 фиксируетс счетчиком 19 переданных сообщений.

Таким образом, за врем моделировани передачи сообщени по пр мому каналу счетчик 17 подсчитывает число ошибок в сообщении. После заполнени счетчика 15 импульс переполнени с его выхода поступает на счетчик 19 и на вход считывани счетчика 17, а также на вход разрешени сравнени схемы 24. Этим же импульсом переключаетс в нулевое состо ние триггер 8, закрывающий элемент И 3 и открывающий элемент и 2. Число ошибок из счетчика 17 сравниваетс в схеме 24 с максимально допустимым 10ш макс числом ошибок, исправл емых моделируемой системой св зи. Если количество ошибок 0ш больше допустимого ош макс, то сигнал с выхода Больше схемы 24 устанавливает т/риггер 9 в единичное состо ние. В противном случае сигнал с выхода Меньше или равно схемы 24 устанавливает в единичное состо ние триггер 10. После этого счетчик 17 сбрасываетс в исходное (нулевое) состо ние.

Триггер 8, переключа сь в нулевое состо ние , моделирует передачу по обратному каналу квитанции по переданному сообщению (либо подтверждение правильного приема, либо переспрос сообщени ). Моделирование передачи квитанции осуществл етс аналогично моделированию передачи сообщени по пр мому каналу, при этом используютс генератор 12, селектор 14, счетчик 18 ошибок и счетчик 16 кратности сообщений, модель счета которого выбираетс из разр дности квитанции, а также схема 25 сравнени . Данна совокупность блоков функционирует аналогично описанной, отличие состоит лишь в том, что не предусмотрен счетчик квитанций,так как их число совпадает с числом переданных сообщений, хот (при необходимости) такой счетчик может быть установлен аналогично. На входах 29 устанавливаетс максимально допустимое число ошибок при передаче квитанции. При переполнении счетчика 16

триггер 8 вновь переключаетс в единичное состо ние, разреша моделирование следующего (по времени) информационного сообщени в пр мом канале.

В случае, когда сообщение передаетс

по пр мому каналу без ошибок (или их число меньше максимально допустимого), а квитанци также не искажена, имеет место факт правильного приема сообщени , что

0 соответствует по влению сигнала на выходе элемента I/I 5 по входным пбложитель- ным сигналам с блоков 25 и 10, который подсчитываетс счетчиком 21.

При правильной передаче в пр мом ка5 нале и искажении квитанции имеет место вставка сообщени , при этом сигнал по вл етс на выходе элемента И 4 и поступает на счетчик 20.

При искажении сообщени в пр мом ка0 нале и правильной передаче квитанции имеет место факт повторной передачи сообщени , при этом по вл етс сигнал на выходе элемента И 7 и поступает на счетчик 23.

5 При искажени х как в пр мом, так и в обратном каналах, имеет место факт выпадени сообщени , при этом сигнал на выходе элемента И 6 подсчитываетс счетчиком 22.

0 Таким образом, указанна информаци нар ду с информацией, содержащейс в счетчиках 17-19, позвол ет вычислить большой круг параметров систем св зи, включа параметры обратного канала.

5 Переполнение счетчика 16 вызывает (с задержкой, обеспечиваемой блоком 26 и предназначенной дл фиксации исхода передачи очередного сообщени в счетчиках 20-23) сброс триггеров 9 и 10 в исходное

0 состо ние.

Claims

Формула изобретени Устройство дл моделировани систем св зи, содержащее генератор импульсов, первый и второй элементы И, первый гене5 ратор случайного потока импульсов, первый счетчик ошибок, первый счетчик кратности сообщений, первую схему сравнени , счетчик переданных сообщений, счетчик правильно прин тых сообщений, счетчик

0 повторных передач и первый триггер, причем выход генератора импульсов соединен с первым входом второго элемента И. второй вход которого подключен к пр мому выходу первого триггера, выход второго

5 элемента И соединен со счетным входом первого счетчика кратности сообщений, выход переполнени которого подключен к входу считывани первого счетчика ошибок, к счетному входу счетчика переданных сообщений , к входу разрешени сравнени первой схемы сравнени и к входу сброса первого триггера, группа выходов первого счетчика ошибок соединена с первой группой входов первой схемы сравнени , втора группа входов которой вл етс первой группой установочных входов устройства, отличающеес тем, что, с целью расширени функциональных возможностей за счет моделировани обратного канала св зи, в него введены второй генератор случайного потока импульсов, первый и второй селекторы, второй счетчик ошибок, второй счетчик кратности сообщений , второй и третий триггеры, с третьего по шестой элементы И, счетчик вставок, счет- чик выпадений, втора схема сравнени , элемент задержки, причем выход генератора импульсов соединен с первым входом первого элемента И, второй вход которого подключен к инверсному выходу первого триггера и к управл ющему входу второго селектора, а выход соединен с первым информационным входом второго селектора и счетным входом второго счетчика кратности сообщений, выходы первого и второго гене- раторов случайного потока импульсов соединены соответственно с вторыми информационными входами первого и второго селекторов, пр мой выход первого триггера и выход второго элемента И под- ключены соответственно к управл ющему входу и первому информационному входу первого селектора, выходы первого и второго селекторов соединены соответственно со счетными входами первого и второго счетчиков ошибок, выход переполнени второго счетчика кратности сообщений соединен с входом считывани второго счетчика ошибок , с входом разрешени сравнени второй схемы сравнени , с установочным входом первого триггера и через элемент задержки - с входом сброса второго и третьего триггеров, разр дные выходы второго счетчика ошибок соединены с входами первой группы второй схемы сравнени , входы второй группы которой вл ютс второй группой установочных входов устройства, выходы Больше и Меньше или равно первой схемы сравнени соединены соответственно с установочными входами второго и третьего триггеров, выход Больше второй схемы сравнени соединен с первыми входами третьего и п того элементов И, выход Меньше или равно второй схемы сравнени подключен к первым входам четвертого и шестого элементов И, пр мой выход третьего триггера соединен с вторыми входами третьего и четвертого элементов И, пр мой выход второго триггера соединен с вторыми входами п того и шестого элементов И, выходы третьего, четвертого и шестого элементов И подключены соответственно к счетным входам счетчика вставок, счетчика правильно прин тых сообщений, счетчика выпадений и счетчика повторных передач.

ffmfa. 1f(ff)

Фиг. 2

#5/7. 17(16)