SU1444804A1

SU1444804A1 - Устройство дл моделировани систем передачи и обработки данных

Info

Publication number: SU1444804A1
Application number: SU874236421A
Authority: SU
Inventors: Сергей Иванович Мухин; Вячеслав Николаевич Торопов; Павел Ларионович Прокопьев
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1987-04-27
Filing date: 1987-04-27
Publication date: 1988-12-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл моделировани работы систем сбора, передачи и обработки сообщений.. Цель изобретени - сокращение объема оборудовани . Поставленна цель достигаетс введением в : устройство четырех элементов И, что позволило упростить известное устройство , моделирующее сбор сообщений, сбои датчиков сообщений, помехи при передаче и обработку сообщений на приемной стороне. 1 ил.

Description

4;аь

00

Изобретение относитс к вычислительной технике и может быть использовано дл моделировани систем сбора , передачи и обработки данных.

Целью изобретени вл етс сокра- ;щение объема оборудовани . На чертеже представлена структурна схема предлагаемого устройства.

Устройство содержит первый регист 1 пам ти, счетчик 2 сообщений, генератор 3 сообщений, первый коммутатор 4, генератор 5 случайных импульсов сбоев, первый элемент НЕ 6, счетчик 7 сбоев, счетчик 8 вьщанных сообщений, третий регистр 9 пам ти, счетчик 10 передаваемых сообщений, генератор 11 случайных импульсов помех , второй элемент НЕ 12, второй коммутатор 13, счетчик 14 помех в ка нале св зи, счетчик 15 правильно прин тых сообщений, второй регистр 16 пам ти, счетчик 17 обработанных сообщений , схему 18 сравнени кодов, счетчик 19 сообщений прин тых абонен тов, первый триггер 20, первый элемент задер ски 21 , первый элемент ИЛИ 22, второй триггер 23, второй элемент задержки 24, второй элемент ИЛИ 25, первый - четвертый элементы И 26-29, блок 30 ин,дикации.

Счетчик 2 подсчитывает количество сообщений, поступающих от генератора 3, у которого веро тность сбо равна нулю, счетчик 7 подсчитывает количество управл ющих импульсов, воздействующих на генератор 3 сообщений « вызьшающих его сбои, счетчик 8 подсчитывает количество сооб- щений, поступающих от генератора со- общений, причем подсчитывает количество сообщений, правильно выданных генератором, счетчик 10 подсчитывает количество сообщений, поступивших в канал св зи, счетчик 14 подсчитывает количество управл ющих импульсов, . воздействующих на канал св зи и вызывающих потери информад1ш по причине наличи шумов в канале св зи, т.е. число помех, счетчик 15 подсчитывает количество сообщений, правильно прин тых на приемной стороне, счетчик 17 подсчитывает количество сообщений обработанных вычислительным устройством , а счетчик 19 подсчитывает коли- чество сообщений, достоверно полученных абонентом.

Устройство работает следующим образом .

Перед началом функционировани устройства в регистр 1 записываетс кодова комбинаци , модулирующа информационное сообщение, подлежащее сбору, передаче и обработке. Затем- через установочный вход устройства подаетс управл ющий сигнал, поступающий на установочные входы всех счетчиков и через элементы ИЛИ 22 и 25 на входы триггеров 20 и 23. Счетчики при этом обнул ютс , а триггеры 20 и 23 устанавливаютс в состо ние, разрещающее прохождение импульсов через элементы И 27 и 29.

Кодова комбинаци с выходов регистра 1 подаетс на информационные входы коммутатора 4.

Генератор 3 вырабатывает последовательность импульсов, поступающих на вход элемента И 26 и счетный вход счетчика 2. Счетчик 2 подсчитывает количество выданных генератором 3 импульсов, моделиру информационный поток от датчика информации.

При наличии на первом входе элемента И 26 разрешающего сигнала импульсы поступают на вход элемента И 27 и на вход счетчика 8, Счетчик В подсчитывает количество импульсов определ ющих количество сообщений, полученных от модели датчика информации с учетом информационных потерь по причине сбоев датчика информации.

Генератор 5 вырабатывает в случайные моменты времени импульсы, поступающие на второй вход счетчика 7 и через элемент НЕ 6 на вход элемента И 26 . При по влении импульса на выходе генератора 5 элемент И 26 закрываетс дл прохождени серии импульсов . Счетчик 7 подсчитывает количество импульсов, поступивших на его счетный вход. Таким образом моделируютс сбои датчика информации, привод щие К потере отдельных информационных сообщений.

С выхода элемента И 26 импульсы поступают на вход элемента И 27 и при наличии разрешающего сигнала на другом входе элемента И 27 передаютс на управл ющий вход коммутатора 4-. На выходе коммутатора 4 по вл ютс кодовые комбинации, поступающие на информационные входы регистра 9. В момент поступлени кода в регистр 9 на его выходе по вл етс управл ющий сигнал, поступающий на вход счетчика 10, другой вход триггера 20, вход

элемента задержки 21 и другой вход элемента И 28. Триггер при этом устанавливаетс в состо ние О, закрыва прохождение последующих импульсов через элемент И 27 на врем определ емое временем задержки элемента задержки 21 (оно задаетс исход из пропускной способности канала св зи). Через врем задержки импульс с выхода элемента задержки 21 через элемент ИЛИ 22 поступает на вход триггера 20, который устанавливаетс в состо ние, разрешающее прохождение импульсов через элемент И 27. Таким образом моделируютс информационные потери на входе канала св зи по причине образовани очереди . Счетчик 10 подсчитывает количество импульсов, имитирующих передаваемые сообщени . Генератор II вырабатывает в случайные моменты времени импульсы, поступающие на вход счетчика 14 и через элемент НЕ 12 на вход элемента И 28. Счетчик 14 подсчитывает количество импульсов, по- ступив1чих с генератора. Б момент по влени импульса на выходе генератора 11 прохождение импульсов через элемент И 28 запрещено. Тем самым моделируетс процесс потери информации из-за шумов в канале.

При наличии на первом входе элемента И 28 разрещающего сигнала импульсы с его выхода поступают на вход элемента И 29 и на вход счетчика 15. Счетчик 15 подсчитывает количество импульсов, определ ющих количество сообщений, правильно прин тых на приемной стороне канала св зи.

При наличии на первом входе элемента И 29 разрешающего сигнала импульсы с выхода поступают на ттравл ющий вход коммутатора 13, разреша прохождение кодовой комбинации с информационных; выходов регистра 9 на информационные входы регистра 16. В момент поступлени кода в регистр 16 на его выходе по вл етс управл ющий сигнал, поступаюп1 1й на вход счетчи- ка 17, вход второго триггера 23 и вход элемента задержки 24. Триггер при этом устанавливаетс в состо ние О, закрыва прохождение последующих импульсов через элемент И 29 на врем , определ емое временем :задержки элемента задержки 24 (оно задаетс исход из времени обработк информационного кода вычислительным

5

0

устройством). Через врем задержки импульс с выхода элемента задержки 24 поступает через элемент ИЛИ 25 на первый вход триггера 23, который устанавливаетс в состо ние, разрешающее прохождение последующих импульсов через элемент Н 29. Таким образом моделируютс информационные потери на входе вычислительного устройства по причине образовани очереди. Счетчик 17 подсчитывает количество импульсов, определ ющих число обработанных сообщений.

С выхода регистра 16 сообщение поступает на первые входы схемы сравнени 18, на вторые входы которой поступает код с выхода регистра 1. Если коды совпали, то на выходе схемы сравнени 18 по вл етс импульс, поступающий на вход счетчика 19, Счетчик 19 подсчитывает количество импульсов , определ ющих количество сообщений , которые не были искажены и 5 потер ны по тем или иным причинам в отдельных блоках вычислительного устройства системы сбора, передачи и обработки данных.

Веро тностные характеристики системы определ ютс известными методами по показани м счетчиков.

Claims

Формула изобретени

Устройство дл моделировани систем передачи и обработки данных, содержащее генератор сообщений, три регистра пам ти, два коммутатора, , схему сравнени кодов, два триггера,

два элемента задержки, два элемента ИЛИ, генератор случайных импульсов сбоев, генератор случайных импульсов помех, два элемента НЕ, разр дные входы первого регистра пам ти вл ютс информационными входами устройства , разр дные выходы которого соединены соответственно с информационными входами первого коммутатора и с информационными входами первой группы схемы сравнени , выход Равно которой вл етс выходом сообщений, прин тых абонентом, а информационные входы второй группы схемы сравнени подключены соответственно к разр дным выходам второго регистра пам ти, разр дные входы которого соединены соответственно с выxoдaмli второго коммутатора, информационные входы которого подключены соответственно к

разр дным выходам третьего регистра пам ти, выход генератора случай1й1х импульсов сбоев по;рслючен к входу первого элемента ЬЕ, выход генератора случайных импульсов помех соединен с входом второго элемента НЕ, уп равл ющий выход третьего регистра пам .ти соединен с единичным входом первого триггера и входом первого элемента задержки, выход которого поключен к первому входу первого элемента ИЛИ, выход которого соединен с нулевым входом первого триггера, управл ющий вход второго регистра пам ти соединен с единичным входом второго триггера и входом второго элемента задержки, выход которого подключен к первому входу второго элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, вторые входы первого и второго элементов ИЛИ объединены и вл ютс установочным входом устройства,о т- личающее с тем, что, с целью сокращени объема оборудовани , оно дополнительно содержит четьфе

элемента И, причем выходы первого коммутатора соединены соответственно с разр дными входами третьего регистра пам ти, выход генератора сообщений подключен к первому входу первого элемента И, второй вход которого соединен с выходом первого элемента НЕ, выход первого элемента И подключен к первому входу второго элемента И, второй вход которого соединен с пр мым выходом первого триггера, а выход второго элемента И соединен с управл юпдам входом первого коммутатора, выход второго элемента НЕ подключен к первому входу третьего элемента И, выход которого соединен с первым входом четвертого элемента И, второй вход которого под- 0 лКлючен к прймому выходу второго

триггера, выход четвертого элемента И соединен с ут1равл ющим входом второго коммутатора, а управл ющий выход , третьего регистра пам ти подключен к второму входу третьего элемента И.

5

5