JPS63234652A - 交番信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 クロック信号に同期して、入力されるデータの論理値に
応じて出力信号の論理値を設定するフリップフロップに
、予め定められた時間間隔および持続時間で制御信号が
入力されている間はデータを予め定められた論理値に設
定し、制御信号が入力されていない間はデータを出力信
号の論理値を反転した論理値に設定して入力することに
より、基準交番信号を安定して出力する。

〔産業上の利用分野〕

本発明は、高速ディジタル伝送路から到着する信号から
、伝送路の異常を表示する為の交番信号を検出する交番
信号検出回路に用いられる検出基準となる交番信号を発
生する交番信号発生回路の改良に関する。

本発明が対象とする高速ディジタル伝送路は、例えば毎
秒４５メガビツトの通信速度を有し、８５ビツト毎にフ
レーム信号その他に使用される工ピント構成の制御信号
（以後Ｇパルスと称する）が伝送され、残る８４ビツト
でデータが伝送される。

かかる高速ディジタル伝送路が異常状態となると、高速
ディジタル伝送路からは、Ｇパルスを除く８４ビツトの
、Ｇパルスに続く最初のビットが論理“１”に設定され
、以後論理“０”と論理“１″とを交互に繰返す、所謂
Ｂ　ｌｕｅ　Ｓ　ｉｇｎａｌと称される交番信号が到着
する。

かかる交番信号を、高速ディジタル伝送路から到着する
データから検出する回路においては、検出基準となる交
番信号を正確に発生する交番信号発生回路を設けること
が必要となる。

〔従来の技術〕

第４図は従来ある交番信号検出回路の一例を示す図であ
り、第５図は第４図における各種信号を例示する図であ
る。

第４図および第５図において、フリップフロップｌのク
ロック端子ＧＫには、所定周期を有するクロック信号ｃ
ｋが、論理積回路２を介して入力され、また出力端子Ｑ
ｎとデータ端子りとが接続されている。

なお論理積回路２の他方の入力端子には、クロック信号
ｃｋの８５周期毎の特定周期Ｔ０において論理“１”に
設定され、残る８４周期Ｔ１乃至Ｔｓ４は論理″０″に
設定されるＧパルスｇが、否定回路４により反転Ｇパル
スｇ１に変換されて入力されている。

その結果、論理積回路２は特定周期Ｔ０だけ遮断状態と
なり、残る８４周期Ｔ１乃至Ｔｅａは導通状態となる。

従ってフリップフロップ１のクロック端子ＣＫには、特
定周期Ｔ０だけクロックパルスを除去したクロック信号
ｃｋ“が入力され、その結果出力端子Ｑからは、特定周
期Ｔ０においては直前の周期Ｔａ４において設定された
論理“０”を保持し、以後の周期Ｔ１からＴ８４迄は論
理“ｌ”と論理“０”とを交互に繰返す基準交番信号ｂ
０が出力される。

排他論理和回路３は、図示されぬ高速ディジタル伝送路
から到着するデータｄと、フリップフロップｌから出力
される基準交番信号ｂ０との排他論理和処理を実行し、
両者が一致した場合には、出力する不一致検出信号ｅを
論理“０”に設定し、データｄが交番信号すを伝送して
いることを示す。

なお論理積回路５は、一方の入力端子に不一致検出信号
ｅを入力し、他方の入力端子に反転Ｇパルスｇ′を入力
することにより、例えばフレーム信号等の信号種別によ
り、Ｇパルスｇが種々の論理値に設定される特定周期Ｔ
０を、不一致検出信号ｅの論理値判定から除外している
。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来ある交番信号発生回
路においては、特定周期Ｔ０の次の周期Ｔ１から論理“
１”および論理“Ｏ”を繰返す基準交番信号ｂ０を発生
する為、特定周期Ｔ０だけクロックパルスを除去したク
ロック信号ｃｋ’をフリップフロップ１に入力している
。

然し論理積回路２に入力されるクロック信号ＣｋとＧパ
ルスｇとの位相が変動すると、論理積回路２が特定周期
Ｔ０のクロックパルスを完全に除去出来ずく第５図にお
けるクロック信号ｃｋ’の点線状Ｂ）、フリップフロッ
プ１が不充分に消去されたクロックパルスにより不安定
な動作を行う恐れがあり、正確な基準交番信号ｂ０が発
生出来ぬ恐れがある。

なおりロック信号ｃｋを論理積回路２により遮断する他
に、特定周期Ｔ０だけフリップフロップ１を初期設定し
て基準交番信号ｂ０を論理“０”とし、次の周期Ｔ１か
ら論理“１”および論理“０”を繰返すことも考慮され
るが、かかる場合にも、特定周期Ｔ０にフリップフロッ
プｌが特殊動作を実行することとなり、動作状態が不安
定となる問題点がある。

〔問題点を解決するための手段〕 第１図は本発明の原理を示す図である。

第１図において、■はフリップフロップ、１００は合成
回路である。

〔作用〕

フリップフロップ１は、クロック端子ＣＫに入力される
クロック信号ｃｋに同期して、データ端子りに入力され
るデータｄの論理値に応じて出力端子Ｑから出力する出
力信号ｂ０の論理値を設定する。

合成回路１００は、予め定められた時間間隔および持続
時間で入力される制御信号ｇと、フリップフロ・２プ１
からの出力信号すとを受信し、制御信号ｇが入力されて
いる間はデータ端子りに入力するデータｄを予め定めら
れた論理値に設定し、制御信号ｇが入力されていない間
はデータ端子りに入力するデータｄを出力信号すの論理
値を反転した論理値に設定する。

従って、制御信号ｇが入力される間も、フリップフロッ
プ１にはクロック信号ｃｋが継続して入力され、唯入力
されるデータｄが制御信号ｇの入力期間だけ特定の論理
値に設定されるのみである為、不充分に除去されたクロ
ックパルスによりフリップフロップ１が不安定な動作を
行う恐れは無くなる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第２図は本発明の一実施例による交番信号検出回路を示
す図であり、第３図は第２図における各種信号を例示す
る図である。なお、全図を通じて同一符号は同一対象物
を示す。

第２図においては、合成回路１００として否定論理和回
路１２が設けられ、フリップフロップ１と共に交番信号
発生回路を構成している。

第２図および第３図において、フリップフロップ１のク
ロック端子Ｃ’Ｋには、所定周期を有するクロック信号
ｃｋが入力されており、また否定論理和回路１２の一方
の入力端子には出力端子Ｑが接続され、他方の入力端子
にはＧパルスｇが入力され、否定論理和回路１２の出力
端子はフリップフロップ１のデータ端子りに接続されて
いる。

従って、Ｇパルスｇが論理“０”に設定されている周期
Ｔ１乃至Ｔ８４においては、フリップフロップ１の出力
端子Ｑから出力される基準交番信号ｂ０の論理値は、否
定論理和回路１２により反転されてデータ端子りに入力
されることとなり、フリップフロップ１の出力端子Ｑか
らは、クロック信号ｃｋの１周期毎に論理値を反転する
基準交番信号ｂ０が出力される。

一方Ｇパルスｇが論理“１″に設定される特定周期Ｔ０
においては、否定論理和回路１２の出力端子は論理“Ｏ
”に設定される為、フリップフロップ１の出力端子Ｑか
ら出力される基準交番信号ｂ０は、論理“０”に設定さ
れる。

なおフリップフロップ１は、８５周期Ｔ０乃至Ｔ０ｎの
総てにおいて完全なりロック信号ｃｋを入力されて動作
を継続しており、不安定な動作は全く行わない。

一方図示されぬ高速ディジタル伝送路から到着するデー
タｄは、フリップフロップ１４のデータ端子りに入力さ
れ、クロックＣＫ端子に入力されるクロック信号ｃｋに
同期化されたデータｄ“とじて出力端子Ｑから出力され
る。

排他論理和回路１３は、フリップフロップ１４から出力
されるデータｄ′と、フリップフロップ１から出力され
る基準交番信号ｂ０との排他論理和処理を実行し、両者
が一致した場合には、出力する不一致検出信号ｅを論理
“０゛に設定し、データｄが交番信号すを伝送している
ことを示す。

一方フリップフロップ１５は、データ端子りに入力され
るＧパルスｇを、クロック端子ＣＫに入力されるクロッ
ク信号ｃｋにより同期化し、更に出力端子Ｑｎから論理
値を反転して（ｇ゛）出力する。

論理積回路１６は、第一の入力端子に不一致検出信号ｅ
を入力し、第二の入力端子にフリップフロップ１４によ
りクロック信号ｃｋに同期化したデータｄ′を入力し、
更に第三の入力端子にフリップフロップ１５によりクロ
ック信号ｃｋに同期化し、且つ論理値反転された反転Ｇ
パルスｇ′を入力することにより、例えばフレーム信号
等の信号種別によりＧパルスｇが種々の論理値に設定さ
れる特定周期Ｔ。を不一致検出信号ｅの論理値判定から
除外し、更に不一致検出信号ｅをクロック信号ｃｋと同
様の占有率（デユーティファクタ）を有するパルス列と
することにより、交番信号すと同期化されたデータｄ１
とが連続的に不一致となった場合にも、不一致回数を計
数可能としている。

以上の説明から明らかな如く、本実施例によれば、フリ
ップフロップｌはクロックパルスが全く除去されぬクロ
ック信号ｃｋにより駆動されており、データ端子りに入
力される信号の論理値により、出力端子Ｑから出力する
基準交番信号ｂ０の論理値を設定している為、仮にＧパ
ルスｇが論理“ｌ”に設定される周期とクロック信号ｃ
ｋの周期との位相が変動した場合にも、出力端子Ｑから
出力される基準交番信号ｂ０の論理値が反転されるのみ
で、フリップフロップ１が不安定な動作を゛行うことは
防止される。

なお、第２図および第３図はあく迄本発明の−・実施例
に過ぎず、例えば制御信号はクロック信号ｃｋの８５周
期Ｔ毎の特定周期Ｔ０に論理°゛１”に設定されるＧパ
ルスｇに限定されることは無く、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変わらない。

（発明の効果〕 以上、本発明によれば、前記交番信号発生回路において
、制御信号が入力される間も、フリップフロップにはク
ロック信号が確実に継続して入力され、唯入力されるデ
ータが制御信号の入力期間だけ特定の論理値に設定され
るのみである為、不充分に遮断されたクロックパルスに
よりフリップフロップが不安定な動作を行う恐れは無く
なる。

【図面の簡単な説明】

第１図は本発明の原理を示す図、第２図は本発明の一実
施例による交番信号検出回路を示す図、第３図は第２図
における各種信号を例示する図、第４図は従来ある交番
信号検出回路の一例を示す図、第５図は第４図における
各種信号を例示する図である。 図において、１．１４および１５はフリップフロップ、
２．５および１６は論理積回路、３および１３は排他論
理和回路、４は否定回路、１２はゐ ゴ　ブー 第４図 。ｋ・１ｎ

Claims (1)

1. 【特許請求の範囲】 クロック端子（ＣＫ）に入力されるクロック信号（ｃｋ
   ）に同期して、データ端子（Ｄ）に入力されるデータ（
   ｄ）の論理値に応じて出力端子（Ｑ）から出力する出力
   信号（ｂ＿０）の論理値を設定するフリップフロップ（
   １）と、 予め定められた時間間隔および持続時間で入力される制
   御信号（ｇ）と、前記フリップフロップ（１）からの出
   力信号（ｂ＿０）とを受信し、前記制御信号（ｇ）が入
   力されている間は前記データ端子（Ｄ）に入力するデー
   タ（ｄ）を予め定められた論理値に設定し、前記制御信
   号（ｇ）が入力されていない間は前記データ端子（Ｄ）
   に入力するデータ（ｄ）を前記出力信号（ｂ＿０）の論
   理値を反転した論理値に設定する合成回路（１００）と
   を設けることを特徴とする交番信号発生回路。