CN101089833A - 信息处理设备及其方法和程序 - Google Patents

信息处理设备及其方法和程序 Download PDF

Info

Publication number
CN101089833A
CN101089833A CNA2007101050794A CN200710105079A CN101089833A CN 101089833 A CN101089833 A CN 101089833A CN A2007101050794 A CNA2007101050794 A CN A2007101050794A CN 200710105079 A CN200710105079 A CN 200710105079A CN 101089833 A CN101089833 A CN 101089833A
Authority
CN
China
Prior art keywords
priority
main equipment
equipment
counter
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101050794A
Other languages
English (en)
Other versions
CN101089833B (zh
Inventor
长尾吉人
下山健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101089833A publication Critical patent/CN101089833A/zh
Application granted granted Critical
Publication of CN101089833B publication Critical patent/CN101089833B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

一种被配置为基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理设备，包含：改变单元，被配置为在预定时间量内将具有第一优先级的预定设备的优先级改到第二优先级，所述预定设备是所述多个设备之一；以及控制单元，被配置为控制所述预定时间量的长度。

Description

信息处理设备及其方法和程序
相关申请的交叉引用
本发明包含与2006年6月15日向日本专利局提交的日本专利申请JP 2006-165904有关的主题，这个专利申请的全部内容通过引用包括在此。
技术领域
本发明涉及信息处理设备、信息处理方法、以及用于处理信息的程序，并且尤其涉及能够根据优先级来对经由公用通信通道在多个设备当中的通信进行控制的信息处理设备、信息处理方法、和用于处理信息的程序。
背景技术
作为总线判优的方法，存在有基于循环方法以公平方式对访问进行判优或者基于固定优先级方法来对访问次序进行判优的已知方法。
根据循环方法，多个主设备按顺序占用总线而与处理状态无关。因此，产生了不必要的等待时间，而且对主设备的访问变得是低效的。
根据固定优先级方法，如果将频繁地发送访问请求的主设备的优先级设置为高，则将不会接受来自具有较低优先级的其它主设备的访问请求，而且系统操作将会失败。
图1是说明了采用固定优先级方法的已知设备的结构的框图。图1所示的设备包括连接到总线判优机构(在下文中被称为“判优器”)35的主设备A 31、主设备B 32、主设备C 33、和主设备D 34。
在主设备A 31、B 32、C 33、和D 34当中，主设备A 31具有最高优先级，主设备B 32具有第二高的优先级，主设备C 33具有第三高的优先级，而主设备D 34具有第四高的优先级。
当判优器35从主设备A 31、B 32、C 33、或者D 34接收到访问请求时，判优器35对来自发送访问请求的所有主设备当中具有最高优先级的主设备的访问请求做出响应，并且允许这个主设备的访问。在主设备A 31、B 32、C 33、或者D 34中的任何一个从判优器35收到响应之后，允许其进行访问。
例如，当主设备A 31、B 32、C 33、和D 34同时发送访问请求时，基于它们的优先级对这些主设备进行判优。因此，优先地接收来自具有最高优先级的主设备A 31的请求。在这种情况下，判优器35对主设备A 31做出响应，然后允许主设备A 31进行访问。
在下文中，将优先级称为优先级1、优先级2、优先级3、优先级4、和优先级5，其中优先级1是最高优先级，而优先级5是最低优先级。
图2是这样一种已知情况的时序图，其中示出了当从发送请求到接收到响应的延迟时间等于1个时钟脉冲时来自主设备A 31、B 32、C 33、和D 34的访问请求和对它们的响应。
图2中的时序图从上到下说明了时钟脉冲、来自主设备A 31的请求、来自主设备B 32的请求、来自主设备C 33的请求、来自主设备D 34的请求、对主设备A 31的响应、对主设备B 32的响应、对主设备C 33的响应、以及对主设备D 34的响应。定时T1到T23每个都表示时钟脉冲的上升时间。
如图2所示，当在定时T3上同时从主设备A 31和主设备B 32发送了访问请求时，判优器35对具有较高优先级的主设备A 31做出响应，而不对设备B 32做出响应。因此，在定时T3上，允许主设备A 31访问但不允许主设备B 32访问。
类似地，当在定时T5上同时从主设备B 32和主设备C 33发送了访问请求时，判优器35对具有较高优先级的主设备B 32做出响应，而不对主设备C 33做出响应。因此，在定时T5上，允许主设备B 32访问但不允许主设备C 33访问。
当在定时T7上仅仅从主设备C 33发送了访问请求时，判优器35对主设备C 33做出响应。因此，在定时T7上，允许主设备C 33访问。当在定时T9上仅仅从主设备D 34发送了访问请求时，判优器35对主设备D 34做出响应，并且允许具有最低优先级的主设备D 34进行访问。
因为在定时T12和16之间同时从主设备A 31、B 32、C 33、和D 34发送了访问请求，所以允许具有最高优先级的主设备A 31的排它访问。利用固定的优先级，如果如图2所示、来自主设备A 31的访问请求延续了长时间，则完全拒绝来自其优先级低于主设备A 31的优先级的主设备B 32、C 33、和D 34的访问请求。因此，必须基于处理的优先级次序小心地确定主设备的优先级。
因此，通常提供了一种用于改变访问次序的机制。例如，已知一种通过使用简单的总线判优机制控制主设备侧上的访问请求时间间隔来允许精确控制优先级的方法(例如，参见日本未经审查的专利申请公开2003-186824)。
发明内容
因为电路的尺寸由于主设备中的访问请求机制的复杂度而增加，所以访问请求之间的间隔变长了，即，产生了其中不使用设备的时段。因此，当在访问之间瞬间产生间隔时，操作不能对它做出响应，并且不能提高总线的使用率。特别是，对于移动设备而言，为了减少电耗，不增加时钟频率，并且降低了存储器速度。因此，必须降低不允许主设备进行访问的时间量，并且必须增加主设备访问的效率。
已经考虑到如上所述的问题而构思了本发明。因此，根据本发明的实施例，当多个主设备基于它们的优先级访问某一设备时，主设备能够在预定时间量内访问设备，并且降低了其中没有主设备可以访问设备的时间量。
根据本发明实施例的信息处理设备被配置为基于多个设备的预定优先级来控制多个设备经由公用通信通道的通信，并且其包括：改变装置，用于在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及控制装置，用于控制预定时间量的长度。
改变装置可以在预定时间量过去之后将预定设备的第二优先级恢复为第一优先级。
改变装置可以在对来自具有第一优先级的预定设备的通信请求做出响应时，将具有第一优先级的预定设备的优先级改变为第二优先级。
控制装置可以通过在每个时钟脉冲处进行累加计数、并且操作计数器以便当计数值达到预定阈值时重置该计数值，来控制预定时间量的长度，而且当计数值达到阈值时，改变装置可以将具有第二优先级的预定设备的优先级恢复为第一优先级。
当从预定设备发送了通信请求时，以及当预定设备的优先级被改变为第二优先级时，控制装置可以控制计数器的操作。
通信通道可以由总线构成。
多个设备可以经由通信通道在彼此之间发送与接收图像数据，所述图像数据由帧或者场构成；改变装置可以在预定时间量期间改变预定设备的优先级，以便在分配给帧的预定帧时间量内或者在分配给场的预定场时间量内至少进行一帧或者一场的图像处理；而且控制装置可以控制预定时间量的长度，以便保持帧时间或者场时间的长度。
根据本发明的实施例，提供了一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理方法，所述方法包含步骤：在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及控制所述预定时间量的长度。
根据本发明的实施例，提供了一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的计算机程序，所述程序包含步骤：在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及控制所述预定时间量的长度。
根据本发明的另一个实施例，在预定时间量内将具有第一优先级的预定设备的优先级改为第二优先级，所述预定设备是所述多个设备之一。
如上所述，根据本发明的实施例，多个主设备可以根据优先级来访问某一设备。根据本发明的实施例，当多个主设备根据优先级访问某一设备时，主设备能够在预定时间量内可靠地访问所述设备，并且降低了其中没有主设备可以访问所述设备的时间量。
附图说明
图1是说明了采用已知的固定优先级方法的设备的结构的框图；
图2是说明了已知主设备的访问请求和响应的时序图；
图3是说明了根据本发明实施例的数字摄像机的结构的框图；
图4是说明了包括主设备和判优器在内的数字摄像机的功能结构的框图；
图5说明了判优器的功能；
图6是说明主设备的访问的时序图；
图7是说明了控制优先级的处理的流程图；
图8是说明了控制计数器操作的处理的流程图；
图9是说明了主设备的访问请求和优先级的时序图；
图10是说明了控制计数器操作的另一个处理的流程图；以及
图11是说明了主设备的访问请求和优先级的时序图。
具体实施方式
在描述本发明的实施例之前，在下面论述了在权利要求中的特征与在本发明实施例中公开的特定单元之间的对应关系。这个描述用于确保在这个说明书中描述了支持所要求保护的发明的实施例。因此，即使在以下实施例中的某一单元未被描述为与本发明的某一特征相关，这也未必意味着该单元不与权利要求中的该特征相关。相反地，即使在此处将某一单元描述为与本发明的某一特征相关，这也未必意味着该单元不与权利要求中的其它特征相关。
根据本发明实施例的信息处理设备被配置为基于多个设备的预定优先级控制多个设备经由公用通信通道的通信，并且其包括：改变装置(例如，图4所示的改变单元171)，用于在预定时间量内将具有第一优先级的预定设备的优先级改为第二优先级，所述预定设备是所述多个设备之一；以及控制装置(例如，图4所示的计数器控制单元154)，用于控制预定时间量的长度。
改变装置可以在预定时间量过去之后将预定设备的第二优先级恢复为第一优先级(例如，图7所示的步骤S14)。
改变装置可以在当对来自具有第一优先级的预定设备的通信请求做出响应时，将具有第一优先级的预定设备的优先级改为第二优先级(例如，图7所示的步骤S12)。
控制装置可以通过在每个时钟脉冲处进行累加计数、并且操作计数器以便当计数值达到预定阈值时重置该计数值，来控制预定时间量的长度(例如，图8所示的步骤S31到S33)，而且当计数值达到阈值时，改变装置可以将具有第二优先级的预定设备的优先级恢复为第一优先级(例如，图7所示的步骤S14)。
当从预定设备发出通信请求时，以及当预定设备的优先级改为第二优先级时，控制装置可以控制计数器的操作(例如，图10所示的步骤S51到S53)。
通信通道可以由总线(例如，图3所示的总线61)构成。
多个设备(例如，图3所示的图像输入单元72)可以经由通信通道在彼此之间发送与接收图像数据，所述图像数据由帧或者场构成；改变装置可以在预定时间量期间改变预定设备的优先级，以便在分配给帧的预定帧时间量内或者在分配给场的预定场时间量内至少进行一帧或者一场的图像处理；而且控制装置可以控制预定时间量的长度，以便保持帧时间或者场时间的长度。
根据本发明的实施例，提供了一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理方法，所述方法包含步骤：在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一(例如，图7所示的步骤S12)；以及控制预定时间量的长度(例如，图8所示的步骤S31到S33)。
根据本发明的实施例，提供了一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的计算机程序，所述程序包含步骤：在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一(例如，图7所示的步骤S12)；以及控制预定时间量的长度(例如，图8所示的步骤S31到S33)。
图3是说明了根据本发明实施例的数字摄像机的结构的框图。
图3所示的数字摄像机51是用于实现图像的记录和重放的信息处理设备的示例。数字摄像机51具有统一的存储器体系结构，其允许一个存储器由多个设备使用。下面，将数字摄像机51描述为信息处理设备的一个示例。然而，信息处理单元不局限于数字摄像机，而且可以采用诸如数字静态照相机或者录音器之类的、能够处理诸如图像或者音频之类的预定数据的任何其它类型处理设备。
数字摄像机51包括总线61、电荷耦合器件(CCD)71、图像输入单元72、图像处理单元73、图像压缩单元74、图像扩展单元75、中央处理单元(CPU)76、记录控制单元77、记录单元78、图像输出单元79、显示单元80、和存储器81。
当需要时，驱动器82连接到数字摄像机51。诸如磁盘(例如软盘)、或者磁光盘(例如，紧致盘-只读存储器(CD-ROM)或者数字多用途盘(DVD))之类的可移动介质83安装到驱动器82上，以便存储数据。
图像输入单元72、图像处理单元73、图像压缩单元74、图像扩展单元75、第三定位基准面76、记录控制单元77、图像输出单元79、存储器81、和驱动器82经由总线61彼此相连。这些单元72、73、74、75、76、77、和79是主设备的示例。
CCD 71由CCD传感器构成，并且被配置为通过由透镜(未示出)光电转换由光形成的图像，来将光转换为模拟电信号。CCD 71将为作为通过光电转换获得的模拟电信号的图像信号发送到图像输入单元72。
不局限于CCD 71，而是相反可以提供诸如互补金属氧化物半导体(CMOS)传感器之类的、被配置为以像素为单位生成图像信号的图像拾取元件。
图像输入单元72将从CCD 71发送的模拟图像信号转换为数字图像数据。图像输入单元72经由总线61将通过这个转换获得的图像数据写入到存储器81中。
如果需要，图像处理单元73读出由图像输入单元72写入存储器81中的图像数据，并且执行各种类型的图像处理。例如，图像处理单元73对图像数据执行降噪(NR)，以便降低在由CCD 71进行光电转换期间或者在由图像输入单元72传输图像信号(即，模拟信号)期间生成的噪声，或者向图像数据应用各种效应。图像处理单元73经由总线61将已处理的图像数据写入到存储器81中。
图像压缩单元74读出由图像处理单元73写入到存储器81中的图像数据，并且使用预定代码来编码图像数据。例如，图像压缩单元74使用运动图像专家组(MPEG)2来编码图像数据。图像压缩单元74经由总线61将已编码的图像数据写入到存储器81中。
图像扩展单元75根据用于编码图像数据的代码来解码记录在记录单元78中的图像数据。图像扩展单元75经由总线61将解码后的图像数据写入到存储器81中。
CPU 76根据存储器81中存储的程序执行各种类型的处理。执行各种类型处理所需要的数据存储在存储器81中。CPU 76控制数字摄像机51的整体操作。
在记录期间，记录控制单元77读出由图像压缩单元74写入到存储器81中的编码数据，并且将所读出的数据记录到记录单元78中。在重放期间，记录控制单元77读出记录单元78中存储的编码图像数据，并且经由总线61将所读出的数据写入到存储器81中。
记录单元78包含例如硬盘驱动器、诸如由预定驱动器驱动的数字多用途盘(DVD)之类的光盘、驱动器、或者诸如存储卡之类的半导体存储器。
图像输出单元79经由总线61读出由图像处理单元73写入到存储器81中的图像数据，生成用于显示图像的显示数据，并且将该显示数据提供给显示单元80。
显示单元80包含例如诸如液晶显示器(LCD)或者有机电致发光(EL)之类的显示设备，并且显示与从图像输出单元79发送的显示数据相对应的各种图像。
存储器81包含例如诸如同步动态随机存取存储器(SDRAM)之类的半导体存储器。
利用上述结构，数字摄像机51能够记录或者重放对象的图像。
对于诸如数字摄像机51之类的、记录或者重放图像和音频的视听(AV)设备，要执行必须在实时处理中执行的处理和诸如由CPU76执行的处理之类的以最佳效果执行的处理。通常，必须实时执行的处理具有高优先级，而不需要实时执行的处理具有低优先级。因为视频信号的输入/输出系统根据预定的标准(例如，Comite ConsultatifInternationale de无线电通信(CCIR)-656)发送与接收信号，所以要求处理根据时钟脉冲实时执行。当经由诸如SDRAM之类的存储器81执行视频信号处理时，处理不需要根据时钟脉冲实时执行。然而，处理必须按照帧或者场实时执行，而且必须保持最小的帧频或者场频。当要执行需要保持最小帧频或者场频的处理和诸如由CPU 76执行的处理之类的以最佳效果执行的处理时，CPU 76的访问时间受到图像处理等级的限制。然而，当要保持帧频和场频时，只要在对于在帧时间或者场时间内完成处理而言足够的时间量内允许访问，就不一定必须总是给予图像处理高优先级。
以这种方法，当要执行必须实时执行的处理和要以最佳效果执行的处理时，判优器(图3中未示出)限制访问，并且定期地允许具有低优先级的主设备的访问，以便提高总线61的使用率。判优器可以被单独地提供并且连接到总线61，或者可以被提供为与存储器81或者CPU 76一体的单个单元。
在下面的附图中，未示出总线61。
图4是说明了包括主设备和判优器在内的数字摄像机51的功能结构的框图。如图4所示，数字摄像机51包括主设备A 131、主设备B 132、主设备C 133、主设备D 134、判优器135、和CPU 76。
主设备A 131、B 132、C 133、和D 134是设备的示例，而且每个主设备是下列单元之一：图像输入单元72、图像处理单元73、图像压缩单元74、图像扩展单元75、CPU 76、记录控制单元77、和图像输出单元79。例如，主设备A 131是图像输入单元72；主设备B 132是图像处理单元73；主设备C 133是图像压缩单元74；而主设备D134是记录控制单元77。
如图4所示，主设备A 131、B 132、C 133、和D 134连接到判优器135，并且将访问请求发送到判优器135。判优器135基于主设备A 131、B 132、C 133、和D 134的预定优先级、经由总线61(未示出)执行主设备A 131、B 132、C 133、和D 134的访问判优。
判优器135包括访问请求接收单元151、优先级控制单元152、访问许可传输单元153、计数器控制单元154、和寄存器设置单元155。
访问请求接收单元151从连接到判优器135的主设备A 131、B132、C 133、和D 134接收访问请求。访问请求接收单元151向优先级控制单元152通知对访问请求的接收。
优先级控制单元152事先确定主设备A 131、B 132、C 133、和D 134的优先级，并且控制该优先级以便改变预定主设备的优先级。
当从访问请求接收单元151接收到访问请求的通知时，优先级控制单元152从主设备A 131、B 132、C 133、和D 134当中选择具有最高优先级的主设备。然后，优先级控制单元152向访问许可传输单元153通知已经选择了主设备A 131、B 132、C 133、和D 134中的哪一个。换句话说，优先级控制单元152基于主设备A 131、B 132、C 133、和D 134的优先级确定要允许主设备A 131、B 132、C 133、和D 134中的哪一个进行访问。
优先级控制单元152包括改变单元171和计数器172。
改变单元171在预定时间段内将主设备A 131、B 132、C 133、和D 134当中具有第一优先级的主设备的优先级改变为第二优先级。在预定时间段过去之后，改变单元171将第二优先级改变回第一优先级。
在下文中，将改变了优先级的主设备称为“受限主设备”。
更具体而言，如图5所示，例如，改变单元171选择连接到判优器135的主设备之一，即，优先级为1的主设备A 131、优先级为2的主设备B 132、优先级为3的主设备C 133、或者优先级为4的主设备D 134，作为受限主设备，在判优器135中在预定时间量内将选定的受限主设备的优先级改为作为最低优先级的优先级5，然后，在预定时间量过去之后，将优先级改回到原有优先级。
例如，当响应于来自具有第一优先级的受限主设备的访问请求时，改变单元171将具有第一优先级的受限主设备的优先级改为第二优先级。换句话说，当响应于来自具有第一优先级的预定设备的访问请求时，改变单元171将具有第一优先级的这个预定设备的优先级改变为第二优先级。
计数器172对由判优器135用作控制的参考的时钟脉冲进行计数，并且将计数器值发送到改变单元171。当计数器172的计数器值达到预定极限值时，改变单元171改变预定设备的优先级。
访问许可传输单元153将允许访问的响应发送到已经被优先级控制单元152允许其访问的主设备A 131、B 132、C 133、和D 134之一。
计数器控制单元154控制在其中改变受限主设备的优先级的时间段的长度。更具体而言，计数器控制单元154通过控制计数器172的操作来控制在其中改变受限主设备的优先级的时间段的长度。
在CPU 76的控制下，寄存器设置单元155设置用于分配给要改变其优先级的受限主设备的值，并且设置计数器172的计数器值的极限值。
除CPU 76之外，还可以提供另一个CPU。这个另外的CPU可以为寄存器设置单元155设置用于分配给要改变其优先级的受限主设备的值，以及设置计数器172的计数器值的极限值。
接下来，将参考图6所示的时序图描述一种情况。在这种情况下，从请求到响应的延迟时间等于一个时钟脉冲，在主设备A 131、B 132、C 133、和D 134当中将主设备A 131选为受限主设备，并且在预定时间段内将主设备A 131(受限主设备)的优先级设置为优先级5。
图6中的时序图从上到下说明了来自主设备A 131的请求、来自主设备B 132的请求、来自主设备C 133的请求、来自主设备D 134的请求、主设备A受限标记、对主设备A 131的响应、对主设备B132的响应、对主设备C 133的响应、以及对主设备D 134的响应。定时T1到T23表示时钟脉冲的上升时间。
当未设置主设备A受限标记时，将主设备A 131的优先级设置为优先级1，而当设置了主设备A受限标记时，将主设备A 131的优先级设置为优先级5。
当在定时T3上同时从主设备A 131和主设备B 132发送了访问请求时，判优器135对其优先级高于优先级为2的主设备B 132的、优先级为1的主设备A 131做出响应，并且不对主设备B 132做出响应。换句话说，判优器135允许主设备A 131的访问。因此，在定时T3上，主设备A 131访问设备，但是主设备B 132不访问设备。例如，主设备A 131经由总线61访问主设备B 132、C 133、或者D 134、或者存储器81中的任何一个。
当在定时T5上从主设备B 132和主设备C 133发送了访问请求时，判优器135对其优先级高于优先级为3的主设备C 133的、优先级为2的主设备B 132做出响应，而不对主设备C 133做出响应。换句话说，判优器135允许主设备B 132的访问。因此，在定时T5处，主设备B 132访问设备，但是主设备C 133不访问设备。例如，主设备B 132经由总线61访问主设备A 131、C 133、或者D 134、或者存储器81中的任何一个。
当在定时T7上仅仅从主设备C 133发送了访问请求时，判优器135对主设备C 133做出响应。换句话说，主设备C 133允许主设备C133的访问。因此，在定时T7处，主设备C 133访问设备。例如，主设备C 133经由总线61访问主设备A 131、B 132、或者D 134、或者存储器81中的任何一个。
在定时T9处，仅仅从主设备D 134发送了访问请求。因此，判优器135对主设备D 134做出响应。在定时T9处，具有最低优先级的优先级为4的主设备D 134访问设备。例如，主设备D 134经由总线61访问主设备A 131、B 132、或者C 133、或者存储器81中的任何一个。
在定时T10和T20之间，因为设置了限制主设备A 131的访问的主设备A限制标记，所以主设备A 131的优先级被设置为优先级5。换句话说，在定时T10和T20之间，主设备A 131的优先级低于主设备B 132、C 133、和D 134的优先级。
例如，当在定时T11上同时从主设备A 131、B 132和主设备C133发送了访问请求时，判优器135对其优先级高于优先级为5的主设备A 131和优先级为3的主设备C 133的、优先级为2的主设备B 132做出响应，而不对主设备A 131和C 133做出响应。换句话说，判优器135允许主设备B 132的访问。因此，在定时T11处，主设备B132访问设备，但是主设备A 131和主设备C 133不访问设备。
类似地，当在定时T13上同时从主设备A 131、C 133和D 134发送了访问请求时，判优器135对其优先级高于优先级为5的主设备A 131和优先级为4的主设备D 134的、优先级为3的主设备C 133做出响应，而不对主设备A 131和D 134做出响应。换句话说，判优器135允许主设备C 133的访问。因此，在定时T13处，主设备C 133访问设备，但是主设备A 131和D 134不访问设备。
当在定时T15上同时从主设备A 131和D 134发送了访问请求时，判优器135对其优先级高于优先级为5的主设备A 131的、优先级为4的主设备D 134做出响应，而不对主设备A 131做出响应。换句话说，判优器135允许主设备D 134的访问。因此，在定时T15处，主设备D 134访问设备，但是主设备A 131不访问设备。
在定时T17处，从主设备A 131发送了访问请求，但是没有从主设备B 132、C 133、和D 134发送访问请求。因此，判优器135对主设备A 131做出响应。因此，在定时T17处，主设备A 131访问设备。
当在定时T19上同时从主设备A 131和B 132发送了访问请求时，类似于定时T11的情况，判优器135对主设备B 132做出响应，而且主设备B 132访问设备。
因为从定时T20开始没有设置主设备A限制标记，所以主设备A131的优先级被改回到原有的优先级。换句话说，从定时T20开始，主设备A 131被当作具有最高优先级的、优先级为1的主设备对待。
由于在定时T21上同时从主设备A 131和主设备B 32发送了访问请求时，所以判优器135对其优先级高于优先级为2的主设备B 132的、优先级为1的主设备A 131做出响应，并且不对主设备B 132做出响应。换句话说，判优器135允许主设备A 131的访问。因此，在定时T21处，主设备A 131访问设备，但是主设备B 132不访问设备。
由于在定时T23上同时从主设备A 131、B 132、和D 134发送了访问请求时，所以判优器135对在主设备A 131、B 132、和D 134的优先级当中具有最高优先级的主设备A 131做出响应，并且在定时T23，主设备A 131访问设备。
以这种方法，通过在预定时间段内降低最初具有高优先级的主设备的优先级，可以限制这个主设备的访问。因此，可以允许其它具有较低优先级的主设备的访问。因为在预定时间段没有禁止受限主设备的访问而是仅仅降低了受限主设备的优先级，所以，即使当通过降低受限主设备的优先级来限制受限主设备的访问时，如果没有其它主设备发送访问请求，则该受限主设备也可以访问设备。
因此，不是在任何时候禁止主设备的访问。以这种方法，当从主设备发送了访问请求时，这些主设备之一可以访问设备。因此，通过不创建其中即使当主设备试图访问设备时也不使用总线的时间段，来提高总线的使用率。
接下来，将描述由优先级控制单元152进行优先级控制的处理。
图7是说明了由判优器135在每个时钟脉冲处执行的、控制优先级的处理的流程图。
在步骤S11，优先级控制单元152确定访问许可传输单元153是否已经对受限主设备做出了响应，即，优先级控制单元152是否已经发送了访问许可。在步骤S11，如果确定已经发送了访问许可，则处理进入步骤S12。
在步骤S12，优先级控制单元152中的改变单元171改变受限主设备的优先级。更具体而言，例如，改变单元171降低受限主设备的优先级。然后，完成该处理。
在步骤S11，当确定还没有将访问许可发送给受限主设备时，处理进入步骤S13。
在步骤S13，优先级控制单元152确定对每个时钟脉冲进行累加计数的计数器172中的计数器值是否已经达到了寄存器设置单元155处设置的极限值。在步骤S13，如果确定计数器值还没有达到极限值，则不把受限主设备的优先级改变回原有优先级，这是因为用于降低受限主设备优先级的时间段还没有过去。然后，完成该处理而不改变受限主设备的优先级。
在步骤S13，如果确定计数器值已经达到了极限值，则处理进入步骤S14，这是因为用于降低受限主设备的优先级的时间段已经过去了。
在步骤S14，优先级控制单元152中的改变单元171将受限主设备的优先级改变回原有优先级。然后，完成该处理。
以这种方法，当允许受限主设备的访问时，优先级控制单元152将受限主设备的优先级改为不同于原有优先级的、具有受限访问的优先级。在访问受限期间，当计数器值达到极限值时，优先级控制单元152将优先级恢复到原有优先级。
通过例如在步骤S13改变可与计数器值相比较的极限值或者通过重置计数器172的计数器值来控制计数器172的操作，来改变受限主设备的访问受限的时间段，即受限主设备的优先级被改变的时间长度。
接下来，将描述由计数器控制单元154控制计数器172的操作的处理。
图8是说明了由判优器135在每个时钟脉冲处执行的、控制计数器172的操作的处理的流程图。
在步骤S31，计数器控制单元154操作计数器172。在步骤S32，计数器控制单元154确定计数器172中的计数器值是否已经达到了在寄存器设置单元155处设置的极限值。在步骤S32，如果确定计数器172的计数器值已经达到了极限值，则处理进入步骤S33。在步骤S33，计数器控制单元154重置计数器172的计数器值。然后，完成该处理。当重置计数器值时，将计数器值设置为例如零。
在步骤S32，如果确定计数器172的计数器值还没有达到极限值，则不重置计数器172的计数器值。然后，完成该处理。
以这种方法，计数器172不会取决于其它处理，并且被作为其中以预定周期重置累加计数的计数器值的自由运行的计数器进行操作。
现在，将描述当计数器172作为自由运行的计数器进行操作时主设备A 131、B 132、和C 133的操作以及由判优器135改变的受限主设备的优先级。
图9是说明了当计数器172自由运行时主设备A 131、B 132、和C 133的操作的时序图。在图9中，主设备B 132是受限主设备。
图9从上到下说明了计数器172的计数器值、主设备A 131的请求、主设备B 132的请求、主设备C 133的请求。在图9的上部区域中示出了定时T0到T11。在图9的下半区域中，示出了由判优器135设置的、作为受限主设备的主设备B 132的优先级。计数器控制单元154将计数器172作为具有Tm到Tm+2周期(其中m表示正整数)的自由运行的计数器进行操作。
在定时T0处，计数器控制单元154开始操作计数器172。没有从主设备A 131和主设备B 132发出访问请求，但是从主设备C 133发出了访问请求。在这时候，主设备B 132的优先级为优先级2。
在定时T1处，从主设备B 132发送了访问请求，而且同时从主设备C 133发送了访问请求。在这种情况下，允许具有较高优先级的主设备B 132的访问。在允许作为受限主设备的主设备B 132的访问之后，优先级控制单元152中的改变单元171在判优器135处将主设备B 132的优先级降低为优先级5。
在定时T2处，当计数器172的计数器值达到极限值时，改变单元171在判优器135处将主设备B 132的优先级改变回优先级2。在这时，重置计数器172的计数器值，而且计数器172再次开始累加计数。
以这种方法，通过在定时T1和T2之间将主设备B 132的优先级降低为优先级5，即使当从主设备B 132发出了访问请求时，虽然优先级为3的主设备C 133的优先级低于主设备B 132的原有优先级、即优先级2，但是也允许主设备C 133的访问，这是因为主设备C 133的优先级高于优先级5、即主设备B 132的新设置的优先级。
在定时T2和T3之间，虽然同时从主设备A 131、B 132、和C133发出了访问请求，但是仅仅允许优先级为1的主设备A 131的访问。
在定时T3前后的时段期间，从主设备C 133不断地发送访问请求。在定时T3之前，来自主设备A 131和主设备B 132的访问请求继续进行。因此，允许其优先级高于优先级为3的主设备C 133的、优先级为2的主设备B 132的访问。当允许主设备B 132的访问时，改变单元171在判优器135处将主设备B 132的优先级降低为优先级5。
在定时T4处，当计数器172的计数器值达到极限值时，改变单元171在判优器135处将主设备B 132的优先级改变回优先级2。在这时候，计数器控制单元154继续操作计数器172，并且重置计数器172的计数器值，以便使计数器172再次开始累加计数。
因为在定时T3和T4之间将主设备B 132的优先级降低为优先级5，所以即使当从主设备B 132发出了访问请求时，除非从主设备A131发出了访问请求，否则就允许优先级为3的主设备C 133的访问，这是因为主设备C 133的优先级低于主设备B 132的原有优先级，即优先级2，但是高于主设备B 132的优先级5，即主设备B 132的新设置的优先级。
在定时T4和T5之间，同时从主设备A 131、B 132、和C 133发出了访问请求。然而，仅仅允许优先级为1的主设备A 131的访问。
在定时T5前后的时段期间，从主设备C 133不断地发送访问请求。在定时T5之前，来自主设备A 131和主设备B 132的访问请求继续进行。因此，允许其优先级高于优先级为3的主设备C 133的、优先级为2的主设备B 132的访问。当允许主设备B 132的访问时，改变单元171在判优器135处将主设备B 132的优先级降低为优先级5。
在定时T6处，当计数器172的计数器值达到极限值时，改变单元171在判优器135处将主设备B 132的优先级改变回优先级2。在这时候，计数器控制单元154重置计数器172的计数器值，以便使计数器172再次开始累加计数。
在定时T5和T6之间，主设备B 132的优先级被降低为优先级5。
在定时T6和T7之间，没有从主设备A 131、B 132、和C 133发出访问请求。在定时T6和T7之间，将主设备B 132的优先级设置为优先级2。
在定时T7处，因为仅仅从主设备B 132发送了访问请求，所以允许主设备B 132的访问。当允许主设备B 132的访问时，改变单元171在判优器135处将主设备B 132的优先级降低为优先级5。在定时T7和T8之间，没有从主设备A 131或者主设备C 133发送访问请求。因此，即使当主设备B 132的优先级为优先级5时，也允许主设备B132的访问。
在定时T8处，当计数器172的计数器值达到极限值时，改变单元171在判优器135处将主设备B 132的优先级改变回优先级2。因为仅仅从主设备B 132发送了访问请求，所以允许主设备B 132的访问，而且改变单元171立即在判优器135处将主设备B 132的优先级降低为优先级5。换句话说，在定时T8处，在与一个时钟脉冲相对应的时间量内将主设备B 132的优先级改变为优先级2，但是很快被再次降低为优先级5。在这时候，重置计数器172的计数器值，而且改变单元171再次开始累加计数。在定时T8和T9之间，类似于在定时T7和T8之间的情况，因为没有从主设备A 131和C 133发送访问请求，所以即使当主设备B 132的优先级为优先级5时，也允许主设备B 132的访问。
在定时T9处，从主设备A 131、B 132、和C 133发出了访问请求。在定时T9处，允许优先级为1的主设备A 131、优先级为5的主设备B 132、和优先级为3的主设备C 133当中具有最高优先级的、优先级为1的主设备A 131的访问。
在定时T10处，当计数器172的计数器值达到极限值时，改变单元171在判优器135处将主设备B 132的优先级改变回优先级2。在这时候，重置计数器172的计数器值，而且计数器172再次开始累加计数。
在定时T10和T11之间，同时从主设备A 131、B 132、和C 133发出了访问请求。然而，仅仅允许优先级为1的主设备A 131的访问。换句话说，因为不允许主设备B 132的访问，所以主设备B 132的优先级为优先级2并且保持不变。
在定时T11处，当计数器172的计数器值达到极限值时，计数器控制单元154重置计数器172的计数器值。
以这种方法，当允许受限主设备的访问时，判优器135降低受限主设备的优先级，然后以预定周期将受限主设备的优先级改回到原有优先级至少一次。以这种方法，可以恰当地允许具有比受限主设备的优先级低的优先级的主设备进行访问。
例如，为了对采用统一存储器体系结构的数字摄像机51的帧或者场的运动图像执行图像处理，当在帧时间或者场时间期间读出或者写入与帧或者场相对应的图像数据时，在帧时间或者场时间期间允许主设备的访问。然后，改变主设备的优先级，以便在帧时间内至少完成一帧的处理，或者在场时间内至少完成一场的处理，并且控制用于改变优先级的时间段。以这种方法，可以平均对存储器81的访问。
例如，为了保持帧频或者场频，基于处理所需要的最小时间量以及需要访问总线61的次数来设置计数器值的极限值。
图10是说明了由判优器135在每个时钟脉冲处执行的、控制计数器172的操作的处理的另一个流程图。
在步骤S51，计数器控制单元154基于来自优先级控制单元152的信号，确定是否从受限主设备发送了访问请求。换句话说，计数器控制单元154确定访问请求接收单元151是否已经从受限主设备接收了访问请求。在步骤S51，如果确定从受限主设备发送了访问请求，则处理进入步骤S52。
在步骤S52，计数器控制单元154基于从优先级控制单元152发送的、表示受限主设备的优先级的信号，确定受限主设备的优先级是否已经被降低了。在步骤S52，如果确定受限主设备的优先级已经被降低了，则处理进入步骤S53。
在步骤S53，计数器控制单元154操作计数器172。然后，完成该处理。如果早已操作了计数器172，则计数器控制单元154继续操作计数器172。如果没有操作计数器172，则计数器控制单元154开始操作计数器172。
在步骤S51，如果确定未从受限主设备发送访问请求，或者在步骤S52，如果确定受限主设备的优先级还没有被降低，即，如果确定受限主设备的优先级是原有的优先级，则处理进入步骤S54。
在步骤S54，计数器控制单元154重置计数器172的计数器值。然后，完成该处理。
以这种方法，只有当从受限主设备发出了访问请求时，以及当受限主设备的优先级被降低了时，计数器控制单元154才操作计数器172，并且继续操作计数器172。
下面将描述在仅仅当降低了受限主设备的优先级期间以及当正从受限主设备接收访问请求期间计数器172才进行操作时，主设备A131、B 132、和C 133的访问操作以及由判优器135对受限主设备的优先级的改变。
在下面的描述中，处理从将受限主设备的优先级设置为低于原有优先级开始。
图11是说明了在只有当降低了受限主设备的优先级时和当受限主设备正在发送访问请求时才对计数器172进行操作时主设备A 131、B 132、和C 133的操作的时序图。在图11中，类似于图9，主设备B132是受限主设备。
图11中的时序图说明了计数器172的计数器值、来自主设备A131的访问请求、来自主设备B 132的访问请求、以及来自主设备C133的访问请求。在图11的上部区域中示出了定时T0到T7。在图11的下半区域中，示出了由判优器135在每个定时处改变的、作为受限主设备的主设备B 132的优先级。
在从定时T0和T1之间的时刻到紧挨在定时T1之前的时刻的时段、从定时T3和T4之间的时刻到紧挨在定时T5之前的时刻的时段、以及从定时T6开始的时段期间，连续地从主设备A 131发送访问请求。
在定时T0和T2之间的时段、定时T3和T5之间的时段、和从定时T6开始的时段期间，从主设备B 132连续地发送访问请求。在定时T5和T6之间的时段中的与时钟脉冲相对应的时段期间从主设备B132发送访问请求四次。
在从定时T5和T6之间的时刻到定时T6的时段、以及从定时T6开始的时段期间，从主设备C 133连续地发送访问请求。
在定时T0和T1之间的时段期间，从优先级为1的主设备A 131或者优先级为3的主设备C 133(它们二者的优先级都高于优先级为5的主设备B 132)连续地发送访问请求。因此，允许主设备A 131或者主设备C 133的访问。
处理从将主设备B 132的优先级设置为优先级5开始。在定时T0处，开始从主设备B 132发送访问请求。当继续从主设备B 132发送访问请求时，在定时T0和T2之间的时段期间，降低作为受限主设备的主设备B 132的优先级，而且仅仅在正从受限主设备发送访问请求时才操作计数器172。因此，当在定时T0和T2之间的时段中降低作为受限主设备的主设备B 132的优先级时，计数器172进行累加计数。
在定时T1处，计数器172的计数器值达到极限值。因此，在定时T1处，优先级控制单元152中的改变单元171将主设备B 132的优先级改变回原有优先级。将主设备B 132的优先级为优先级2。因为将主设备B 132的优先级恢复为原有优先级，所以计数器控制单元154重置计数器172的计数器值。
在定时T1处，从其优先级高于优先级为2的主设备B 132的、优先级为1的主设备A 131发送了访问请求。因此，允许主设备A131的访问。
在定时T2处，不再从主设备A 131发送访问请求，但是从主设备B 132、和C 133发送访问请求。因此，允许其优先级高于优先级为3的主设备C 133的、优先级为2的主设备B 132的访问。
在定时T2处，当允许主设备B 132的访问时，优先级控制单元152中的改变单元171将主设备B 132的优先级降低为优先级5。
以这种方法，在定时T1和T2之间的时段期间，将主设备B 132的优先级设置为优先级2。
因为在定时T1和T2之间的时段期间将主设备B 132的优先级改回到原有优先级，所以计数器控制单元154在每个时钟脉冲处重置计数器172的计数器值。因此，在定时T1和T2之间的时段期间，计数器172不累加计数。
因为在从定时T2到定时T3的时段期间主设备B 132不发送访问请求，所以计数器172在从定时T2到定时T3的时段期间不累加计数。
因为计数器172在定时T2和T3之间的时段期间不累加计数，所以计数器值未达到极限值，而且主设备B 132的优先级被设置为优先级5。
在定时T3和T4之间的时段期间，从优先级为1的主设备A 131或者从优先级为3的主设备C 133连续地发送访问请求，它们每个的优先级都高于优先级为5的主设备B 132。因此，允许主设备A 131或者主设备C 133的访问。
当主设备B 132的优先级被设置为优先级5时，在定时T3处开始发送来自主设备B 132的访问请求，而且在定时T3和T5之间的时段期间继续发送来自主设备B 132的访问请求，降低作为受限主设备的主设备B 132的优先级，而且仅仅在从受限主设备发送访问请求时计数器172才进行操作。因此，在从定时T3到定时T5的时段内，在正在降低作为受限主设备的主设备B 132的优先级的时段期间计数器172累加计数。
因为在定时T4处计数器172的计数器值达到极限值，所以优先级控制单元152中的改变单元171将主设备B 132的优先级改变回原有优先级。因为将主设备B 132的优先级恢复为原有优先级，所以计数器控制单元154重置计数器172的计数器值。
因为在定时T4处从其优先级高于优先级为2的主设备B 132的、优先级为1的主设备A 131发送了访问请求，所以允许主设备A 131的访问。
在定时T5处，主设备A 131停止发送访问请求，但是主设备B132、和C 133发送访问请求。因此，首先允许其优先级高于优先级为3的主设备C 133的、优先级为2的主设备B 132的访问。
当在定时T5处允许主设备B 132的访问时，优先级控制单元152中的改变单元171将主设备B 132的优先级降低为优先级5。
以这种方法，在定时T4和T5之间的时段期间，将主设备B 132的优先级设置为优先级2。
因为在定时T4和T5之间的时段期间将主设备B 132的优先级改回到原有优先级，所以计数器控制单元154在每个时钟脉冲处重置计数器172的计数器值。因此，计数器172在定时T4和T5之间的时段期间不累加计数。
在定时T4和T5之间的时段期间，在与一个时钟脉冲相对应的时间段期间，主设备B 132发送访问请求四次。然而，因为当主设备B132停止发送访问请求时计数器控制单元154重置计数器172的计数器值，所以存储当重置计数器172时设置的计数器172的计数器值。
因为在定时T5和T6之间的时段期间计数器172不累加计数，所以计数器值未达到极限值，而且主设备B 132的优先级被设置为优先级5。
因为在定时T6和T7之间的时段期间从优先级为1的主设备A131和优先级为3的主设备C 133(它们每个的优先级都高于优先级为5的主设备B 132)连续地发送访问请求，所以允许来自主设备A 131的访问。
当主设备B 132的优先级被设置为优先级5时，在定时T6处开始发送来自主设备B 132的访问请求，而且在定时T6和T7之间的时段期间继续从主设备B 132发送访问请求，降低作为受限主设备的主设备B 132的优先级，而且仅仅在从受限主设备发送访问请求期间计数器172才进行操作。因此，在定时T6和T7之间的时段内，在降低作为受限主设备的主设备B 132的优先级时的时段期间，计数器172累加计数。
因为在定时T7处计数器172的计数器值达到了极限值，所以优先级控制单元152中的改变单元171将主设备B 132的优先级改变回原有优先级。将主设备B 132的优先级设置为优先级2。因为将主设备B 132的优先级恢复为原有优先级，所以计数器控制单元154重置计数器172的计数器值。
因为在定时T7处从其优先级高于优先级为2的主设备B 132的、优先级为1的主设备A 131发送了访问请求，所以允许主设备A 131的访问。
以这种方法，判优器135可以在从受限主设备发送访问请求的时刻到计数器值达到极限值的时刻的预定延迟时间之后，允许受限主设备的访问。
以这种方法，可以以预定的等待时间执行操作，而且可以使访问较不集中。
以这种方法，通过将由于实时处理和最佳效果处理而在不同周期上进行操作的主设备连接到共同总线，有可能在保持其它主设备的实时处理的同时实现根据最佳效果处理进行操作的主设备的高效访问。因此，提高了总线61的访问效率，而且增加了使用率。特别地，对于需要高效使用有限资源的移动设备，可以由判优器充分支持处理而与主设备的结构无关。因此，可以简化移动设备的结构，并且可以减少其尺寸。
在上面的描述中，可以由软件控制诸如计数器值之类的值，而且取决于系统需求，可以任意地改变控制。
在上面的描述中，限制一个主设备的访问。然而，作为替代，可以限制全部主设备的访问。此外，为了限制访问，降低原有的优先级。然而，作为替代，可以提高原有的优先级。
如上所述，当基于多个设备的预定优先级控制经由公共通道在多个设备之间的通信时，这些设备可以访问存储器。此外，当在预定时间量内将多个设备中的预定设备的优先级、即第一优先级改为第二优先级时，以及当控制该预定时间量时，这些设备可以定期和高效地访问存储器。
上述系列处理可以由硬件和/或软件执行。当由软件执行该系列处理时，构成软件的程序从程序记录介质安装到以专用硬件安装的计算机或者通用计算机中，其中计算机能够通过安装各种程序而执行各种功能。
如图3所述，存储要被安装到计算机中并且由计算机执行的程序的程序记录介质包括磁盘(包括软盘)、光盘(包括紧致盘-只读存储器(CD-ROM)和数字多用途盘(DVD))、磁光盘、作为由半导体存储器构成的封装介质的可移动介质83、暂时或者永久地存储程序的ROM(未示出)、以及构成记录单元78的硬盘。为了将程序存储在程序记录介质上，必要时经由诸如路由器或者调制解调器之类的、作为接口的通信单元(未示出)使用局域网、国际互联网、数字卫星广播、有线和无线通信介质。
如上所述将程序写入到程序记录介质中的步骤，可以以所描述的次序按时间顺序执行，或者作为替代，可以不按时间顺序执行，而且可以并行或者分别执行。
本发明的实施例不局限于上述实施例，而且在本发明的范围内可以包括各种修改。
本领域技术人员应当理解：取决于设计要求及其他因素，可以出现各种修改、组合、子组合以及改变，只要它们在权利要求及其等效内容的范围之内即可。

Claims (10)

1、一种被配置为基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理设备，所述信息处理设备包含：
改变装置，用于在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及
控制装置，用于控制所述预定时间量的长度。
2、如权利要求1所述的信息处理设备，其中，改变装置在所述预定时间量过去之后，将预定设备的第二优先级恢复为第一优先级。
3、如权利要求2所述的信息处理设备，其中，所述改变装置在对来自具有第一优先级的预定设备的通信请求做出响应时，将具有第一优先级的预定设备的优先级改变为第二优先级。
4、如权利要求3所述的信息处理设备，
其中，所述控制装置通过在每个时钟脉冲处累加计数，并且对计数器进行操作以便当计数值达到预定阈值时重置所述计数值，来控制预定时间量的长度；以及
其中，当所述计数值达到阈值时，改变装置将具有第二优先级的预定设备的优先级恢复为第一优先级。
5、如权利要求4所述的信息处理设备，其中，当从所述预定设备发送了通信请求时，以及当所述预定设备的优先级被改变为第二优先级时，所述控制装置控制计数器的操作。
6、如权利要求1所述的信息处理设备，其中，所述通信通道由总线构成。
7、如权利要求6所述的信息处理设备，
其中，所述多个设备经由通信通道在彼此之间发送与接收图像数据，所述图像数据依据帧或者场配置；
其中所述改变装置在预定时间量期间改变预定设备的优先级，以便在分配给帧的预定帧时间量内或者在分配给场的预定场时间量内进行至少一帧或者一场的图像处理，以及
其中所述控制装置控制预定时间量的长度，以便保持帧时间或者场时间的长度。
8、一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理方法，所述方法包含步骤：
在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及
控制所述预定时间量的长度。
9、一种用于基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的计算机程序，所述程序包含步骤：
在预定时间量内将具有第一优先级的预定设备的优先级改变为第二优先级，所述预定设备是所述多个设备之一；以及
控制所述预定时间量的长度。
10、一种被配置为基于多个设备的预定优先级控制多个设备经由公用通信通道的通信的信息处理设备，所述信息处理设备包含：
改变单元，被配置为在预定时间量内将具有第一优先级的预定设备的优先级改为第二优先级，所述预定设备是所述多个设备之一；以及
控制单元，被配置为控制所述预定时间量的长度。
CN2007101050794A 2006-06-15 2007-05-22 信息处理设备及其方法和程序 Expired - Fee Related CN101089833B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-165904 2006-06-15
JP2006165904A JP2007334641A (ja) 2006-06-15 2006-06-15 情報処理装置および方法、並びにプログラム
JP2006165904 2006-06-15

Publications (2)

Publication Number Publication Date
CN101089833A true CN101089833A (zh) 2007-12-19
CN101089833B CN101089833B (zh) 2010-06-02

Family

ID=38862837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101050794A Expired - Fee Related CN101089833B (zh) 2006-06-15 2007-05-22 信息处理设备及其方法和程序

Country Status (3)

Country Link
US (1) US8065458B2 (zh)
JP (1) JP2007334641A (zh)
CN (1) CN101089833B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257942A (zh) * 2013-03-27 2013-08-21 青岛中星微电子有限公司 一种片上系统共享总线请求处理的方法及装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334641A (ja) * 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
KR100868766B1 (ko) * 2007-01-31 2008-11-17 삼성전자주식회사 복수의 ｄｍａ 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치
US8601192B2 (en) * 2009-06-08 2013-12-03 Panasonic Corporation Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device
US8595402B1 (en) * 2010-03-02 2013-11-26 Marvell International Ltd. Dynamic arbitration schemes for multi-master memory systems
JP5565204B2 (ja) * 2010-08-23 2014-08-06 株式会社リコー データ転送装置、データ転送方法およびプログラム、ならびに、画像形成装置
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
US20140333779A1 (en) * 2013-05-13 2014-11-13 Electronics And Telecommunications Research Institute Apparatus for distributing bus traffic of multiple camera inputs of automotive system on chip and automotive system on chip using the same
JP2015046130A (ja) * 2013-08-29 2015-03-12 キヤノン株式会社 データ処理装置、その制御方法およびプログラム
US10187760B2 (en) * 2015-10-16 2019-01-22 Apple Inc. Delivery of messages in a multi device configuration
EP3817368A3 (en) * 2019-10-30 2021-09-29 Canon Kabushiki Kaisha Image capturing apparatus, control method, and program
JP2021196681A (ja) * 2020-06-10 2021-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572215A (en) * 1967-04-13 1996-11-05 Hughes Aircraft Company Digital data processor
JPS5099235A (zh) * 1973-12-28 1975-08-06
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
US4829467A (en) * 1984-12-21 1989-05-09 Canon Kabushiki Kaisha Memory controller including a priority order determination circuit
US4623846A (en) * 1985-02-14 1986-11-18 Motorola, Inc. Constant duty cycle, frequency programmable clock generator
JPH06309200A (ja) * 1991-04-10 1994-11-04 Internatl Business Mach Corp <Ibm> ボリュームからオブジェクトを読取る方法、並びに階層式記憶システム及び情報処理システム
FR2677473B1 (fr) * 1991-06-05 1995-04-07 Telemecanique Procede et bus d'arbitrage pour transmission de donnees serie.
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
JPH05189366A (ja) * 1992-01-08 1993-07-30 Nec Ibaraki Ltd チャネルリクエスト優先度判定回路
JPH06309180A (ja) * 1993-04-22 1994-11-04 Toshiba Corp コンピュータシステムの割込制御装置
JP3130717B2 (ja) * 1993-11-25 2001-01-31 日本電気株式会社 バスアービトレーションシステム
JPH07200386A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 共有メモリのアクセス制御装置および画像形成装置
US5533205A (en) * 1994-03-30 1996-07-02 International Business Machines Corporation Method and system for efficient bus allocation in a multimedia computer system
JP2553823B2 (ja) * 1994-05-30 1996-11-13 静岡日本電気株式会社 バス調停方式
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
JP3320233B2 (ja) * 1995-02-06 2002-09-03 キヤノン株式会社 記録装置
JP2731768B2 (ja) * 1995-10-20 1998-03-25 甲府日本電気株式会社 メモリ制御装置
US5793747A (en) * 1996-03-14 1998-08-11 Motorola, Inc. Event-driven cell scheduler and method for supporting multiple service categories in a communication network
JPH09297731A (ja) * 1996-04-30 1997-11-18 Sony Corp バス分配制御回路
US5862355A (en) * 1996-09-12 1999-01-19 Telxon Corporation Method and apparatus for overriding bus prioritization scheme
US5991265A (en) * 1996-12-02 1999-11-23 Conexant Systems, Inc. Asynchronous transfer mode system and method
US6496515B2 (en) * 1997-05-26 2002-12-17 Alcatel Method for prioritised data transmission and data transmission arrangement
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
US6199127B1 (en) * 1997-12-24 2001-03-06 Intel Corporation Method and apparatus for throttling high priority memory accesses
US6240475B1 (en) * 1997-12-30 2001-05-29 Adaptec, Inc. Timer based arbitrations scheme for a PCI multi-function device
JP2978871B2 (ja) * 1998-01-30 1999-11-15 日本電気アイシーマイコンシステム株式会社 リフレッシュ制御方式
JPH11327921A (ja) * 1998-05-13 1999-11-30 Toshiba Corp 計算機システムに於けるスレッド優先度制御装置、及びスレッド優先度制御方法
US6105102A (en) * 1998-10-16 2000-08-15 Advanced Micro Devices, Inc. Mechanism for minimizing overhead usage of a host system by polling for subsequent interrupts after service of a prior interrupt
US6272580B1 (en) * 1999-03-16 2001-08-07 Compaq Computer Corp. Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system
US6542921B1 (en) * 1999-07-08 2003-04-01 Intel Corporation Method and apparatus for controlling the processing priority between multiple threads in a multithreaded processor
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6745262B1 (en) * 2000-01-06 2004-06-01 International Business Machines Corporation Method, system, program, and data structure for queuing requests having different priorities
US20020083063A1 (en) * 2000-12-26 2002-06-27 Bull Hn Information Systems Inc. Software and data processing system with priority queue dispatching
JP4620880B2 (ja) * 2001-01-26 2011-01-26 富士通セミコンダクター株式会社 半導体装置、及びデータ転送方法
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
EP1380087B1 (en) * 2001-04-20 2008-05-14 Jaguar Cars Limited Motor vehicle electrical load management
US7099346B1 (en) * 2001-05-15 2006-08-29 Golden Bridge Technology, Inc. Channel capacity optimization for packet services
JP2003186824A (ja) 2001-12-18 2003-07-04 Canon Inc バス使用権優先度調整装置およびシステム
DE10162653A1 (de) * 2001-12-20 2003-07-03 Bosch Gmbh Robert Verfahren und System zur Anzeige von Informationen und Fahrzeug-Infotainment System
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration
CN100445973C (zh) * 2002-04-17 2008-12-24 威盛电子股份有限公司 总线控制权仲裁方法与仲裁器
CN1518325B (zh) * 2003-01-17 2010-04-28 华为技术有限公司 一种用于ip电话系统的路由优先级动态调整方法
US7213084B2 (en) * 2003-10-10 2007-05-01 International Business Machines Corporation System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
US7099975B2 (en) * 2003-12-09 2006-08-29 International Business Machines Corporation Method of resource arbitration
JP4468754B2 (ja) * 2004-07-02 2010-05-26 株式会社リコー 画像形成装置及びメモリ制御方法
US7174180B2 (en) * 2004-07-21 2007-02-06 Lucent Technologies Inc. Methods and apparatus for transmission scheduling in wireless networks
JP2006039672A (ja) * 2004-07-22 2006-02-09 Olympus Corp バス要求制御回路
EP1988465B1 (en) * 2006-02-24 2011-11-23 Fujitsu Limited Processor, and cache control method
WO2007099613A1 (ja) * 2006-02-28 2007-09-07 Fujitsu Limited コマンド選択方法、装置、コマンド投入方法、及び装置
JP2007334641A (ja) * 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
US8024739B2 (en) * 2007-01-09 2011-09-20 International Business Machines Corporation System for indicating and scheduling additional execution time based on determining whether the execution unit has yielded previously within a predetermined period of time
JP2009015832A (ja) * 2007-06-07 2009-01-22 Renesas Technology Corp アクセス間調停回路、半導体装置およびアクセス間調停方法
US7831265B1 (en) * 2007-11-07 2010-11-09 At&T Mobility Ii Llc Mobile rate control in mobile to mobile video communication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103257942A (zh) * 2013-03-27 2013-08-21 青岛中星微电子有限公司 一种片上系统共享总线请求处理的方法及装置
CN103257942B (zh) * 2013-03-27 2015-12-02 青岛中星微电子有限公司 一种片上系统共享总线请求处理的方法及装置

Also Published As

Publication number Publication date
JP2007334641A (ja) 2007-12-27
US8065458B2 (en) 2011-11-22
CN101089833B (zh) 2010-06-02
US20070294446A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
CN101089833B (zh) 信息处理设备及其方法和程序
JP4857106B2 (ja) 映像音声処理用集積回路及び機器の設計開発方法
JP4519082B2 (ja) 情報処理方法、動画サムネイル表示方法、復号化装置、および情報処理装置
EP2712205A2 (en) Method and apparatus for image data processing, and electronic device including the apparatus
US10509588B2 (en) System and method for controlling memory frequency using feed-forward compression statistics
US20100128777A1 (en) Optimal Power Usage in Encoding Data Streams
KR20080069272A (ko) 단일 및 통합 커맨드를 모두 구비한 메모리 시스템
CN100555322C (zh) 用于视频处理的分级处理器架构
WO2010044175A1 (ja) 半導体装置及び半導体集積回路
US20060227880A1 (en) Reducing motion compensation memory bandwidth through filter utilization
US5748968A (en) Requesting device capable of canceling its memory access requests upon detecting other specific requesting devices simultaneously asserting access requests
CN1918910B (zh) 图像记录设备和图像记录方法
US9547330B2 (en) Processor and control method for processor
KR20200089507A (ko) 디스플레이장치 및 그 제어방법
US11314664B2 (en) Memory access device, image processing device and imaging device
US20080284785A1 (en) Dynamic data rate display
CN101090470B (zh) 信息处理设备和信息处理方法
CN102473151A (zh) 存储器访问装置及影像处理系统
CN100371859C (zh) 于播放视讯资料时调整处理器工作频率的方法
JP2009302704A (ja) デコード装置、情報処理システムおよび動画像記録再生システム
US20040064617A1 (en) Information processing apparatus, information processing method, recording medium and program
JP4744194B2 (ja) メモリ制御回路
JP2001184302A (ja) バッファ制御回路
Holenderski et al. Reducing memory requirements in a multimedia streaming application
KR20220170342A (ko) 처리 장치, 전자 장치, 및 영상 출력 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20150522

EXPY Termination of patent right or utility model