JP2006251779A - エンコーディングされたイメージデータをディスプレイする装置及びその方法 - Google Patents

Abstract

【課題】エンコーディングされたイメージデータをディスプレイする装置及びその方法を提供する。
【解決手段】エンコーディングされたイメージデータをデコーディングするデコーディング部と、デコーディング部がエンコーディングされたイメージデータで水平ブロックラインに該当する部分をデコーディングすれば、デコーディングされたイメージデータを水平ピクセルライン順に整列されたイメージデータに変換する変換部と、変換されたイメージデータが画面上にディスプレイされるサイズをスケーリングするインターフェース部と、を備えることを特徴とするディスプレイ装置。これにより、ＪＰＥＧイメージデータをディスプレイするための外部メモリへのアクセスが減少し、付加的なロテータ及び後処理部が要求されない。
【選択図】 図４

Description

本発明は、エンコーディングされたイメージデータをディスプレイする装置及びその方法に係り、より詳細には、モバイルマルチメディア環境でＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ ｃｏｄｉｎｇ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ）イメージデータをディスプレイする装置及びその方法に関する。

図１は、一般的にモバイルマルチメディア環境でＪＰＥＧイメージデータをディスプレイする装置のブロック図である。図１を参照すれば、ディスプレイ装置は、普通カメラインターフェース部１８０を備える。
外部から受信されたカメライメージデータをディスプレイする動作は次の通りである。まず、カメラインターフェース部１８０が外部からカメライメージデータを受信する。

カメラインターフェース部１８０は、カメライメージデータを後処理（ｐｏｓｔ ｐｒｏｃｅｓｓｉｎｇ）する。
例えば、カメラインターフェース部１８０は、カメライメージデータが画面上にディスプレイされるサイズをスケーリングする。そして、カメラインターフェース部１８０は、カメライメージデータが画面上にディスプレイされる位置をロテーティングする。

カメラインターフェース部１８０が後処理したカメライメージデータは、プリビューポート１８５を介してフレームバッファ１６０に記録される。
ディスプレイ制御部１７０は、フレームバッファ１６０に保存されたイメージデータを判読する。ディスプレイ制御部１７０は、判読したイメージデータによってＲＧＢ信号を出力する。ＲＧＢ信号は外部画面にディスプレイされる。

一方、カメラシャッタが押されれば、カメラインターフェース部１８０はカメライメージ信号を外部メモリに記録する。この時、カメライメージ信号は、ＣＯＤＥＣポート１８７を介して伝送され、メモリ制御部１２０を経由して記録される。
ＪＰＥＧイメージデータをディスプレイする動作は次の通りである。ＣＰＵインターフェース部１１０が外部のＣＰＵからＪＰＥＧイメージデータを受信する。受信されたＪＰＥＧイメージデータは、メモリ制御部１２０を経由して外部メモリに記録される（矢印(1)）。

ＪＰＥＧデコーディング部１３０は、メモリ制御部１２０を経由してＪＰＥＧイメージデータを判読する（矢印(2)）。ＪＰＥＧデコーディング部１３０は、判読したＪＰＥＧイメージデータをデコーディングする。デコーディングされたイメージデータ（ｒａｗ ｄａｔａ）は再びメモリ制御部１２０を経由して外部メモリに記録される（矢印(3)）。

ロテータ１４０は、メモリ制御部１２０を経由してデコーディングされたイメージデータを判読する（矢印(4)）。ロテータ１４０は、判読したイメージデータが画面上にディスプレイされる位置をロテーティングする。ロテーティングされたイメージデータは、再びメモリ制御部１２０を経由してメモリに記録される（矢印(5)）。
後処理部１５０は、メモリ制御部１２０を経由してロテーティングされたイメージデータを判読する（矢印(6)）。後処理部１５０は、判読したイメージデータを後処理する。

例えば、後処理部１５０は、判読したイメージデータが画面上にディスプレイされるサイズをスケーリングする。後処理されたイメージデータは、再びメモリ制御部１２０を経由してフレームバッファ１６０に記録される（矢印(7)）。
ディスプレイ制御部１７０は、フレームバッファ１６０に記録されたイメージデータを判読する。ディスプレイ制御部１７０は、判読したイメージデータによってＲＧＢ信号を出力する。ＲＧＢ信号は外部画面にディスプレイされる（矢印(8)）。

従来のディスプレイ装置は、ＪＰＥＧイメージデータをディスプレイするためにロテータ１４０や後処理部１５０のような別途のハードウェアブロックが必要であるという問題点がある。
そして、それぞれのハードウェアブロックが外部メモリに記録されたデータを判読し、再び外部メモリに記録するため、消費電力が大きくてメモリアクセス時にボトルネック現象が発生するという問題点がある。
これにより、全体的にシステムのクロックスピードが速くなるために、チップの実現に難点が発生するという問題点がある。

本発明が解決しようとする技術的課題は、ＪＰＥＧイメージデータでデコーディング部が水平ブロックラインに該当する部分をデコーディングすれば、変換部がデコーディングされたイメージデータをカメライメージデータに変換することによって、ＪＰＥＧイメージストリームをオン・ザ・フライ（ｏｎ−ｔｈｅ−ｆｌｙ）方式でディスプレイする装置を提供するところにある。

本発明が解決しようとする技術的課題は、ＪＰＥＧイメージデータで水平ブロックラインに該当する部分がデコーディングされれば、デコーディングされたイメージデータをカメライメージデータに変換することによってＪＰＥＧイメージデータをオン・ザ・フライ方式でディスプレイする方法を提供するところにある。

前記の技術的課題を達成するための本発明の一実施形態によるディスプレイ装置は、エンコーディングされたイメージデータをデコーディングするデコーディング部と、前記デコーディング部が前記エンコーディングされたイメージデータで水平ブロックラインに該当する部分をデコーディングすれば、前記デコーディングされたイメージデータを水平ピクセルライン順に整列されたイメージデータに変換する変換部と、前記変換されたイメージデータが画面上にディスプレイされるサイズをスケーリングするインターフェース部と、を備える。

前記の技術的課題を達成するための本発明の一実施形態によるディスプレイ方法は、ピクセルブロックに分割したイメージを水平ブロックライン順にエンコーディングし、前記ブロック内では水平ピクセルライン順にエンコーディングしたイメージデータをディスプレイする方法において、エンコーディングされたイメージデータで第１水平ブロックラインに該当する部分をデコーディングするステップと、前記デコーディングされたイメージデータを水平ピクセルライン順に整列されたイメージデータに変換するステップと、前記変換されたイメージデータが画面上にディスプレイされるサイズをスケーリングするステップと、を含む。

本発明によれば、ＪＰＥＧイメージデータをディスプレイするための別途のロテータ及び後処理部が要求されない。そして、外部メモリに対するアクセスが減少する。
したがって、消費電力を低減させることができ、メモリアクセス時にボトルネック現象を解消できる。そして、チップの面積を縮少することができ、全体的なシステムのクロックスピードを低下させることができるので、チップの実現が容易になる。

以下、添付された図面を参照して本発明の望ましい実施形態を説明する。
図２は、本発明によるディスプレイ装置のブロック図である。図２を参照すれば、データを伝送するバスとしてＡＨＢ＿Ｍバス、ＡＨＢ＿Ｐバス及びＡＨＢ＿Ｃが使われる。
ＡＨＢバスは、チップ内部のハードウェアブロックの間で信号を伝送するバスである。ＡＨＢは、かかるバスの標準化されたスペック（ＳＰＥＣ）である。Ｍ、Ｐ及びＣは各バスを区分する添字である。２×１マトリックスは、ＡＨＢ＿ＰバスとＡＨＢ＿Ｃバスとの間でＡＨＢ＿Ｍバスをスイッチングする。

各バスとハードウェアとの間の矢印内部に表示されたＭは、該当ハードウェアブロックがマスタとして動作することを意味する。片側方向の矢印は、該当ハードウェアブロックがマスタとして記録動作を実行するということを意味する。両側方向の矢印は、該当ハードウェアブロックがマスタとして記録動作及び判読動作を実行するということを意味する。
ＣＰＵインターフェース部２１０は、外部ＣＰＵから受信したデータを該当ハードウェアブロックに伝送する。ＣＰＵインターフェース部２１０は、ＣＰＵからＪＰＥＧイメージデータを受信する。受信されたＪＰＥＧイメージデータは、メモリ制御部１２０を経由して外部メモリに記録される（矢印(1)）。

一般的に、ＪＰＥＧは、カラー瞬間動作（ｓｔｅａｌ）イメージのための国際的な圧縮標準である。ＪＰＥＧは、イメージを小さなブロックに分けて多量のイメージ情報を減らすＤＣＴ（Ｄｉｓｃｒｅｔｅ Ｃｏ−ｓｉｎｅ Ｔｒａｎｓｆｏｒｍｅｒ）アルゴリズムに基づく。ＪＰＥＧ圧縮フォーマットは損失圧縮であって、圧縮率を高めればイメージのディテールが除去される。一方、ＪＰＥＧ圧縮フォーマットは圧縮率を低下させれば無損失圧縮に近接する。

図３は、図２のディスプレイ装置でＪＰＥＧイメージデータを説明する図である。図３を参照すれば、イメージが正方形のピクセルブロックに分割される。ピクセルブロックは複数のピクセルで構成される。ピクセルブロックは、ＭＣＵ（Ｍｉｎｉｍｕｍ Ｃｏｄｅｄ Ｕｎｉｔ）と呼ばれる。図３でＭＣＵのサイズは４×４である。図３でＭＣＵは１６個のピクセルで構成される。

ＪＰＥＧでイメージは、図３の太い矢印のように水平ブロックライン順にエンコーディングされる。
すなわち、第１水平ブロックライン（ＭＣＵ［１，１］ないしＭＣＵ［１，４］）がまずエンコーディングされ、以後、第２水平ブロックライン（ＭＣＵ［２，１］ないしＭＣＵ［２，４］）、第３水平ブロックライン（ＭＣＵ［３，１］ないしＭＣＵ［３，４］）及び第４水平ブロックライン（ＭＣＵ［４，１］ないしＭＣＵ［４，４］）が順にエンコーディングされる。

したがって、イメージは、ＭＣＵ［１，１］→ＭＣＵ［１，２］→、ＭＣＵ［１，３］→、ＭＣＵ［１，４］→ＭＣＵ［２，１］→、…、ＭＣＵ［２，４］→ＭＣＵ［３，１］→、…、ＭＣＵ［３，４］→ＭＣＵ［４，１］→、…、ＭＣＵ［４，４］の順にエンコーディングされる。
それぞれのＭＣＵは、図３の細い矢印のように水平ピクセルライン順にエンコーディングされる。

例えば、ＭＣＵ［１，１］の内部で第１水平ピクセルライン（ピクセル［１，１］ないしピクセル［１，４］）がまずエンコーディングされ、以後、第２水平ピクセルライン（ピクセル［２，１］ないしピクセル［２，４］）、第３水平ピクセルライン（ピクセル［３，１］ないしピクセル［３，４］）及び第４水平ピクセルライン（ピクセル［４，１］ないしピクセル［４，４］）が順にエンコーディングされる。
したがって、ＭＣＵ［１，１］は、ピクセル［１，１］→ピクセル［１，２］→、ピクセル［１，３］→、ピクセル［１，４］→ピクセル［２，１］→、…、ピクセル［２，４］→ピクセル［３，１］→、…、ピクセル［３，４］→ピクセル［４，１］→、…、ピクセル［４，４］の順にエンコーディングされる。

再び図２を参照すれば、メモリ制御部２２０は外部メモリにデータを記録することを制御する。また、メモリ制御部２２０は、外部メモリに記録されたデータを判読することを制御する。
ＪＰＥＧデコーディング部２３０は、外部メモリに記録されたＪＰＥＧイメージデータを判読する（矢印(2)）。ＪＰＥＧデコーディング部２３０は、判読したＪＰＥＧイメージデータをデコーディングする。ＪＰＥＧイメージデータをデコーディングする順序は、イメージをＪＰＥＧイメージにエンコーディングする順序と同一である。

図３を参照すれば、ＪＰＥＧデコーディング部２３０は、ＪＰＥＧイメージデータを太い矢印のように水平ブロックライン順にデコーディングする。
したがって、ＪＰＥＧデコーディング部２３０は、ＭＣＵ［１，１］→ＭＣＵ［１，２］→、ＭＣＵ［１，３］→、ＭＣＵ［１，４］→ＭＣＵ［２，１］→、…、ＭＣＵ［２，４］→ＭＣＵ［３，１］→、…、ＭＣＵ［３，４］→ＭＣＵ［４，１］→、…、ＭＣＵ［４，４］の順にデコーディングする。

ＪＰＥＧデコーディング部２３０は、それぞれのＭＣＵを図３の細い矢印のように水平ピクセルライン順にデコーディングする。
例えば、ＪＰＥＧデコーディング部２３０は、ＭＣＵ［１，１］をピクセル［１，１］→ピクセル［１，２］→、ピクセル［１，３］→、ピクセル［１，４］→ピクセル［２，１］→、…、ピクセル［２，４］→ピクセル［３，１］→、…、ピクセル［３，４］→ピクセル［４，１］→、…、ピクセル［４，４］の順にデコーディングする。

再び図２を参照すれば、ＪＰＥＧデコーディング部２３０は、デコーディングされたイメージデータ（ｒａｗ ｄａｔａ）をオン・ザ・フライ方式で信号変換部２４０に伝送する（矢印(3)）。オン・ザ・フライ方式は外部メモリを経由せずに直接処理する方式である。

本発明による一実施形態として、デコーディングされたイメージデータ（ｒａｗ ｄａｔａ）は、ＪＰＥＧデコーディング部２３０から信号変換部に直接伝送できる。この時、外部メモリから圧縮が解除されたＪＰＥＧイメージデータを読み出す必要がない。
ＪＰＥＧデコーディング部２３０は、デコーディングされたイメージデータをあたかも外部メモリに記録したかの様に伝送する。ただし、ＪＰＥＧデコーディング部２３０は、受信アドレスをメモリ制御部２２０のアドレスではなく信号変換部２４０のアドレスとする。

信号変換部２４０は、ＪＰＥＧイメージデータで水平ブロックラインに該当する部分をデコーディングすれば、デコーディングされたイメージデータをカメライメージデータに変換する。カメライメージデータは、イメージを構成するピクセルを水平ピクセルライン順に整列したイメージデータである。
すなわち、図３でカメライメージデータは、第１水平ピクセルライン（ピクセル［１，１］ないし［１，１６］）、第２水平ピクセルライン（ピクセル［２，１］ないしピクセル［２，１６］）、第３水平ピクセルライン（ピクセル［３，１］ないし［３，１６］）、…の順に整列されたイメージデータである。

信号変換部２４０は、ＪＰＥＧデコーディング部２３０でデコーディングされたイメージデータをバッファに保存する。信号変換部２４０は、一つのバッファを備えてもよく、２つのバッファを備えてもよい。
各バッファは、少なくとも水平ブロックラインのデコーディングされたイメージデータを保存できるだけのサイズを持つ。例えば、図３で各バッファは、少なくとも４つのＭＣＵがデコーディングされたイメージデータを保存できるだけのサイズを持つ。
カメライメージデータは水平ピクセルライン順である。したがって、信号変換部２４０は、ＭＣＵ［１，１」がデコーディングされたイメージデータがバッファに保存されても変換を始めない。

信号変換部２４０は、水平ブロックライン（ＭＣＵ［１，１］ないしＭＣＵ［１，４］）がデコーディングされたイメージデータがバッファに保存されるまで待つ。信号変換部２４０は、バッファに水平ブロックラインがデコーディングされたイメージデータが保存されれば、その時から水平ピクセルライン順に変換を始める。
信号変換部２４０は、変換されたイメージデータをカメラインターフェース部２５０に伝送する。

以下で、信号変換部２４０が一つのバッファを持つ場合を説明する。
バッファに水平ブロックラインがデコーディングされたイメージデータが保存されれば、信号変換部２４０はＪＰＥＧデコーディング部２３０にストップ信号を伝送する。すなわち、信号変換部２４０はＪＰＥＧデコーディング部２３０のデコーディングを中断させる。
なぜなら、バッファに保存されたイメージデータをいずれも変換してカメラインターフェース部２５０に伝送する前に、他の水平ブロックラインのデコーディングされたイメージデータがバッファに保存されることによってバッファに保存された内容が変わることを防止するためである。

信号変換部２４０は、バッファに保存されたイメージデータをいずれも変換してカメラインターフェース部２５０に伝送すれば、ストップ信号をクリアする。すなわち、信号変換部２４０は、ＪＰＥＧデコーディング部２３０のデコーディングを再開させる。
信号変換部２４０は、デコーディングされたイメージデータがバッファを再び満たす間にカメラインターフェース部２５０のピクセルクロックを０にホールドする。このピクセルクロックは、カメラインターフェース部２５０が信号変換部２４０から変換されたイメージデータを受信するときに使われるクロックである。

バッファに次の水平ブロックラインのデコーディングされたイメージデータが保存されれば、信号変換部２４０は再びＪＰＥＧデコーディング部２３０のデコーディングを中断させる。そして、信号変換部２４０は、イネーブルさせたピクセルクロックによって信号変換部２４０で変換されたイメージデータを受信する。
これまで信号変換部２４０が一つのバッファを持つ場合を説明した。以下で、信号変換部２４０が２つのバッファを持つ場合を説明する。

デコーディング部２３０が第１水平ブロックラインをデコーディングすれば、信号変換部２４０は、第１水平ブロックラインのデコーディングされたイメージデータを第１バッファに保存する。
しかし、デコーディング部２３０が第１水平ブロックラインのデコーディングを完了し、次いで第２水平ブロックラインをデコーディングすれば、信号変換部２４０は、第２水平ブロックラインのデコーディングされたイメージデータを第２バッファに保存する。

デコーディング部２３０が第２水平ブロックラインのデコーディングを完了し、次いで第３水平ブロックラインをデコーディングすれば、信号変換部２４０は第３水平ブロックラインのデコーディングされたイメージデータを再び第１バッファに保存する。
すなわち、信号変換部２４０は、デコーディング部２３０がデコーディングする水平ブロックラインの変化によってデコーディングされたイメージデータを２つのバッファに交互に保存する。

信号変換部２４０は、一つのバッファにデコーディングされたイメージデータを保存する間に他のバッファのイメージデータを変換できる。したがって、デコーディング部２３０は、中断なしにＪＰＥＧイメージデータをデコーディングし続ける。結局、ＪＰＥＧイメージデータ全体のデコーディングにかかる時間が短縮される。

信号変換部２４０がデコーディングされたイメージデータを変換する速度は、デコーディング部２３０がエンコーディングされたイメージデータをデコーディングする速度以上である。すなわち、デコーディングされたイメージデータを変換する速度は、デコーディングされたイメージデータをバッファに保存する速度以上である。したがって、バッファオーバーフロー現象が発生しない。

第２バッファに水平ブロックラインのデコーディングされたイメージデータがいずれも保存される前に、第１バッファに保存されたイメージデータがいずれも変換されてカメラインターフェース部２５０に伝送されれば、信号変換部２４０はカメラインターフェース部２５０のピクセルクロックを停止させる。これにより、バッファアンダー・ラン（ｕｎｄｅｒ−ｒｕｎ）現象を解消できる。
これまで信号変換部２４０が２つのバッファを持つ場合を説明した。
信号変換部２４０は、外部からカメライメージデータを直接受信することもできる。

カメラインターフェース部２５０は、ピクセルクロックによって信号変換部２４０からカメライメージデータを受信する。カメラインターフェース部２５０は、カメライメージデータを後処理する。
例えば、カメラインターフェース部２５０は、カメライメージデータが画面上にディスプレイされる位置をスケーリングする。そして、カメラインターフェース部２５０は、カメライメージデータが画面上にディスプレイされるサイズをロテーティングする。

カメラインターフェース部２５０は、プリビューポート２５５を介してカメライメージデータをフレームバッファ２６０に記録する（矢印(4)）。
一方、カメラシャッタが押されれば、カメラインターフェース部２５０はカメライメージ信号を外部メモリに記録する。この時、カメライメージ信号はＣＯＤＥＣポート２５７を通じて伝送され、メモリ制御部２２０を経由して記録される。

ディスプレイ制御部２７０は、フレームバッファ２６０に記録されたカメライメージデータを判読する。ディスプレイ制御部２７０は、判読したイメージデータによってＲＧＢ信号を出力する。ＲＧＢ信号は外部画面にディスプレイされる（矢印(5)）。
ディスプレイされたイメージの大きさ及び位置は、カメラインターフェース部２５０のロテーティング機能、スケーリング機能などを使用して所望の通りに調整できる。

図４は、本発明によるディスプレイ方法のフローチャートである。図４を参照すれば、デコーディングするＪＰＥＧイメージデータがメモリに保存される（Ｓ４１０）。ＪＰＥＧデコーディング部（Ｓ４２０）は、メモリに保存されたＪＰＥＧイメージデータのデコーディングを始める（Ｓ４２０）。
ＪＰＥＧデコーディング部（Ｓ４２０）がエンコーディングされたイメージデータで水平ブロックラインに該当する部分をデコーディングすれば、信号変換部２４０は、水平ブロックラインのデコーディングされたイメージデータをカメライメージデータに変換する（Ｓ４３０）。データ変換は、オン・ザ・フライ方式で行われる。

カメラインターフェース部２５０は、変換されたカメライメージデータを後処理する。
すなわち、カメラインターフェース部２５０は、変換されたカメライメージデータが画面上でディスプレイされる位置をスケーリングする（Ｓ４４０）。そして、カメラインターフェース部２５０は、変換されたカメライメージデータが画面上でディスプレイされるサイズをロテーティングする（Ｓ４５０）。

ディスプレイ制御部２７０が、後処理されたカメライメージデータのディスプレイを制御することによって水平ブロックラインがディスプレイされる（Ｓ４６０）。
まだディスプレイする水平ブロックラインが残っていれば（Ｓ４７０）、ステップＳ４３０ないしＳ４６０を反復することによって全体イメージがディスプレイされる。
ユーザは、カメラインターフェース部２５０のロテーティング機能及びスケーリング機能などを使用して、ディスプレイされた水平ピクセルブロックラインの大きさ及び位置を所望の通りに調整できる。

図５は、図４のディスプレイ方法でデータ変換ステップ（Ｓ４３０）の第１フローチャートである。図５を参照すれば、ＪＰＥＧデコーディング部２３０は、エンコーディングされたイメージデータで水平ブロックラインに該当する部分をデコーディングする（Ｓ５１０）。信号変換部２４０は、水平ブロックラインのデコーディングされたイメージデータをバッファに保存する（Ｓ５１０）。

水平ブロックラインのデコーディングされたイメージデータがいずれも保存されれば、信号変換部２４０はＪＰＥＧデコーディング部２３０のデコーディングを中断させる（Ｓ５２０）。
そして、信号変換部２４０は、バッファに保存されたイメージデータをカメライメージデータに変換する（Ｓ５３０）。信号変換部２４０は、変換されたカメライメージデータをカメラインターフェース部２５０に伝送する。

バッファに保存されたイメージデータがいずれも伝送されれば、信号変換部２４０はデコーディング部２３０のデコーディングを再開させる。これにより、ＪＰＥＧデコーディング部２３０は、次の水平ブロックラインに該当する部分のデコーディングを再開する（Ｓ５４０）。そして、信号変換部２４０は、デコーディングされたイメージデータをバッファに保存する（Ｓ５４０）。
他の水平ブロックラインに対してステップＳ５２０ないしＳ５４０を反復することによって全体イメージがディスプレイされる。

図６Ａ及び図６Ｂは、図４のディスプレイ方法でのデータ変換ステップ（Ｓ４３０）の第２フローチャートである。図６Ａを参照すれば、信号変換部２４０は、デコーディングされたイメージデータを第１バッファに保存する（Ｓ６１０）
第１水平ブロックラインのデコーディングされたイメージデータが第１バッファに保存されれば（Ｓ６２０）、信号変換部２４０は、第２水平ブロックラインのデコーディングされたイメージデータを第２バッファに保存する（Ｓ６３０）。

信号変換部２４０は、第２バッファに保存する間に第１バッファに保存されたイメージデータをカメライメージデータに変換する（Ｓ６３０）。この時、イメージデータを変換する速度は、イメージデータを保存する速度以上である。すなわち、デコーディングされたイメージデータを変換する速度は、ＪＰＥＧイメージデータをデコーディングする速度以上である。

図６Ｂを参照すれば、第１バッファに保存されたイメージデータがいずれも変換されたが、第２バッファに第２水平ブロックラインのデコーディングされたイメージデータが保存されていなければ（Ｓ６６０）、信号変換部２４０はデコーディングされたイメージデータを第２バッファに保存し続ける（Ｓ６７０）。

第２バッファに第２水平ブロックラインのデコーディングされたイメージデータが保存されれば（Ｓ６６０）、信号変換部２４０は、第３水平ブロックラインのデコーディングされたイメージデータを第１バッファに保存する（Ｓ６８０）。
信号変換部２４０は、前記イメージデータを第１バッファに保存する間に、第２バッファに保存されたイメージデータをカメライメージデータに変換する（Ｓ６８０）。

本発明はまたコンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして実現することができる。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取られるデータが保存されるあらゆる種類の記録装置を含む。コンピュータで読み取り可能な記録媒体の例には、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、ハードディスク、フロッピー（登録商標）ディスク、フラッシュメモリ、光データ保存装置などがあり、またキャリアウェーブ（例えば、インターネットを通じた伝送）の形態で実現されるものも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散されて、分散方式でコンピュータで読み取り可能なコードとして保存しかつ実行できる。

これまで本発明についてその望ましい実施形態を中心に説明した。当業者ならば本発明が本発明の本質的な特性から逸脱しない範囲で変形された形態で実現できるということが理解できるであろう。したがって、開示された実施形態は限定的な観点ではなく説明的な観点で考慮されねばならない。本発明の範囲は、前述した説明ではなく特許請求の範囲に現れており、それと同等な範囲内にあるあらゆる差異点は本発明に含まれていると解釈されなければならない。

本発明は、エンコーディングされたイメージデータをディスプレイする装置の関連技術分野に好適に用いられる。

一般的にモバイルマルチメディア環境でＪＰＥＧイメージデータをディスプレイする装置のブロック図である。 本発明によるディスプレイ装置のブロック図である。 図２のディスプレイ装置でＪＰＥＧイメージデータを説明する図である。 本発明によるディスプレイ方法のフローチャートである。 図４のディスプレイ方法でデータ変換ステップの第１フローチャートである。 図４のディスプレイ方法でデータ変換ステップの第２フローチャートである。 図４のディスプレイ方法でデータ変換ステップの第２フローチャートである。

符号の説明

２１０ ＣＰＵインターフェース部
２２０ メモリ制御部
２３０ ＪＰＥＧデコーディング部
２４０ 信号変換部
２５０ カメラインターフェース部
２５５ プリビューポート
２５７ ＣＯＤＥＣポート
２６０ フレームバッファ
２７０ ディスプレイ制御部

Claims (10)

1. ピクセルブロックに分割したイメージを水平ブロックライン順にエンコーディングし、前記ブロック内では水平ピクセルライン順にエンコーディングしたイメージデータをディスプレイする装置において、
   前記エンコーディングされたイメージデータをデコーディングするデコーディング部と、
   前記デコーディング部が前記エンコーディングされたイメージデータで水平ブロックラインに該当する部分をデコーディングすれば、前記デコーディングされたイメージデータを水平ピクセルライン順に整列されたイメージデータに変換する変換部と、
   前記変換されたイメージデータが画面上にディスプレイされるサイズをスケーリングするインターフェース部と、を備えることを特徴とするディスプレイ装置。
2. 前記変換部は、
   前記デコーディングされたイメージデータを保存部に保存し、
   前記保存部に水平ブロックラインのデコーディングされたイメージデータが保存されれば、前記デコーディング部のデコーディングを中断させた後、前記保存されたイメージデータを変換し、
   前記変換を完了すれば、前記デコーディング部のデコーディングを再開させることを特徴とする請求項１に記載のディスプレイ装置。
3. 前記変換部は、
   前記デコーディング部がデコーディングする水平ブロックラインの変化によって前記デコーディングされたイメージデータを２つの保存部に交互に保存し、
   前記保存されたイメージデータの変換と前記デコーディングされたイメージデータの保存とを併行することを特徴とする請求項１に記載のディスプレイ装置。
4. 前記変換部で、
   前記デコーディングされたイメージデータの変換速度は、前記エンコーディングされたイメージデータのデコーディング速度以上であることを特徴とする請求項３に記載のディスプレイ装置。
5. 前記インターフェース部は、
   前記変換されたイメージデータが画面上にディスプレイされる位置をロテーティングすることを特徴とする請求項１に記載のディスプレイ装置。
6. ピクセルブロックに分割したイメージを水平ブロックライン順にエンコーディングし、前記ブロック内では水平ピクセルライン順にエンコーディングしたイメージデータをディスプレイする方法において、
   （ａ）前記エンコーディングされたイメージデータで第１水平ブロックラインに該当する部分をデコーディングするステップと、
   （ｂ）前記デコーディングされたイメージデータを水平ピクセルライン順に整列されたイメージデータに変換するステップと、
   （ｃ）前記変換されたイメージデータが画面上にディスプレイされるサイズをスケーリングするステップと、を含むことを特徴とするディスプレイ方法。
7. 前記（ｂ）ステップは、
   前記変換が完了すれば、前記エンコーディングされたイメージデータで第２水平ブロックラインに該当する部分をデコーディングするステップをさらに含むことを特徴とする請求項６に記載のディスプレイ方法。
8. 前記（ｂ）ステップは、
   前記デコーディングされたイメージデータの変換と前記エンコーディングされたイメージデータのデコーディングとを並行することを特徴とする請求項６に記載のディスプレイ方法。
9. 前記デコーディングされたイメージデータの変換速度は、前記エンコーディングされたイメージデータのデコーディング速度以上であることを特徴とする請求項７に記載のディスプレイ方法。
10. 前記（ｃ）ステップは、
    前記変換されたイメージデータが画面上にディスプレイされる位置をロテーティングするステップをさらに含むことを特徴とする請求項６に記載のディスプレイ方法。

Images