JPH01189218A - テストパターン発生装置 - Google Patents
テストパターン発生装置Info
- Publication number
- JPH01189218A JPH01189218A JP63013091A JP1309188A JPH01189218A JP H01189218 A JPH01189218 A JP H01189218A JP 63013091 A JP63013091 A JP 63013091A JP 1309188 A JP1309188 A JP 1309188A JP H01189218 A JPH01189218 A JP H01189218A
- Authority
- JP
- Japan
- Prior art keywords
- information
- input
- memory
- output signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路などの回路の機能検査に必要な
テストパターン発生装置に関するものである。
テストパターン発生装置に関するものである。
本発明は回路の機能検査をする際に必要とされるテスト
パターン発生装置において、被検査回路に印加すべき入
力信号及び被検査回路より出力される出力信号の値もし
くはレベルとしての情報と入力信号もしくは出力信号の
変化時刻情報を一対の情報として被検査回路が必要とす
る信号端子数分、テストパターン発生装置内のメモリに
記憶させ、基準信号発生器からの基準信号と記憶された
入出力信号値と変化時刻情報によりテストパターンを発
生するものである。
パターン発生装置において、被検査回路に印加すべき入
力信号及び被検査回路より出力される出力信号の値もし
くはレベルとしての情報と入力信号もしくは出力信号の
変化時刻情報を一対の情報として被検査回路が必要とす
る信号端子数分、テストパターン発生装置内のメモリに
記憶させ、基準信号発生器からの基準信号と記憶された
入出力信号値と変化時刻情報によりテストパターンを発
生するものである。
従来のテストパターン発生装置は第２図で示すように、
基準信号及びタイミング発生器１からの信号をプログラ
ムカウンタ５ａで受け、次に発生すべきテストパターン
を出力するか否かの情報が記憶されたメモリ５ｂをアク
セスする。メモリ５ｂからの出力とタイミング発生器１
からのタイミング情報で波形制御部６は必要とされる波
形を合成する。波形制御部６で合成された波形はレベル
制御部３にて被検査回路４が必要とするレベルとなりテ
ストパターンを発生するものである。
基準信号及びタイミング発生器１からの信号をプログラ
ムカウンタ５ａで受け、次に発生すべきテストパターン
を出力するか否かの情報が記憶されたメモリ５ｂをアク
セスする。メモリ５ｂからの出力とタイミング発生器１
からのタイミング情報で波形制御部６は必要とされる波
形を合成する。波形制御部６で合成された波形はレベル
制御部３にて被検査回路４が必要とするレベルとなりテ
ストパターンを発生するものである。
しかし、従来のテストパターン発生装置は、りイミング
発生器１が発生するタイミングが有限のものであり、ま
た波形制御部６で合成できる波形も有限のものであるた
め被検査回路に印加すべき信号に対して必ずしも満足す
るものではなかった。
発生器１が発生するタイミングが有限のものであり、ま
た波形制御部６で合成できる波形も有限のものであるた
め被検査回路に印加すべき信号に対して必ずしも満足す
るものではなかった。
そこで本発明は、従来のこのような欠点を解決するため
に、任意の時刻において任意の波形を発生することが可
能なテストパターン発生装置を得ることを目的としてい
る。
に、任意の時刻において任意の波形を発生することが可
能なテストパターン発生装置を得ることを目的としてい
る。
上記問題点を解決するために、本発明は、いかなる波形
の信号も変化以前の値から変化する時刻情報と変化後の
値情報によって表現ができることに着目し、時刻情報と
変化後の値情報により任意の信号を発生できるものであ
る。
の信号も変化以前の値から変化する時刻情報と変化後の
値情報によって表現ができることに着目し、時刻情報と
変化後の値情報により任意の信号を発生できるものであ
る。
上記のようなテストパターン発生装置を得ることにより
任意の信号波形を被検査回路に印加することができるよ
うになり、回路検査のためのテストパターン発生が容易
となる。
任意の信号波形を被検査回路に印加することができるよ
うになり、回路検査のためのテストパターン発生が容易
となる。
以下に、本発明の実施例を図面に基づいて説明する。第
１回において時刻情報と変化後の値情報を記憶したメモ
リ２ａの中の時刻情報とタイマ２ｂを比較し、一致しな
ければ基準信号発生器１からの基準信号を計数する。一
致したならば、メモＩＪ ２ ａの中の変化後の値情報
をレベル制御部３へ出力し、レベル制御部３において被
検査回路４が必要とするレベルに制御され被検査回路４
へ印加されるものである。
１回において時刻情報と変化後の値情報を記憶したメモ
リ２ａの中の時刻情報とタイマ２ｂを比較し、一致しな
ければ基準信号発生器１からの基準信号を計数する。一
致したならば、メモＩＪ ２ ａの中の変化後の値情報
をレベル制御部３へ出力し、レベル制御部３において被
検査回路４が必要とするレベルに制御され被検査回路４
へ印加されるものである。
本発明、以上説明したように任意の時刻に任意の波形を
発生することが可能とともに、テストパターン発生に必
要な情報が変化時刻情報と変化後の値情報と簡単な情報
であるため、テストパターンを例えば電子計算器で計算
させた結果をそのまま発生装置の情報として使用できる
効果がある。
発生することが可能とともに、テストパターン発生に必
要な情報が変化時刻情報と変化後の値情報と簡単な情報
であるため、テストパターンを例えば電子計算器で計算
させた結果をそのまま発生装置の情報として使用できる
効果がある。
第１図は、本発明に基づ（実施例のブロック図であり、
第２図は従来のテストパターン発生装置のブロック図を
示す。 １・・・基準信号及びタイミング発生器２ａ・・メモリ ２ｂ・・タイマ ３・・・レベル制御部 ４・・・被検査回路 ５ａ・・プログラムカウンタ ５ｂ・・メモリ ６・・・波形制御部 以上 出願人 セイコー電子工業株式会社 テストパターン光生系晟のブロック図 第１図 夜来のテストパ７−ン光生装置のプロフグ図第２図
第２図は従来のテストパターン発生装置のブロック図を
示す。 １・・・基準信号及びタイミング発生器２ａ・・メモリ ２ｂ・・タイマ ３・・・レベル制御部 ４・・・被検査回路 ５ａ・・プログラムカウンタ ５ｂ・・メモリ ６・・・波形制御部 以上 出願人 セイコー電子工業株式会社 テストパターン光生系晟のブロック図 第１図 夜来のテストパ７−ン光生装置のプロフグ図第２図
Claims (1)
- 回路検査に必要とされる入出力信号値と入出力信号の変
化点時刻を一対として記憶するメモリを持ち、該メモリ
にプログラムされた入出力信号値と変化点時刻から検査
信号を発生することを特徴とするテストパターン発生装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013091A JPH01189218A (ja) | 1988-01-23 | 1988-01-23 | テストパターン発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013091A JPH01189218A (ja) | 1988-01-23 | 1988-01-23 | テストパターン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189218A true JPH01189218A (ja) | 1989-07-28 |
Family
ID=11823491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013091A Pending JPH01189218A (ja) | 1988-01-23 | 1988-01-23 | テストパターン発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189218A (ja) |
-
1988
- 1988-01-23 JP JP63013091A patent/JPH01189218A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0356999A3 (en) | Memory tester | |
| KR20000017333A (ko) | 반도체 집적 회로 설계 및 검증 시스템 | |
| KR890015125A (ko) | 정보처리장치의 자기시험회로 | |
| KR910012749A (ko) | 클럭 버스트를 이용하는 집적회로 시험방법 및 장치 | |
| US6615394B2 (en) | Method and apparatus for preparing a simulation model for semiconductor integrated circuit at power terminal for simulating electromagnetic interference | |
| US5418931A (en) | Method and apparatus for detecting timing errors in digital circuit designs | |
| JPH0481675A (ja) | 半導体デバイステスト装置 | |
| JPH01189218A (ja) | テストパターン発生装置 | |
| JP3488315B2 (ja) | 波形発生装置 | |
| JP2000090693A (ja) | メモリ試験装置 | |
| JP3134409B2 (ja) | Ｌｓｉテスタ | |
| KR100336907B1 (ko) | 메모리 시험장치 | |
| JP2685666B2 (ja) | デジタル論理回路の動的な検査方法 | |
| JP3002575B2 (ja) | 回路異常検出装置 | |
| JPH04244979A (ja) | 遅延テストパターン及びその作成方法 | |
| JP2939571B2 (ja) | 機能テストプログラム生成システム | |
| JPH11191080A (ja) | メモリ試験装置 | |
| JPH01240876A (ja) | Ｌｓｉテスタ | |
| JPS5855873A (ja) | Ｉｃテスタ | |
| JPH0639350Y2 (ja) | Ｉｃ試験装置 | |
| JPH01254877A (ja) | Ｌｓｉテスタ | |
| JPS57169684A (en) | Testing system for integrated circuit element | |
| JPH04181183A (ja) | 半導体集積回路装置の試験装置 | |
| JPH0130113B2 (ja) | ||
| JPH04340482A (ja) | Ｉｃ試験装置のデバイス動作電流測定回路 |