JP2939571B2 - 機能テストプログラム生成システム - Google Patents
機能テストプログラム生成システムInfo
- Publication number
- JP2939571B2 JP2939571B2 JP4223906A JP22390692A JP2939571B2 JP 2939571 B2 JP2939571 B2 JP 2939571B2 JP 4223906 A JP4223906 A JP 4223906A JP 22390692 A JP22390692 A JP 22390692A JP 2939571 B2 JP2939571 B2 JP 2939571B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- pattern
- delay time
- expected value
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、LSI 設計工程に含まれ
る機能テストプログラム生成システムに関する。
る機能テストプログラム生成システムに関する。
【０００２】
【従来の技術】図３は従来の機能テストプログラム生成
システムの構成を示すブロック図である。シミュレーシ
ョン実行部１は、製品規格値の動作条件から、動作温
度，使用プロセス，電源電圧等の条件を変化させた各動
作条件下での、回路構成要素それぞれに許容される最大
遅延及び最小遅延を設定したタイミングシミュレーショ
ンを行い、製品規格の許容範囲内で最大の遅延時間を設
定した場合の出力信号パターンである期待値パターンを
含むシミュレーション結果を MAX遅延結果保持部２が保
持し、製品規格の許容範囲内で最小の遅延時間を設定し
た場合の期待値パターンを含むシミュレーション結果を
MIN遅延結果保持部３が保持する。
システムの構成を示すブロック図である。シミュレーシ
ョン実行部１は、製品規格値の動作条件から、動作温
度，使用プロセス，電源電圧等の条件を変化させた各動
作条件下での、回路構成要素それぞれに許容される最大
遅延及び最小遅延を設定したタイミングシミュレーショ
ンを行い、製品規格の許容範囲内で最大の遅延時間を設
定した場合の出力信号パターンである期待値パターンを
含むシミュレーション結果を MAX遅延結果保持部２が保
持し、製品規格の許容範囲内で最小の遅延時間を設定し
た場合の期待値パターンを含むシミュレーション結果を
MIN遅延結果保持部３が保持する。
【０００３】テストパターンジェネレータ（ TPGと略記
する）実行部５は、動作条件毎に、MAX遅延結果保持部
２が保持するデータ、即ち期待値パターンと、タイミン
グシミュレーション時と同等の入力信号列を実機に入力
させた結果、実機から出力される出力信号パターンと
を、ストローブ信号のタイミングに同期して比較させる
MAX遅延用テストプログラム８を生成するとともに、 MI
N遅延結果保持部３が保持するデータから、同様の MIN
遅延用テストプログラム９を生成する。
する）実行部５は、動作条件毎に、MAX遅延結果保持部
２が保持するデータ、即ち期待値パターンと、タイミン
グシミュレーション時と同等の入力信号列を実機に入力
させた結果、実機から出力される出力信号パターンと
を、ストローブ信号のタイミングに同期して比較させる
MAX遅延用テストプログラム８を生成するとともに、 MI
N遅延結果保持部３が保持するデータから、同様の MIN
遅延用テストプログラム９を生成する。
【０００４】LSI実機における信号伝搬遅延を検証する
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された MAX遅延用テストプログ
ラム８と MIN遅延用テストプログラム９との２つのプロ
グラムをそれぞれ使用した機能テストを２回行う。
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された MAX遅延用テストプログ
ラム８と MIN遅延用テストプログラム９との２つのプロ
グラムをそれぞれ使用した機能テストを２回行う。
【０００５】
【発明が解決しようとする課題】従来の機能テストプロ
グラム生成システムは以上のような構成であるので、製
品規格値の動作条件から、動作温度，使用プロセス，電
源電圧等の動作条件を変化させ、 MAX遅延及び MIN遅延
のタイミングシミュレーションを行い、各遅延条件ごと
の結果を個々に TPG処理し、実機テストでの動作条件に
合わせた MAX遅延用及び MIN遅延用の２つのテストプロ
グラムを別々に使用して機能テストを２回行うため、実
機の機能テストに多くの人手と時間を要するという問題
がある。
グラム生成システムは以上のような構成であるので、製
品規格値の動作条件から、動作温度，使用プロセス，電
源電圧等の動作条件を変化させ、 MAX遅延及び MIN遅延
のタイミングシミュレーションを行い、各遅延条件ごと
の結果を個々に TPG処理し、実機テストでの動作条件に
合わせた MAX遅延用及び MIN遅延用の２つのテストプロ
グラムを別々に使用して機能テストを２回行うため、実
機の機能テストに多くの人手と時間を要するという問題
がある。
【０００６】本発明はこのような問題点を解決するため
になされたものであって、最大遅延及び最小遅延共用の
機能テストプログラムを生成することにより、実機の機
能テストに要する人手及び時間が大幅に減少する機能テ
ストプログラム生成システムの提供を目的とする。
になされたものであって、最大遅延及び最小遅延共用の
機能テストプログラムを生成することにより、実機の機
能テストに要する人手及び時間が大幅に減少する機能テ
ストプログラム生成システムの提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る機能テスト
プログラム生成システムは、許容される最大遅延及び最
小遅延を設定したタイミングシミュレーションの結果、
最大遅延時と最小遅延時との期待値パターンが一致する
信号伝搬期間においては期待値パターンと実回路での出
力信号パターンとを比較する一方、最大遅延時と最小遅
延時との期待値パターンが一致しない信号伝搬期間、即
ち遅延時間差が生じた信号伝搬期間において、生じた遅
延時間差が、予め記憶している許容値を超えない場合
は、遅延時間差が生じる伝搬期間の期待値パターンと、
実回路での出力信号パターンとを比較しない機能テスト
プログラムを生成する。また遅延時間差が許容値を超え
る動作エラーを生じさせる場合は、動作エラーを生じさ
せる動作条件を出力する。
プログラム生成システムは、許容される最大遅延及び最
小遅延を設定したタイミングシミュレーションの結果、
最大遅延時と最小遅延時との期待値パターンが一致する
信号伝搬期間においては期待値パターンと実回路での出
力信号パターンとを比較する一方、最大遅延時と最小遅
延時との期待値パターンが一致しない信号伝搬期間、即
ち遅延時間差が生じた信号伝搬期間において、生じた遅
延時間差が、予め記憶している許容値を超えない場合
は、遅延時間差が生じる伝搬期間の期待値パターンと、
実回路での出力信号パターンとを比較しない機能テスト
プログラムを生成する。また遅延時間差が許容値を超え
る動作エラーを生じさせる場合は、動作エラーを生じさ
せる動作条件を出力する。
【０００８】
【作用】本発明に係る機能テストプログラム生成システ
ムは、各動作条件下での最大遅延及び最小遅延を設定し
たタイミングシミュレーションを実行して得られたそれ
ぞれの期待値パターンが一致した信号伝搬期間は、最大
遅延時と最小遅延時との期待値パターン間に遅延時間差
が生じて当然であるにもかかわらずシミュレーションで
は遅延が生じておらず、仕様を満足しているか否かを実
回路で検証する必要があるので、この信号伝搬期間の最
大遅延時又は最小遅延時の期待値パターン（同一パター
ン）と出力信号パターンとを比較する機能テストプログ
ラムを生成する一方、最大遅延時と最小遅延時との期待
値パターン間に遅延時間差が生じている信号伝搬期間の
遅延時間差が、予め記憶している許容値を超えない場合
は、最大遅延時と最小遅延時との遅延時間の設定の差に
より生じるべき遅延が生じているので、この信号伝搬期
間のストロープ信号をマスクする等して、この信号伝搬
期間の期待値パターンと、タイミングシミュレーション
時に模擬回路に入力した入力信号列を実回路に入力して
出力される出力信号パターンとを比較しない機能テスト
プログラムを生成する。また、遅延時間差が許容値を超
えて動作エラーを生じさせる場合は、シミュレーション
時に既にエラーを検出したので、機能テストプログラム
は生成せず、動作エラーを生じさせる動作条件を出力す
る。
ムは、各動作条件下での最大遅延及び最小遅延を設定し
たタイミングシミュレーションを実行して得られたそれ
ぞれの期待値パターンが一致した信号伝搬期間は、最大
遅延時と最小遅延時との期待値パターン間に遅延時間差
が生じて当然であるにもかかわらずシミュレーションで
は遅延が生じておらず、仕様を満足しているか否かを実
回路で検証する必要があるので、この信号伝搬期間の最
大遅延時又は最小遅延時の期待値パターン（同一パター
ン）と出力信号パターンとを比較する機能テストプログ
ラムを生成する一方、最大遅延時と最小遅延時との期待
値パターン間に遅延時間差が生じている信号伝搬期間の
遅延時間差が、予め記憶している許容値を超えない場合
は、最大遅延時と最小遅延時との遅延時間の設定の差に
より生じるべき遅延が生じているので、この信号伝搬期
間のストロープ信号をマスクする等して、この信号伝搬
期間の期待値パターンと、タイミングシミュレーション
時に模擬回路に入力した入力信号列を実回路に入力して
出力される出力信号パターンとを比較しない機能テスト
プログラムを生成する。また、遅延時間差が許容値を超
えて動作エラーを生じさせる場合は、シミュレーション
時に既にエラーを検出したので、機能テストプログラム
は生成せず、動作エラーを生じさせる動作条件を出力す
る。
【０００９】
【実施例】以下、本発明をその実施例を示す図に基づい
て説明する。図１は本発明に係る機能テストプログラム
生成システム（本発明システムという）のブロック図で
ある。シミュレーション実行部１は、製品規格値の動作
条件から、動作温度，使用プロセス，電源電圧等の条件
を変化させた各動作条件下での、回路構成要素それぞれ
に許容される最大遅延及び最小遅延を設定したタイミン
グシミュレーションを行い、製品規格の許容範囲内で最
大の遅延時間を設定した場合の出力信号パターンである
期待値パターンを含むシミュレーション結果を MAX遅延
結果保持部２が保持し、製品規格の許容範囲内で最小の
遅延時間を設定した場合の期待値パターンを含むシミュ
レーション結果を MIN遅延結果保持部３が保持する。
て説明する。図１は本発明に係る機能テストプログラム
生成システム（本発明システムという）のブロック図で
ある。シミュレーション実行部１は、製品規格値の動作
条件から、動作温度，使用プロセス，電源電圧等の条件
を変化させた各動作条件下での、回路構成要素それぞれ
に許容される最大遅延及び最小遅延を設定したタイミン
グシミュレーションを行い、製品規格の許容範囲内で最
大の遅延時間を設定した場合の出力信号パターンである
期待値パターンを含むシミュレーション結果を MAX遅延
結果保持部２が保持し、製品規格の許容範囲内で最小の
遅延時間を設定した場合の期待値パターンを含むシミュ
レーション結果を MIN遅延結果保持部３が保持する。
【００１０】マージン値情報保持部４は、製品規格上許
容される最大遅延と最小遅延との期待値パターン間に発
生すると予想される遅延時間差をマージン値として保持
している。テストパターンジェネレータ（ TPGと略記す
る）実行部５は、、動作条件毎に、 MAX遅延結果保持部
２が保持するデータと、 MIN遅延結果保持部３が保持す
るデータとを比較して、即ち、２つの期待値パターンの
同時刻の出力値を比較して、これらが一致する信号伝搬
期間においては期待値パターンと実機での出力信号パタ
ーンとを比較する一方、２つの期待値パターンの同時刻
の出力値が一致せず、最大遅延時の出力値がこの時刻の
最小遅延時の出力値と同一になるまでの間の遅延時間差
がマージン値情報保持部４に保持されるマージン値を超
えない場合は、遅延時間差が生じる期間のストローブ信
号をマスクした MAX遅延及び MIN遅延の共用テストプロ
グラム６を生成する。また最大遅延時と最小遅延時との
期待値パターン間の遅延時間差がマージン値を超える場
合は動作エラーを生じさせる動作条件をエラーリスト７
として出力する。
容される最大遅延と最小遅延との期待値パターン間に発
生すると予想される遅延時間差をマージン値として保持
している。テストパターンジェネレータ（ TPGと略記す
る）実行部５は、、動作条件毎に、 MAX遅延結果保持部
２が保持するデータと、 MIN遅延結果保持部３が保持す
るデータとを比較して、即ち、２つの期待値パターンの
同時刻の出力値を比較して、これらが一致する信号伝搬
期間においては期待値パターンと実機での出力信号パタ
ーンとを比較する一方、２つの期待値パターンの同時刻
の出力値が一致せず、最大遅延時の出力値がこの時刻の
最小遅延時の出力値と同一になるまでの間の遅延時間差
がマージン値情報保持部４に保持されるマージン値を超
えない場合は、遅延時間差が生じる期間のストローブ信
号をマスクした MAX遅延及び MIN遅延の共用テストプロ
グラム６を生成する。また最大遅延時と最小遅延時との
期待値パターン間の遅延時間差がマージン値を超える場
合は動作エラーを生じさせる動作条件をエラーリスト７
として出力する。
【００１１】LSI実機における信号伝搬遅延を検証する
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された共用テストプログラム６
を使用して機能テストを行う。
機能テストは、実機テストでの動作条件に対応する動作
条件下で実行したタイミングシミュレーションの結果、
TPG実行部５により生成された共用テストプログラム６
を使用して機能テストを行う。
【００１２】以上のような構成の本発明システムによる
機能テストプログラム生成の手順を図２に示すフローチ
ャートに基づいて説明する。なお、図中、 MAX遅延シミ
ュレーション結果の時刻ｔにおけるサンプル信号値をMa
x(t)、 MIN遅延シミュレーション結果の時刻ｔにおける
サンプル信号値をMin(t)、マージン値をＭとする。
機能テストプログラム生成の手順を図２に示すフローチ
ャートに基づいて説明する。なお、図中、 MAX遅延シミ
ュレーション結果の時刻ｔにおけるサンプル信号値をMa
x(t)、 MIN遅延シミュレーション結果の時刻ｔにおける
サンプル信号値をMin(t)、マージン値をＭとする。
【００１３】TPG実行部５は、各動作条件下で、最大遅
延及び最小遅延を設定してシミュレーション実行部１に
より実行されたタイミングシミュレーションの結果、 M
AX遅延結果保持部２が保持する出力信号の期待値パター
ンと、 MIN遅延結果保持部３が保持する出力信号の期待
値パターンとからMax(t)，Min(t)を抽出し(S1)、Max(t)
とMin(t)とでサンプル信号値が不一致になる時刻ｔがあ
るか否かを判定し(S2)、不一致になる時刻ｔがない場合
は MAX遅延及び MIN遅延の遅延時間に時間差がないので
サンプル信号値をそのまま実機での出力信号パターンと
比較すべき出力パターンとして出力する(S3)。
延及び最小遅延を設定してシミュレーション実行部１に
より実行されたタイミングシミュレーションの結果、 M
AX遅延結果保持部２が保持する出力信号の期待値パター
ンと、 MIN遅延結果保持部３が保持する出力信号の期待
値パターンとからMax(t)，Min(t)を抽出し(S1)、Max(t)
とMin(t)とでサンプル信号値が不一致になる時刻ｔがあ
るか否かを判定し(S2)、不一致になる時刻ｔがない場合
は MAX遅延及び MIN遅延の遅延時間に時間差がないので
サンプル信号値をそのまま実機での出力信号パターンと
比較すべき出力パターンとして出力する(S3)。
【００１４】ステップS2の判定の結果、サンプル信号値
が不一致になる時刻ｔがある場合、不一致になる時刻ｔ
の Min遅延時の出力値に、 Max遅延時の出力値が一致す
るまでの間の遅延時間差がマージン値Ｍ以下であるか否
かを判定する(S4)。
が不一致になる時刻ｔがある場合、不一致になる時刻ｔ
の Min遅延時の出力値に、 Max遅延時の出力値が一致す
るまでの間の遅延時間差がマージン値Ｍ以下であるか否
かを判定する(S4)。
【００１５】不一致期間の遅延時間差がマージン値Ｍ以
下の場合、実機の出力信号パターンと、遅延時間差がマ
ージン値以下である不一致期間の期待値パターンとを比
較して実機の機能を検証する必要がないので、不一致期
間のストローブ信号をマスクして期待値パターンを出力
する(S5)。
下の場合、実機の出力信号パターンと、遅延時間差がマ
ージン値以下である不一致期間の期待値パターンとを比
較して実機の機能を検証する必要がないので、不一致期
間のストローブ信号をマスクして期待値パターンを出力
する(S5)。
【００１６】一方、ステップS4の判定の結果、不一致期
間の遅延時間差がマージン値Ｍを超える場合は論理動作
エラーを生じることを検出したので、その時のタイミン
グシミュレーションにおける動作条件をエラーリストと
して出力する(S6)。設計者はこのエラーリストを参照
し、所定の動作条件下で動作エラーを生じる素子を、他
の素子に置き換える等して設計を変更する。
間の遅延時間差がマージン値Ｍを超える場合は論理動作
エラーを生じることを検出したので、その時のタイミン
グシミュレーションにおける動作条件をエラーリストと
して出力する(S6)。設計者はこのエラーリストを参照
し、所定の動作条件下で動作エラーを生じる素子を、他
の素子に置き換える等して設計を変更する。
【００１７】
【発明の効果】以上のように、本発明システムは、最大
遅延及び最小遅延で共用の機能テストプログラムを生成
するとともに、動作エラーを生じさせる動作条件をエラ
ーとして出力するので、実回路の機能テストに要する人
手及び時間を大幅に減少させるという優れた効果を奏す
る。
遅延及び最小遅延で共用の機能テストプログラムを生成
するとともに、動作エラーを生じさせる動作条件をエラ
ーとして出力するので、実回路の機能テストに要する人
手及び時間を大幅に減少させるという優れた効果を奏す
る。
【図１】本発明システムのブロック図である。
【図２】本発明システムによる機能テストプログラムの
生成手順を示すフローチャートである。
生成手順を示すフローチャートである。
【図３】従来の機能テストプログラム生成システムのブ
ロック図である。
ロック図である。
１ シミュレーション実行部 ２ MAX遅延結果保持部 ３ MIN遅延結果保持部 ４ マージン値情報保持部 ５ TPG実行部 ６ 共用テストプログラム ７ エラーリスト
Claims (1)
- 【請求項１】 入力信号列を模擬回路に与え、各動作条
件下での回路構成要素それぞれに許容される最大遅延及
び最小遅延を設定したタイミングシミュレーションを実
行した結果得られた出力信号の期待値パターンと、前記
入力信号列を実回路に入力した結果得られる該実回路で
の出力信号パターンとを比較して、該実回路における信
号伝搬遅延が仕様を満足しているか否かを検証すべき機
能テストプログラムを生成するシステムにおいて、最大
遅延時の期待値パターン及び最小遅延時の期待値パター
ン間の遅延時間差の許容値を記憶する手段と、最大遅延
時と最小遅延時とで期待値パターンが一致する信号伝搬
期間の、最大遅延時又は最小遅延時の期待値パターンを
実回路での出力信号パターンと比較する機能テストプロ
グラムを生成する一方、最大遅延時と最小遅延時とのタ
イミングシミュレーションで遅延時間差が生じる信号伝
搬期間での最大遅延時と最小遅延時との期待値パターン
間の遅延時間差が前記許容値を超えない場合は、該信号
伝搬期間における期待値パターンと該信号伝搬期間にお
ける実回路での出力信号パターンとを比較しない機能テ
ストプログラムを生成する手段と、前記遅延時間差が前
記許容値を超えて動作エラーを生じさせる場合は、該動
作エラーを生じさせる動作条件を出力する手段とを備え
たことを特徴とする機能テストプログラム生成システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223906A JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4223906A JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0668190A JPH0668190A (ja) | 1994-03-11 |
| JP2939571B2 true JP2939571B2 (ja) | 1999-08-25 |
Family
ID=16805567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4223906A Expired - Lifetime JP2939571B2 (ja) | 1992-08-24 | 1992-08-24 | 機能テストプログラム生成システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939571B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023119519A1 (ja) * | 2021-12-22 | 2023-06-29 | 三菱電機株式会社 | Ｆａ制御テスト支援プログラム、ｆａ制御テスト支援装置、ｆａ制御テスト支援方法及びｆａ制御テスト支援システム |
-
1992
- 1992-08-24 JP JP4223906A patent/JP2939571B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0668190A (ja) | 1994-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Cheng et al. | Generation of high quality tests for robustly untestable path delay faults | |
| EP1093619A1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US7478304B2 (en) | Apparatus for accelerating through-the-pins LBIST simulation | |
| US8271915B1 (en) | One-pass method for implementing a flexible testbench | |
| JP2939571B2 (ja) | 機能テストプログラム生成システム | |
| US6505149B1 (en) | Method and system for verifying a source-synchronous communication interface of a device | |
| US6246971B1 (en) | Testing asynchronous circuits | |
| US5910901A (en) | Logic simulator | |
| US20050038640A1 (en) | Method and apparatus for automatically testing the design of a simulated integrated circuit | |
| JPH05142303A (ja) | デジタル論理回路の動的な検査方法 | |
| US6586959B1 (en) | Method and apparatus for testing circuitry | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP3698413B2 (ja) | デジタル回路検証装置及び検証方法 | |
| JPH10227842A (ja) | テストパターン生成装置 | |
| JPH0439627B2 (ja) | ||
| JP2979798B2 (ja) | テストパタン保証方法 | |
| JPH06294844A (ja) | ディジタル回路のテスト装置 | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| JPH113361A (ja) | 論理回路検証装置、論理回路検証方法及び論理回路検証プログラムを格納したコンピュータ読み取り可能な記録媒体 | |
| JPH04271437A (ja) | テストパタン生成方式 | |
| JPH11126158A (ja) | 乱数発生装置および方法、回路評価装置および方法、情報記憶媒体 | |
| JPH01240876A (ja) | Ｌｓｉテスタ | |
| EP1070297A1 (en) | Method and apparatus for automatically testing the design of a simulated integrated circuit | |
| Gnusin | FPGA-based Clock Domain Crossing Validation for Safety-Critical Designs |