JPH11126158A - 乱数発生装置および方法、回路評価装置および方法、情報記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 回帰する疑似的な乱数のランダム性を改善す
る。 【解決手段】 Ｌ個のシフトレジスタＡ〜Ｃの各々ｍ個
のレジスタ回路１３で二値データを保持させ、クロック
信号に対応して二値データをシフトレジスタＡ〜Ｃごと
に順次シフトさせる。このとき、Ｌ個の演算回路１６_Ａ
〜１６_Ｃが各々所定のレジスタ回路１３で保持された二
値データで演算を実行して結果をＬ個のシフトレジスタ
Ａ〜Ｃの第一番目のレジスタ回路１３に個々に入力させ
る。Ｌｍ個のレジスタ回路１３で個々に保持された二値
データが乱数出力端子１５に乱数としてパラレルに出力
されるので、この乱数は前回とはＬ個の二値データがシ
フトして新規にＬ個の二値データが追加された状態とな
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号の入
力に対応して回帰する疑似的な乱数を発生する乱数発生
装置および方法と、この乱数発生装置および方法を利用
してノイズ訂正回路を評価する回路評価装置および方法
と、コンピュータのデータ処理で乱数を発生させるプロ
グラムが格納された情報記憶媒体とに関する。

【０００２】

【従来の技術】従来、信号のノイズを訂正する誤り訂正
ＬＳＩ(Ｌarge Ｓcale ＩntegratedＣircuit)などの
ノイズ訂正回路が通信装置などに利用されており、この
ようなノイズ訂正回路の性能を評価する回路評価装置に
乱数発生装置が利用されている。つまり、ノイズ訂正回
路はノイズが挿入された信号を適正な状態に訂正するの
で、回路評価装置は乱数発生装置が発生する乱数を利用
してノイズを信号に挿入する。

【０００３】このように回路評価装置などに利用される
乱数発生装置は、クロック信号の入力に対応して回帰す
る疑似的な乱数を発生するもので、一般的にシフトレジ
スタを利用して形成されている。このような乱数発生装
置の一従来例を図４を参照して以下に説明する。なお、
同図は乱数発生装置を示すブロック図である。

【０００４】ここで例示する乱数発生装置１は、その主
要部分として一個のシフトレジスタ２を具備しており、
このシフトレジスタ２は、シリアルに接続されたｍ個の
レジスタ回路３からなる。このシフトレジスタ２のｍ個
のレジスタ回路３の出力端子は、ｍビットの乱数出力端
子４にパラレルに接続されており、シフトレジスタ２の
ｍ個のレジスタ回路３の各々の制御端子には、一個のク
ロック入力端子５が共通に接続されている。

【０００５】そして、ここで例示する乱数発生装置１で
は、シフトレジスタ２の特定の二個のレジスタ回路３の
出力端子が排他的論理和回路からなる演算回路６の一対
の入力端子に接続されており、この演算回路６の一個の
出力端子がシフトレジスタ２の第一番目のレジスタ回路
３の入力端子に接続されている。

【０００６】上述のような構造の乱数発生装置１は、ク
ロック信号の入力に対応して回帰する疑似的な乱数を発
生する。つまり、シフトレジスタ２のｍ個のレジスタ回
路３は二値データを個々に保持しており、このｍ個の二
値データはクロック信号が入力されるごとに一つずつシ
フトするので、このｍ個の二値データがｍ桁の二進数と
して乱数出力端子４にパラレルに出力される。

【０００７】このとき、二個のレジスタ回路３で保持さ
れた二つの二値データが演算回路６で排他的論理和され
て第一番目のレジスタ回路３に入力されるので、クロッ
ク信号が入力されるごとに乱数出力端子４に出力される
ｍ桁の二進数は変化することになり、ここに回帰する疑
似的な乱数が発生することになる。

【０００８】

【発明が解決しようとする課題】上述のような乱数発生
装置１は、シフトレジスタ２を利用した簡単な構造で、
クロック信号の入力に対応して回帰する疑似的な乱数を
発生することができる。しかし、このように発生する乱
数は、前回の数値を一つだけシフトさせて先頭に新規の
二値データを一つだけ挿入したものなので、前回の数値
との相関性が高くランダム性が良好でない。

【０００９】例えば、ｍ＝１５とした乱数発生装置１で
乱数を発生させ、この乱数の系列に対して高速フーリエ
変換を施して周波数成分のパワースペクトルを求める
と、図５に示すように、そのパワースペクトルは一様に
分布せず周波数に対して偏っていることが分かる。

【００１０】このため、上述のような乱数発生装置１を
回路評価装置に利用しても、評価対象であるノイズ訂正
回路に入力する信号に多様なノイズを挿入することがで
きず、信号に挿入するノイズに偏りが発生するためにノ
イズ訂正回路の評価試験を良好に実行することができな
い。

【００１１】本発明は上述のような課題に鑑みてなされ
たものであり、回帰する疑似的な乱数を良好なランダム
性で発生させる乱数発生装置および方法、この乱数発生
装置および方法を利用してノイズ訂正回路を良好に評価
する回路評価装置および方法、コンピュータに回帰する
疑似的な乱数を良好なランダム性で発生させるプログラ
ムが格納された情報記憶媒体、を提供することを目的と
する。

【００１２】

【課題を解決するための手段】本発明の一の乱数発生装
置は、各々がシリアルに接続された複数のレジスタ回路
からなるｎ個のシフトレジスタと、多数の前記レジスタ
回路の全部に共通のクロック信号を順次供給するクロッ
ク入力端子と、多数の前記レジスタ回路で個々に保持さ
れた二値データを乱数としてパラレルに出力する乱数出
力端子と、各々所定の前記レジスタ回路で保持された二
値データで所定の演算を実行して結果の二値データをｎ
個の前記シフトレジスタの第一番目の前記レジスタ回路
に個々に入力するｎ個の演算回路と、を具備している。

【００１３】従って、ｎ個のシフトレジスタの各々の複
数のレジスタ回路で二値データが保持され、クロック入
力端子から供給される全部のレジスタ回路に共通に供給
されるクロック信号に対応して二値データがシフトレジ
スタごとに順次シフトする。このとき、ｎ個の演算回路
が各々所定のレジスタ回路で保持された二値データで所
定の演算を実行して結果の二値データをｎ個のシフトレ
ジスタの第一番目のレジスタ回路に個々に入力するの
で、多数のレジスタ回路で個々に保持された二値データ
が乱数出力端子に乱数としてパラレルに出力される。

【００１４】乱数として出力される二値データがｎ個の
シフトレジスタで保持されており、これらのシフトレジ
スタの第一番目のレジスタ回路にはｎ個の演算結果が個
々に入力されるので、出力される乱数は前回とはｎ個の
二値データがシフトして新規にｎ個の二値データが追加
された状態となる。

【００１５】なお、本発明で云う乱数とは疑似的なもの
で良く、実際に完全にランダムである必要はない。ま
た、ここで云う乱数とは、複数の二値データをパラレル
に出力したものであり、いわゆるランダムノイズと同意
である。演算回路とは複数の二値データで所定の演算を
実行して一つの二値データを出力するものであれば良
く、例えば、排他的論理和回路などの論理演算回路を許
容する。

【００１６】本発明の他の乱数発生装置は、各々複数の
二値データをシリアルに保持するｎ個の二値保持手段
と、ｎ個の前記二値保持手段の各々で保持された複数の
二値データをシリアルに順次シフトさせる二値シフト手
段と、ｎ個の前記二値保持手段で保持された多数の二値
データを乱数としてパラレルに出力する乱数出力手段
と、ｎ個の前記二値保持手段の所定位置で保持された二
値データで所定の演算を実行して結果の二値データをｎ
個の前記二値保持手段の第一番目の二値データの保持位
置に個々に入力するｎ個の二値演算手段と、を具備して
いる。

【００１７】従って、ｎ個の二値保持手段の各々で複数
の二値データがシリアルに保持され、このｎ個の二値保
持手段の各々で保持された複数の二値データが二値シフ
ト手段によりシリアルに順次シフトされる。このとき、
ｎ個の二値演算手段がｎ個の二値保持手段の所定位置で
保持された二値データで所定の演算を実行して結果の二
値データをｎ個の二値保持手段の第一番目の二値データ
の保持位置に個々に入力するので、ｎ個の二値保持手段
で保持された多数の二値データが乱数出力手段により乱
数としてパラレルに出力される。

【００１８】乱数として出力される二値データがｎ個の
乱数保持手段で保持されており、これらの乱数保持手段
の第一番目の保持位置にはｎ個の演算結果が個々に入力
されるので、出力される乱数は前回とはｎ個の二値デー
タがシフトして新規にｎ個の二値データが追加された状
態となる。

【００１９】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。

【００２０】本発明の乱数発生方法は、ｎ個のシフトレ
ジスタの各々の複数のレジスタ回路で二値データを個々
に保持させ、多数の前記レジスタ回路の全部に共通のク
ロック信号を順次供給して二値データをｎ個の前記シフ
トレジスタごとに順次シフトさせ、所定の前記レジスタ
回路で保持された二値データでｎ個の所定の演算を各々
実行して結果のｎ個の二値データをｎ個の前記シフトレ
ジスタの第一番目の前記レジスタ回路に個々に入力さ
せ、多数の前記レジスタ回路で個々に保持された二値デ
ータを乱数としてパラレルに出力するようにした。

【００２１】従って、乱数として出力される二値データ
がｎ個のシフトレジスタで保持されており、これらのシ
フトレジスタの第一番目のレジスタ回路にはｎ個の演算
結果が個々に入力されるので、出力される乱数は前回と
はｎ個の二値データがシフトして新規にｎ個の二値デー
タが追加された状態となる。

【００２２】本発明の回路評価装置は、本発明の乱数発
生装置と、適正な信号を発生する信号発生手段と、該信
号発生手段が発生した適正な信号に前記乱数発生装置が
発生する乱数を利用してノイズを挿入するノイズ挿入手
段と、該ノイズ挿入手段でノイズが挿入された信号を評
価対象であるノイズ訂正回路に入力する信号入力手段
と、前記ノイズ訂正回路が訂正した信号を前記信号発生
手段が発生した信号と比較する信号比較手段と、を具備
している。

【００２３】従って、本発明の乱数発生装置が乱数を発
生するので、信号発生手段が発生した適正な信号に、ノ
イズ挿入手段により乱数を利用してノイズが挿入され
る。このノイズが挿入された信号が、信号入力手段によ
り評価対象であるノイズ訂正回路に入力され、このノイ
ズ訂正回路が訂正した信号が信号比較手段により信号発
生手段が発生した信号と比較されるので、この比較結果
によりノイズ訂正回路の性能が評価される。

【００２４】本発明の回路評価方法は、適正な信号を発
生させ、この適正な信号にノイズを挿入し、このノイズ
が挿入された信号を評価対象であるノイズ訂正回路に入
力し、このノイズ訂正回路が訂正した信号を最前の訂正
な信号と比較するようにした回路評価方法において、本
発明の乱数発生方法により発生させた乱数を利用してノ
イズを信号に挿入するようにした。従って、訂正な信号
にノイズを挿入してノイズ訂正回路に入力するとき、本
発明の乱数発生方法で発生する乱数を利用してノイズが
訂正な信号に挿入される。

【００２５】本発明の情報記憶媒体は、コンピュータが
読取自在なソフトウェアが格納されている情報記憶媒体
において、各々複数のｎ組のシリアルな二値データを保
存すること、ｎ組の複数の二値データをシリアルに順次
シフトさせること、ｎ組のシリアルな二値データの所定
位置の二値データで所定の演算を実行して結果のｎ個の
二値データをｎ組の二値データの第一番目に個々に入力
すること、保存された多数の二値データを乱数としてパ
ラレルに出力すること、をコンピュータに実行させるた
めのプログラムが格納されている。

【００２６】従って、乱数として出力される二値データ
がｎ組に分類されて保持されており、これらのｎ組のシ
リアルデータの第一番目にｎ個の演算結果が個々に入力
されるので、出力される乱数は前回とはｎ個の二値デー
タがシフトして新規にｎ個の二値データが追加された状
態となる。

【００２７】なお、本発明で云う情報記憶媒体とは、コ
ンピュータに各種処理を実行させるためのプログラムが
事前に格納されたものであれば良く、例えば、コンピュ
ータを一部とする装置に固定されているＲＯＭ(Ｒead
Ｏnly Ｍemory)やＨＤＤ(Ｈard Ｄisc Ｄrive)、コ
ンピュータを一部とする装置に着脱自在に装填されるＣ
Ｄ(Ｃompact Ｄisc)−ＲＯＭやＦＤ(Ｆloppy Ｄis
c)、等を許容する。

【００２８】また、本発明で云うコンピュータとは、プ
ログラムを読み取って対応する処理動作を実行できる装
置であれば良く、例えば、ＣＰＵ(Ｃentral Ｐrocessi
ngＵnit)を主体として、これにＲＯＭやＲＡＭ(Ｒandom
Ａccess Ｍemory)やＩ／Ｆ(Ｉnterface)等の各種デ
バイスが必要により接続された装置などを許容する。

【００２９】なお、本発明でコンピュータに二値データ
をデータ保存させることは、例えば、コンピュータが事
前に接続されているＲＡＭ等の情報記憶媒体に各種デー
タを格納することや、コンピュータが一部として具備し
ている内部メモリに各種データを格納することや、本発
明の情報記憶媒体がＦＤ等の場合に、そこにコンピュー
タが各種データを格納すること、等を許容する。

【００３０】

【発明の実施の形態】本発明の実施の一形態を図１ない
し図３を参照して以下に説明する。なお、本実施の形態
に関して前述した一従来例と同一の部分は、同一の名称
を使用して詳細な説明は省略する。図１は本実施の形態
の乱数発生装置を示すブロック図、図２は本実施の形態
の回路評価装置であるＬＳＩ評価システムを示すブロッ
ク図、図３は乱数の系列を高速フーリエ変換した周波数
成分のパワースペクトルを示す特性図である。

【００３１】本実施の形態の乱数発生装置１１は、図１
に示すように、その主要部分としてレジスタユニット１
２を具備しているが、このレジスタユニット１２は、二
値保持手段である三個のシフトレジスタＡ〜Ｃ（図示せ
ず）からなり、これら三個のシフトレジスタＡ〜Ｃは、
各々ｍ個のレジスタ回路１３からなる。

【００３２】つまり、同図では一個のレジスタユニット
１２に３ｍ個のレジスタ回路１３が一列に配列されてい
るが、これらのレジスタ回路１３は実際には三個ごとに
シリアルに接続されているので、ここに各々ｍ個のレジ
スタ回路１３からなる三個のシフトレジスタＡ〜Ｃが形
成されている。

【００３３】そして、二値シフト手段に相当する一個の
クロック入力端子１４が、レジスタユニット１２の３ｍ
個のレジスタ回路１３の全部の制御端子に接続されてお
り、レジスタユニット１２の３ｍ個のレジスタ回路１３
の全部の出力端子が、乱数出力手段である３ｍビットの
一個の乱数出力端子１５にパラレルに接続されている。

【００３４】本実施の形態の乱数発生装置１では、排他
的論理和回路からなる二値演算手段である演算回路１６
_Ａ〜１６_ＣもシフトレジスタＡ〜Ｃに対応した三個とさ
れており、これら三個の演算回路１６_Ａ〜１６_Ｃの出力
端子は三個のシフトレジスタＡ〜Ｃの第一番目のレジス
タ回路１３に個々に接続されている。

【００３５】なお、本実施の形態の乱数発生装置１で
は、三個の演算回路１６の各々一対の入力端子と三個の
シフトレジスタＡ〜Ｃとの関連は無く、三個の演算回路
１６の各々一対の入力端子はレジスタユニット１２の適
当なレジスタ回路１３の出力端子に接続されている。

【００３６】上述のような構成からなる本実施の形態の
乱数発生装置１１は、回路評価装置２１の一部として形
成されている。本実施の形態の回路評価装置２１は、図
２に示すように、主要部分としてＢＥＲ(Ｂit Ｅrror
Ｒate)測定器２２とノイズ発生器２３とを具備してお
り、このノイズ発生器２３に本実施の形態の乱数発生装
置１１が内蔵されている。ＢＥＲ測定器２２は、信号発
生手段と信号比較手段とを機能として論理的に具備して
おり、ノイズ発生器２３は、ノイズ挿入手段と信号入力
手段とを機能として論理的に具備している。

【００３７】ＢＥＲ測定器２２の信号発生手段は、適正
な信号を発生してノイズ発生器２３に入力し、このノイ
ズ発生器２３のノイズ挿入手段は、入力された適正な信
号に乱数発生装置１１が発生する乱数を利用してノイズ
を挿入する。より具体的には、ノイズ発生器２３には、
外部入力される信号にノイズを挿入するための所定の数
式が事前に設定されており、この数式のパラメータとし
て乱数を設定することで信号にノイズを挿入する。

【００３８】ノイズ発生器２３の信号入力手段は、上述
のようにノイズが挿入された信号を評価対象のノイズ訂
正回路である誤り訂正ＬＳＩ２４に入力し、ＢＥＲ測定
器２２の信号比較手段は、誤り訂正ＬＳＩ２４が訂正し
た信号を最前の適正な信号と比較する。

【００３９】上述のような構成において、本実施の形態
の乱数発生装置１１も、従来の乱数発生装置１と同様
に、クロック信号の入力に対応して乱数を発生すること
ができる。このとき、本実施の形態の乱数発生装置１１
による乱数発生方法では、三個のシフトレジスタＡ〜Ｃ
の各々のｍ個のレジスタ回路１３で二値データが保持さ
れた状態で、クロック入力端子１４から供給されるクロ
ック信号に対応してシフトレジスタＡ〜Ｃごとに三組の
二値データが順次シフトする。

【００４０】このとき、三個の演算回路１６が各々所定
のレジスタ回路１３で保持された二値データで排他的論
理和を実行して結果の二値データを三個のシフトレジス
タＡ〜Ｃの第一番目のレジスタ回路１３に個々に入力す
るので、３ｍ個のレジスタ回路１３で個々に保持された
二値データが乱数出力端子１５に乱数としてパラレルに
出力される。

【００４１】つまり、上述のように乱数として出力され
る二値データが三個のシフトレジスタＡ〜Ｃで保持され
ており、これらのシフトレジスタＡ〜Ｃの第一番目のレ
ジスタ回路１３には三個の演算結果が個々に入力され
る。このため、本実施の形態の乱数発生装置１１では、
出力される乱数は前回とは三個の二値データがシフトし
て新規に三個の二値データが追加された状態となり、二
値データが一個だけシフトして新規の二値データが一個
だけ追加される従来の乱数と比較すると、図３に示すよ
うに、そのランダム性が極めて良好である。

【００４２】例えば、レジスタユニット１２のレジスタ
回路１３の個数を１５、演算回路１６の個数を８、とし
た乱数発生装置（図示せず）をシミュレートして乱数を
発生させ、この乱数の系列に対して高速フーリエ変換を
施して周波数成分のパワースペクトルを求めると、図３
(ａ)に示すように、そのパワースペクトルは一様に分布
して周波数に対して偏らないことが確認された。さら
に、演算回路１６の個数を１００とすると、同図(ｂ)に
示すように、さらにパワースペクトルの分布が一様とな
り、演算回路１６の個数を増加させるほど乱数が一様と
なることが確認された。

【００４３】そして、上述のような乱数発生装置１１を
利用した回路評価装置２１は、ＢＥＲ測定器２２が発生
する適正な信号に、乱数発生装置１１が発生する乱数を
利用してノイズ発生器２３がノイズを挿入するので、こ
のノイズが挿入された信号が評価対象である誤り訂正Ｌ
ＳＩ２４に入力される。この誤り訂正ＬＳＩ２４は入力
された信号を適正な状態に訂正するので、この訂正され
た信号がＢＥＲ測定器２２により最前の適正な信号と比
較され、この比較結果により誤り訂正ＬＳＩ２４の性能
が評価される。

【００４４】本実施の形態の回路評価装置２１は、本実
施の形態の乱数発生装置１１が発生する乱数を利用して
ノイズを適正な信号に挿入するので、誤り訂正ＬＳＩ２
４を評価する信号に多様なノイズを挿入することがで
き、誤り訂正ＬＳＩ２４の評価試験を良好に実行するこ
とができる。

【００４５】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では三個のシフトレジスタＡ
〜Ｃが各々ｍ個のレジスタ回路１３を具備することを例
示したが、これらの数値は各種に設定することが可能で
あり、複数のシフトレジスタでレジスタ回路の個数を相
互に相違させることも可能である。

【００４６】また、上記形態では乱数発生装置１１の各
種手段が各々専用のハードウェアとして形成されている
ことを例示したが、例えば、適正なソフトウェアをコン
ピュータに実装して動作させることにより、乱数発生装
置１１の各種手段を実現することも可能であり、一部を
ソフトウェアで実現するとともに一部をハードウェアと
して形成することも可能である。

【００４７】上述のように乱数発生装置１１の各種手段
をソフトウェアにより実現する場合、コンピュータのＲ
ＡＭ等の情報記憶媒体には、各々複数のｎ組のシリアル
な二値データをＲＡＭの記憶領域などに保存すること、
ｎ組の複数の二値データを所定のデータ処理によりシリ
アルに順次シフトさせること、ｎ組のシリアルな二値デ
ータの所定位置の二値データで所定の演算を実行して結
果のｎ個の二値データをｎ組の二値データの第一番目に
個々に入力すること、保存された多数の二値データを乱
数としてＩ／Ｆ等からパラレルに出力すること、等をコ
ンピュータのＣＰＵに実行させるためのプログラムを格
納しておけば良い。

【００４８】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００４９】請求項１記載の発明の乱数発生装置は、各
々がシリアルに接続された複数のレジスタ回路からなる
ｎ個のシフトレジスタと、多数の前記レジスタ回路の全
部に共通のクロック信号を順次供給するクロック入力端
子と、多数の前記レジスタ回路で個々に保持された二値
データを乱数としてパラレルに出力する乱数出力端子
と、各々所定の前記レジスタ回路で保持された二値デー
タで所定の演算を実行して結果の二値データをｎ個の前
記シフトレジスタの第一番目の前記レジスタ回路に個々
に入力するｎ個の演算回路と、を具備していることによ
り、前回とはｎ個の二値データがシフトして新規にｎ個
の二値データが追加された状態で乱数を出力させること
ができるので、乱数を良好なランダム性で出力すること
ができる。

【００５０】請求項２記載の発明の乱数発生装置は、各
々複数の二値データをシリアルに保持するｎ個の二値保
持手段と、ｎ個の前記二値保持手段の各々で保持された
複数の二値データをシリアルに順次シフトさせる二値シ
フト手段と、ｎ個の前記二値保持手段で保持された多数
の二値データを乱数としてパラレルに出力する乱数出力
手段と、ｎ個の前記二値保持手段の所定位置で保持され
た二値データで所定の演算を実行して結果の二値データ
をｎ個の前記二値保持手段の第一番目の二値データの保
持位置に個々に入力するｎ個の二値演算手段と、を具備
していることにより、前回とはｎ個の二値データがシフ
トして新規にｎ個の二値データが追加された状態で乱数
を出力させることができるので、乱数を良好なランダム
性で出力することができる。

【００５１】請求項３記載の発明の乱数発生方法は、ｎ
個のシフトレジスタの各々の複数のレジスタ回路で二値
データを個々に保持させ、多数の前記レジスタ回路の全
部に共通のクロック信号を順次供給して二値データをｎ
個の前記シフトレジスタごとに順次シフトさせ、所定の
前記レジスタ回路で保持された二値データでｎ個の所定
の演算を各々実行して結果のｎ個の二値データをｎ個の
前記シフトレジスタの第一番目の前記レジスタ回路に個
々に入力させ、多数の前記レジスタ回路で個々に保持さ
れた二値データを乱数としてパラレルに出力するように
したことにより、前回とはｎ個の二値データがシフトし
て新規にｎ個の二値データが追加された状態で乱数を出
力させることができるので、乱数を良好なランダム性で
出力することができる。

【００５２】請求項４記載の発明の回路評価装置は、請
求項１または２記載の乱数発生装置と、適正な信号を発
生する信号発生手段と、該信号発生手段が発生した適正
な信号に前記乱数発生装置が発生する乱数を利用してノ
イズを挿入するノイズ挿入手段と、該ノイズ挿入手段で
ノイズが挿入された信号を評価対象であるノイズ訂正回
路に入力する信号入力手段と、前記ノイズ訂正回路が訂
正した信号を前記信号発生手段が発生した信号と比較す
る信号比較手段と、を具備していることにより、良好な
ランダム性で発生する乱数を利用してノイズを信号に挿
入することができるので、ノイズ訂正回路に入力する信
号を多様に生成することができ、ノイズ訂正回路の性能
を良好に評価することができる。

【００５３】請求項５記載の発明の回路評価方法は、適
正な信号を発生させ、この適正な信号にノイズを挿入
し、このノイズが挿入された信号を評価対象であるノイ
ズ訂正回路に入力し、このノイズ訂正回路が訂正した信
号を最前の訂正な信号と比較するようにした回路評価方
法において、請求項３記載の乱数発生方法により発生さ
せた乱数を利用してノイズを信号に挿入するようにした
ことにより、良好なランダム性で発生する乱数を利用し
てノイズを信号に挿入することができるので、ノイズ訂
正回路に入力する信号を多様に生成することができ、ノ
イズ訂正回路の性能を良好に評価することができる。

【００５４】請求項６記載の発明は、コンピュータが読
取自在なソフトウェアが格納されている情報記憶媒体に
おいて、各々複数のｎ組のシリアルな二値データを保存
すること、ｎ組の複数の二値データをシリアルに順次シ
フトさせること、ｎ組のシリアルな二値データの所定位
置の二値データで所定の演算を実行して結果のｎ個の二
値データをｎ組の二値データの第一番目に個々に入力す
ること、保存された多数の二値データを乱数としてパラ
レルに出力すること、をコンピュータに実行させるため
のプログラムが格納されていることにより、このプログ
ラムをコンピュータに読み取らせて対応するデータ処理
を実行させることにより、そのコンピュータは乱数発生
装置として機能することができ、乱数を前回とはｎ個の
二値データがシフトして新規にｎ個の二値データが追加
された状態で出力させることができるので、乱数を良好
なランダム性で出力することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の乱数発生装置を示すブ
ロック図である。

【図２】回路評価装置を示すブロック図である。

【図３】乱数の系列を高速フーリエ変換した周波数成分
のパワースペクトルを示す特性図である。

【図４】一従来例の乱数発生装置を示すブロック図であ
る。

【図５】乱数の系列を高速フーリエ変換した周波数成分
のパワースペクトルを示す特性図である。

【符号の説明】

１１ 乱数発生装置 １２ レジスタユニット １３ レジスタ回路 １４ 二値シフト手段に相当するクロック入力端子 １５ 乱数出力手段である乱数出力端子 １６ 二値演算手段である演算回路 ２１ 回路評価装置 ２２ 信号発生手段と信号比較手段とを具備するＢＥ
Ｒ測定器 ２３ ノイズ挿入手段と信号入力手段とを具備するノ
イズ発生器 ２４ ノイズ訂正回路である誤り訂正ＬＳＩ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 各々がシリアルに接続された複数のレジ
   スタ回路からなるｎ個のシフトレジスタと、 多数の前記レジスタ回路の全部に共通のクロック信号を
   順次供給するクロック入力端子と、 多数の前記レジスタ回路で個々に保持された二値データ
   を乱数としてパラレルに出力する乱数出力端子と、 各々所定の前記レジスタ回路で保持された二値データで
   所定の演算を実行して結果の二値データをｎ個の前記シ
   フトレジスタの第一番目の前記レジスタ回路に個々に入
   力するｎ個の演算回路と、を具備している乱数発生装
   置。
2. 【請求項２】 各々複数の二値データをシリアルに保持
   するｎ個の二値保持手段と、 ｎ個の前記二値保持手段の各々で保持された複数の二値
   データをシリアルに順次シフトさせる二値シフト手段
   と、 ｎ個の前記二値保持手段で保持された多数の二値データ
   を乱数としてパラレルに出力する乱数出力手段と、 ｎ個の前記二値保持手段の所定位置で保持された二値デ
   ータで所定の演算を実行して結果の二値データをｎ個の
   前記二値保持手段の第一番目の二値データの保持位置に
   個々に入力するｎ個の二値演算手段と、を具備している
   乱数発生装置。
3. 【請求項３】 ｎ個のシフトレジスタの各々の複数のレ
   ジスタ回路で二値データを個々に保持させ、 多数の前記レジスタ回路の全部に共通のクロック信号を
   順次供給して二値データをｎ個の前記シフトレジスタご
   とに順次シフトさせ、 所定の前記レジスタ回路で保持された二値データでｎ個
   の所定の演算を各々実行して結果のｎ個の二値データを
   ｎ個の前記シフトレジスタの第一番目の前記レジスタ回
   路に個々に入力させ、 多数の前記レジスタ回路で個々に保持された二値データ
   を乱数としてパラレルに出力するようにした乱数発生方
   法。
4. 【請求項４】 請求項１または２記載の乱数発生装置
   と、 適正な信号を発生する信号発生手段と、 該信号発生手段が発生した適正な信号に前記乱数発生装
   置が発生する乱数を利用してノイズを挿入するノイズ挿
   入手段と、 該ノイズ挿入手段でノイズが挿入された信号を評価対象
   であるノイズ訂正回路に入力する信号入力手段と、 前記ノイズ訂正回路が訂正した信号を前記信号発生手段
   が発生した信号と比較する信号比較手段と、を具備して
   いる回路評価装置。
5. 【請求項５】 適正な信号を発生させ、この適正な信号
   にノイズを挿入し、このノイズが挿入された信号を評価
   対象であるノイズ訂正回路に入力し、このノイズ訂正回
   路が訂正した信号を最前の訂正な信号と比較するように
   した回路評価方法において、 請求項３記載の乱数発生方法により発生させた乱数を利
   用してノイズを信号に挿入するようにしたことを特徴と
   する回路評価方法。
6. 【請求項６】 コンピュータが読取自在なソフトウェア
   が格納されている情報記憶媒体において、 各々複数のｎ組のシリアルな二値データを保存するこ
   と、 ｎ組の複数の二値データをシリアルに順次シフトさせる
   こと、 ｎ組のシリアルな二値データの所定位置の二値データで
   所定の演算を実行して結果のｎ個の二値データをｎ組の
   二値データの第一番目に個々に入力すること、 保存された多数の二値データを乱数としてパラレルに出
   力すること、をコンピュータに実行させるためのプログ
   ラムが格納されていることを特徴とする情報記憶媒体。