JP2000105685A - 乱数発生装置 - Google Patents
乱数発生装置Info
- Publication number
- JP2000105685A JP2000105685A JP10273658A JP27365898A JP2000105685A JP 2000105685 A JP2000105685 A JP 2000105685A JP 10273658 A JP10273658 A JP 10273658A JP 27365898 A JP27365898 A JP 27365898A JP 2000105685 A JP2000105685 A JP 2000105685A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- random number
- generated
- generating
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ランダム性が良好な乱数を簡単な構造の装置
に発生させる。 【解決手段】 一個の駆動電源１２が発生する所定電圧
からｎ個以上の抵抗素子１３〜１７によりｎ個の電圧Ｖ
１〜Ｖ４を発生させ、これをｎ個のクロック発生回路２
６〜２９に個々に供給してｎ個の周波数Ｃ１〜Ｃ４のク
ロック信号を発生させ、これを一個のクロックラッチ手
段が所定周波数で同時にラッチし、ｎ個の二値データＮ
１〜Ｎ４を一個のｎビットの数値として順次出力する。
この順次出力される数値は乱数であり、ｎ個のクロック
周波数とラッチ周波数との相対関係でアナログ的に生成
されているのでランダム性が良好である。
に発生させる。 【解決手段】 一個の駆動電源１２が発生する所定電圧
からｎ個以上の抵抗素子１３〜１７によりｎ個の電圧Ｖ
１〜Ｖ４を発生させ、これをｎ個のクロック発生回路２
６〜２９に個々に供給してｎ個の周波数Ｃ１〜Ｃ４のク
ロック信号を発生させ、これを一個のクロックラッチ手
段が所定周波数で同時にラッチし、ｎ個の二値データＮ
１〜Ｎ４を一個のｎビットの数値として順次出力する。
この順次出力される数値は乱数であり、ｎ個のクロック
周波数とラッチ周波数との相対関係でアナログ的に生成
されているのでランダム性が良好である。
Description
【０００１】
【発明の属する技術分野】本発明は、乱数(ランダムノ
イズ)を発生させる乱数発生方法および装置に関する。
イズ)を発生させる乱数発生方法および装置に関する。
【０００２】
【従来の技術】従来、信号のノイズを訂正する誤り訂正
ＬＳＩ(Large Scale Integration)などのノイズ訂正回
路が通信装置などに利用されており、このようなノイズ
訂正回路の性能を評価する回路評価装置に乱数発生装置
が利用されている。つまり、ノイズ訂正回路はノイズが
挿入された信号を適正な状態に訂正するので、回路評価
装置は信号に挿入するノイズとして乱数発生装置が発生
する乱数を利用する。
ＬＳＩ(Large Scale Integration)などのノイズ訂正回
路が通信装置などに利用されており、このようなノイズ
訂正回路の性能を評価する回路評価装置に乱数発生装置
が利用されている。つまり、ノイズ訂正回路はノイズが
挿入された信号を適正な状態に訂正するので、回路評価
装置は信号に挿入するノイズとして乱数発生装置が発生
する乱数を利用する。
【０００３】このように回路評価装置などに利用される
乱数発生装置は、クロック信号の入力に対応して回帰す
る疑似的な乱数を発生するもので、一般的にシフトレジ
スタを利用して形成されている。このような乱数発生装
置の一従来例を図３を参照して以下に説明する。なお、
同図は乱数発生装置を示すブロック図である。
乱数発生装置は、クロック信号の入力に対応して回帰す
る疑似的な乱数を発生するもので、一般的にシフトレジ
スタを利用して形成されている。このような乱数発生装
置の一従来例を図３を参照して以下に説明する。なお、
同図は乱数発生装置を示すブロック図である。
【０００４】ここで例示する乱数発生装置１は、その主
要部分として一個のシフトレジスタ２を具備しており、
このシフトレジスタ２は、シリアルに接続されたｍ個の
レジスタ回路３からなる。このシフトレジスタ２のｍ個
のレジスタ回路３の出力端子は、ｍビットの乱数出力端
子４にパラレルに接続されており、シフトレジスタ２の
ｍ個のレジスタ回路３の各々の制御端子には、一個のク
ロック入力端子５が共通に接続されている。
要部分として一個のシフトレジスタ２を具備しており、
このシフトレジスタ２は、シリアルに接続されたｍ個の
レジスタ回路３からなる。このシフトレジスタ２のｍ個
のレジスタ回路３の出力端子は、ｍビットの乱数出力端
子４にパラレルに接続されており、シフトレジスタ２の
ｍ個のレジスタ回路３の各々の制御端子には、一個のク
ロック入力端子５が共通に接続されている。
【０００５】そして、ここで例示する乱数発生装置１で
は、シフトレジスタ２の特定の二個のレジスタ回路３の
出力端子が排他的論理和回路からなる演算回路６の一対
の入力端子に接続されており、この演算回路６の一個の
出力端子がシフトレジスタ２の第一番目のレジスタ回路
３の入力端子に接続されている。
は、シフトレジスタ２の特定の二個のレジスタ回路３の
出力端子が排他的論理和回路からなる演算回路６の一対
の入力端子に接続されており、この演算回路６の一個の
出力端子がシフトレジスタ２の第一番目のレジスタ回路
３の入力端子に接続されている。
【０００６】上述のような構造の乱数発生装置１は、ク
ロック信号の入力に対応して回帰する疑似的な乱数を発
生する。つまり、シフトレジスタ２のｍ個のレジスタ回
路３は二値データを個々に保持しており、このｍ個の二
値データはクロック信号が入力されるごとに一つずつシ
フトするので、このｍ個の二値データがｍ桁の二進数と
して乱数出力端子４にパラレルに出力される。
ロック信号の入力に対応して回帰する疑似的な乱数を発
生する。つまり、シフトレジスタ２のｍ個のレジスタ回
路３は二値データを個々に保持しており、このｍ個の二
値データはクロック信号が入力されるごとに一つずつシ
フトするので、このｍ個の二値データがｍ桁の二進数と
して乱数出力端子４にパラレルに出力される。
【０００７】このとき、二個のレジスタ回路３で保持さ
れた二つの二値データが演算回路６で排他的論理和され
て第一番目のレジスタ回路３に入力されるので、クロッ
ク信号が入力されるごとに乱数出力端子４に出力される
ｍ桁の二進数は変化することになり、ここに回帰する疑
似的な乱数が発生することになる。
れた二つの二値データが演算回路６で排他的論理和され
て第一番目のレジスタ回路３に入力されるので、クロッ
ク信号が入力されるごとに乱数出力端子４に出力される
ｍ桁の二進数は変化することになり、ここに回帰する疑
似的な乱数が発生することになる。
【０００８】
【発明が解決しようとする課題】上述のような乱数発生
装置１は、シフトレジスタ２を利用した簡単な構造で、
クロック信号の入力に対応して回帰する疑似的な乱数を
発生することができる。しかし、このように発生する乱
数は、前回の数値を一つだけシフトさせて先頭に新規の
二値データを一つだけ挿入したものなので、前回の数値
との相関性が高くランダム性が良好でない。
装置１は、シフトレジスタ２を利用した簡単な構造で、
クロック信号の入力に対応して回帰する疑似的な乱数を
発生することができる。しかし、このように発生する乱
数は、前回の数値を一つだけシフトさせて先頭に新規の
二値データを一つだけ挿入したものなので、前回の数値
との相関性が高くランダム性が良好でない。
【０００９】例えば、ｍ＝１５とした乱数発生装置１で
乱数を発生させ、この乱数の系列に対して高速フーリエ
変換を施して周波数成分のパワースペクトルを求める
と、図４に示すように、そのパワースペクトルは一様に
分布せず周波数に対して偏っていることが分かる。
乱数を発生させ、この乱数の系列に対して高速フーリエ
変換を施して周波数成分のパワースペクトルを求める
と、図４に示すように、そのパワースペクトルは一様に
分布せず周波数に対して偏っていることが分かる。
【００１０】このため、上述のような乱数発生装置１を
回路評価装置に利用しても、評価対象であるノイズ訂正
回路に入力する信号に多様なノイズを挿入することがで
きず、信号に挿入するノイズに偏りが発生するためにノ
イズ訂正回路の評価試験を良好に実行することができな
い。
回路評価装置に利用しても、評価対象であるノイズ訂正
回路に入力する信号に多様なノイズを挿入することがで
きず、信号に挿入するノイズに偏りが発生するためにノ
イズ訂正回路の評価試験を良好に実行することができな
い。
【００１１】さらに、上述のような乱数発生装置１で
は、発生させる乱数のパターンが一定できず、乱数のパ
ターンを変更することができない。このため、上述のよ
うな乱数発生装置１を回路評価装置に利用しても、毎回
同一のノイズを挿入することしかできず、試験を多様に
実行することができない。
は、発生させる乱数のパターンが一定できず、乱数のパ
ターンを変更することができない。このため、上述のよ
うな乱数発生装置１を回路評価装置に利用しても、毎回
同一のノイズを挿入することしかできず、試験を多様に
実行することができない。
【００１２】本発明は上述のような課題に鑑みてなされ
たものであり、ランダム性が良好でパターンの変更も容
易な乱数を簡単な構造で発生する乱数発生方法および装
置を提供することを目的とする。
たものであり、ランダム性が良好でパターンの変更も容
易な乱数を簡単な構造で発生する乱数発生方法および装
置を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明の乱数発生装置
は、周波数が相互に相違するｎ個のクロック信号を発生
するクロック発生手段と、該クロック発生手段が発生す
るｎ個のクロック信号を所定の周波数で同時にラッチす
るクロックラッチ手段と、該クロックラッチ手段でラッ
チされたｎ個の二値データを一個のｎビットの数値とし
て出力する乱数出力手段と、を具備している。
は、周波数が相互に相違するｎ個のクロック信号を発生
するクロック発生手段と、該クロック発生手段が発生す
るｎ個のクロック信号を所定の周波数で同時にラッチす
るクロックラッチ手段と、該クロックラッチ手段でラッ
チされたｎ個の二値データを一個のｎビットの数値とし
て出力する乱数出力手段と、を具備している。
【００１４】従って、本発明の乱数発生装置による乱数
発生方法では、周波数が相互に相違するｎ個のクロック
信号をクロック発生手段が発生し、このように発生され
るｎ個のクロック信号をクロックラッチ手段が所定の周
波数で同時にラッチする。このラッチされたｎ個の二値
データを乱数出力手段が一個のｎビットの数値として出
力するので、このように順次出力される数値は乱数であ
る。この乱数はｎ個のクロック信号の周波数とラッチの
周波数との相対関係でアナログ的に生成されるので、二
値データの演算処理で生成される従来の乱数と比較して
ランダム性が良好である。
発生方法では、周波数が相互に相違するｎ個のクロック
信号をクロック発生手段が発生し、このように発生され
るｎ個のクロック信号をクロックラッチ手段が所定の周
波数で同時にラッチする。このラッチされたｎ個の二値
データを乱数出力手段が一個のｎビットの数値として出
力するので、このように順次出力される数値は乱数であ
る。この乱数はｎ個のクロック信号の周波数とラッチの
周波数との相対関係でアナログ的に生成されるので、二
値データの演算処理で生成される従来の乱数と比較して
ランダム性が良好である。
【００１５】上述のような乱数発生装置において、前記
クロック発生手段が、供給される駆動電力の電圧に対応
した周波数でクロック信号を発生するｎ個のクロック発
生回路と、ｎ個の前記クロック発生回路に電圧が相互に
相違するｎ個の駆動電力を個々に供給する電力供給手段
と、からなる。
クロック発生手段が、供給される駆動電力の電圧に対応
した周波数でクロック信号を発生するｎ個のクロック発
生回路と、ｎ個の前記クロック発生回路に電圧が相互に
相違するｎ個の駆動電力を個々に供給する電力供給手段
と、からなる。
【００１６】この場合、電力供給手段がｎ個のクロック
発生回路に電圧が相互に相違するｎ個の駆動電力を個々
に供給すると、ｎ個のクロック発生回路が供給される駆
動電力の電圧に対応した周波数でクロック信号を発生す
るので、クロック発生手段は周波数が相互に相違するｎ
個のクロック信号を発生することになる。アナログ的な
要素であるｎ個の電圧からｎ個の周波数が生成されるの
で、ｎ個の周波数の相関性が低い。ｎ個の周波数を生成
するためにｎ個の電圧を利用するので、駆動電力の電圧
に対応してクロック信号の周波数が変化するｎ個のクロ
ック発生回路は同一の構造で良い。
発生回路に電圧が相互に相違するｎ個の駆動電力を個々
に供給すると、ｎ個のクロック発生回路が供給される駆
動電力の電圧に対応した周波数でクロック信号を発生す
るので、クロック発生手段は周波数が相互に相違するｎ
個のクロック信号を発生することになる。アナログ的な
要素であるｎ個の電圧からｎ個の周波数が生成されるの
で、ｎ個の周波数の相関性が低い。ｎ個の周波数を生成
するためにｎ個の電圧を利用するので、駆動電力の電圧
に対応してクロック信号の周波数が変化するｎ個のクロ
ック発生回路は同一の構造で良い。
【００１７】上述のような乱数発生装置において、前記
電力供給手段が、所定の電圧の駆動電力を発生する一個
の駆動電源と、該駆動電源が発生する所定の電圧の一つ
の駆動電力から電圧が相互に相違するｎ個の駆動電力を
発生させる少なくともｎ個の抵抗素子と、前記抵抗素子
により発生されたｎ個の駆動電力をｎ個の前記クロック
発生回路に個々に供給する電力供給配線と、からなる。
電力供給手段が、所定の電圧の駆動電力を発生する一個
の駆動電源と、該駆動電源が発生する所定の電圧の一つ
の駆動電力から電圧が相互に相違するｎ個の駆動電力を
発生させる少なくともｎ個の抵抗素子と、前記抵抗素子
により発生されたｎ個の駆動電力をｎ個の前記クロック
発生回路に個々に供給する電力供給配線と、からなる。
【００１８】この場合、一個の駆動電源が所定の電圧の
駆動電力を発生し、この所定の電圧の一つの駆動電力か
ら少なくともｎ個の抵抗素子により電圧が相互に相違す
るｎ個の駆動電力が発生される。このように発生された
ｎ個の駆動電力を電力供給配線がｎ個のクロック発生回
路に個々に供給するので、これで電力供給手段はｎ個の
クロック発生回路に電圧が相互に相違するｎ個の駆動電
力を個々に供給することになる。一個の駆動電力の電圧
からアナログ的な要素である抵抗素子により電圧が相違
するｎ個の駆動電力を生成するので、ｎ個の電圧の相関
性が低い。
駆動電力を発生し、この所定の電圧の一つの駆動電力か
ら少なくともｎ個の抵抗素子により電圧が相互に相違す
るｎ個の駆動電力が発生される。このように発生された
ｎ個の駆動電力を電力供給配線がｎ個のクロック発生回
路に個々に供給するので、これで電力供給手段はｎ個の
クロック発生回路に電圧が相互に相違するｎ個の駆動電
力を個々に供給することになる。一個の駆動電力の電圧
からアナログ的な要素である抵抗素子により電圧が相違
するｎ個の駆動電力を生成するので、ｎ個の電圧の相関
性が低い。
【００１９】なお、本発明で言う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
【００２０】また、本発明で云う乱数とは、複数の二値
データを一つの数値としたものであり、いわゆるランダ
ムノイズと同意である。さらに、本発明で云う乱数と
は、周期的に回帰する疑似的な数列を許容し、実際に完
全にランダムである必要はない。
データを一つの数値としたものであり、いわゆるランダ
ムノイズと同意である。さらに、本発明で云う乱数と
は、周期的に回帰する疑似的な数列を許容し、実際に完
全にランダムである必要はない。
【００２１】
【発明の実施の形態】本発明の実施の一形態を図面を参
照して以下に説明する。なお、図１は本実施の形態の乱
数発生装置を示すブロック図であり、図２は複数のクロ
ック信号と一個のラッチ信号との対応関係を示すタイム
チャートである。
照して以下に説明する。なお、図１は本実施の形態の乱
数発生装置を示すブロック図であり、図２は複数のクロ
ック信号と一個のラッチ信号との対応関係を示すタイム
チャートである。
【００２２】本実施の形態の乱数発生装置１１は、図１
に示すように、一個の駆動電源１２を具備しており、こ
の駆動電源１２が五個の抵抗素子１３〜１７を直列に介
して接地端子１８に接続されている。五個の抵抗素子１
３〜１７の四個の接点には四個の電力供給配線２１〜２
４が個々に結線されているので、上述の構成で電力供給
手段である電力供給部２５が形成されている。
に示すように、一個の駆動電源１２を具備しており、こ
の駆動電源１２が五個の抵抗素子１３〜１７を直列に介
して接地端子１８に接続されている。五個の抵抗素子１
３〜１７の四個の接点には四個の電力供給配線２１〜２
４が個々に結線されているので、上述の構成で電力供給
手段である電力供給部２５が形成されている。
【００２３】一個の駆動電源１２は、一般的な定電圧電
源からなり、所定の電圧の駆動電力を発生する。五個の
抵抗素子１３〜１７は、ここでは相互に相違する抵抗値
に設定されており、駆動電源１２が発生する所定の電圧
の一つの駆動電力から電圧が“Ｖ１〜Ｖ４”と相互に相
違する四個の駆動電力を発生させる。電力供給配線２１
〜２４は、抵抗素子１３〜１７により発生された四個の
駆動電力を個々に伝送するので、電力供給部２５は、電
圧が“Ｖ１〜Ｖ４”と相互に相違する四個の駆動電力を
パラレルに出力する。
源からなり、所定の電圧の駆動電力を発生する。五個の
抵抗素子１３〜１７は、ここでは相互に相違する抵抗値
に設定されており、駆動電源１２が発生する所定の電圧
の一つの駆動電力から電圧が“Ｖ１〜Ｖ４”と相互に相
違する四個の駆動電力を発生させる。電力供給配線２１
〜２４は、抵抗素子１３〜１７により発生された四個の
駆動電力を個々に伝送するので、電力供給部２５は、電
圧が“Ｖ１〜Ｖ４”と相互に相違する四個の駆動電力を
パラレルに出力する。
【００２４】この電力供給部２５の四個の電力供給配線
２１〜２４には、四個のクロック発生回路２６〜２９が
個々に接続されており、これらのクロック発生回路２６
〜２９と電力供給部２５とで、クロック発生手段である
クロック発生部３０が形成されている。
２１〜２４には、四個のクロック発生回路２６〜２９が
個々に接続されており、これらのクロック発生回路２６
〜２９と電力供給部２５とで、クロック発生手段である
クロック発生部３０が形成されている。
【００２５】四個のクロック発生回路２６〜２９は、こ
こでは同一の構造に形成されており、供給される駆動電
力の電圧に対応した周波数でクロック信号を発生する。
このような四個のクロック発生回路２６〜２９に電力供
給部２５は四個の電圧Ｖ１〜Ｖ４の駆動電力を個々に供
給するので、クロック発生部３０は、周波数が“Ｃ１〜
Ｃ４”と相互に相違する四個のクロック信号をパラレル
に出力する。
こでは同一の構造に形成されており、供給される駆動電
力の電圧に対応した周波数でクロック信号を発生する。
このような四個のクロック発生回路２６〜２９に電力供
給部２５は四個の電圧Ｖ１〜Ｖ４の駆動電力を個々に供
給するので、クロック発生部３０は、周波数が“Ｃ１〜
Ｃ４”と相互に相違する四個のクロック信号をパラレル
に出力する。
【００２６】このクロック発生部３０の四個のクロック
発生回路２６〜２９は、クロックラッチ手段である一個
のラッチ回路３１に接続されており、このラッチ回路３
１のパラレルな四個の出力端子で乱数出力手段である乱
数出力部３２が形成されている。
発生回路２６〜２９は、クロックラッチ手段である一個
のラッチ回路３１に接続されており、このラッチ回路３
１のパラレルな四個の出力端子で乱数出力手段である乱
数出力部３２が形成されている。
【００２７】ラッチ回路３１は、クロック発生部３０の
四個のクロック発生回路２６〜２９が発生する周波数Ｃ
１〜Ｃ４の四個のクロック信号をラッチ信号の所定の周
波数で同時にラッチし、乱数出力部３２は、ラッチされ
た四個の二値データＮ１〜Ｎ４を一個のｎビットの数値
として出力する。
四個のクロック発生回路２６〜２９が発生する周波数Ｃ
１〜Ｃ４の四個のクロック信号をラッチ信号の所定の周
波数で同時にラッチし、乱数出力部３２は、ラッチされ
た四個の二値データＮ１〜Ｎ４を一個のｎビットの数値
として出力する。
【００２８】上述のような構成において、本実施の形態
の乱数発生装置１１による乱数発生方法を以下に説明す
る。まず、一個の駆動電源１２が所定の電圧の駆動電力
を発生するので、この所定の電圧の一つの駆動電力から
五個の抵抗素子１３〜１７により電圧“Ｖ１〜Ｖ４”の
四個の駆動電力が発生される。
の乱数発生装置１１による乱数発生方法を以下に説明す
る。まず、一個の駆動電源１２が所定の電圧の駆動電力
を発生するので、この所定の電圧の一つの駆動電力から
五個の抵抗素子１３〜１７により電圧“Ｖ１〜Ｖ４”の
四個の駆動電力が発生される。
【００２９】この電圧“Ｖ１〜Ｖ４”の四個の駆動電力
を電力供給配線２１〜２４が四個のクロック発生回路２
６〜２９に個々に供給するので、四個のクロック発生回
路２６〜２９が供給される駆動電力の電圧Ｖ１〜Ｖ４に
対応した周波数Ｃ１〜Ｃ４でクロック信号を発生する。
を電力供給配線２１〜２４が四個のクロック発生回路２
６〜２９に個々に供給するので、四個のクロック発生回
路２６〜２９が供給される駆動電力の電圧Ｖ１〜Ｖ４に
対応した周波数Ｃ１〜Ｃ４でクロック信号を発生する。
【００３０】図２に示すように、このように発生される
周波数Ｃ１〜Ｃ４の四個のクロック信号をラッチ回路３
１がラッチ信号の所定の周波数で同時にラッチするの
で、下記の表１に示すように、このラッチされた四個の
二値データＮ１〜Ｎ４が一個のｎビットの数値として出
力される。
周波数Ｃ１〜Ｃ４の四個のクロック信号をラッチ回路３
１がラッチ信号の所定の周波数で同時にラッチするの
で、下記の表１に示すように、このラッチされた四個の
二値データＮ１〜Ｎ４が一個のｎビットの数値として出
力される。
【００３１】
【表１】 なお、この表１は図２と対応している。
【００３２】上述の表１に示すように、乱数発生装置１
はｎビットの数値を順次出力することになり、このよう
に出力される数値は乱数である。この乱数は四個のクロ
ック信号の周波数Ｃ１〜Ｃ４とラッチの周波数Ｃ１〜Ｃ
４との相対関係でアナログ的に生成されているので、二
値データの演算処理で生成される従来の乱数と比較して
ランダム性が良好である。
はｎビットの数値を順次出力することになり、このよう
に出力される数値は乱数である。この乱数は四個のクロ
ック信号の周波数Ｃ１〜Ｃ４とラッチの周波数Ｃ１〜Ｃ
４との相対関係でアナログ的に生成されているので、二
値データの演算処理で生成される従来の乱数と比較して
ランダム性が良好である。
【００３３】例えば、本実施の形態の乱数発生装置１１
を回路評価装置（図示せず）に利用した場合、乱数発生
装置１１が発生する乱数を利用してランダム性が良好な
ノイズを適正な信号に挿入することができるので、誤り
訂正ＬＳＩ（図示せず）の評価試験を良好に実行するこ
とができる。
を回路評価装置（図示せず）に利用した場合、乱数発生
装置１１が発生する乱数を利用してランダム性が良好な
ノイズを適正な信号に挿入することができるので、誤り
訂正ＬＳＩ（図示せず）の評価試験を良好に実行するこ
とができる。
【００３４】しかも、本実施の形態の乱数発生装置１１
では、一個の駆動電源１２が発生する駆動電力の一個の
電圧からアナログ的な要素である抵抗素子１３〜１７に
より四個の電圧“Ｖ１〜Ｖ４”の駆動電力を生成するの
で、これら四個の電圧Ｖ１〜Ｖ４の相関性が低い。
では、一個の駆動電源１２が発生する駆動電力の一個の
電圧からアナログ的な要素である抵抗素子１３〜１７に
より四個の電圧“Ｖ１〜Ｖ４”の駆動電力を生成するの
で、これら四個の電圧Ｖ１〜Ｖ４の相関性が低い。
【００３５】さらに、このように生成したアナログ的な
要素である四個の電圧Ｖ１〜Ｖ４から四個の周波数Ｃ１
〜Ｃ４を生成するので、四個の周波数Ｃ１〜Ｃ４の相関
性も低い。このため、乱数の数値を形成する四個の二値
データＮ１〜Ｎ４の相関性が充分に低く、乱数のランダ
ム性が極めて良好である。
要素である四個の電圧Ｖ１〜Ｖ４から四個の周波数Ｃ１
〜Ｃ４を生成するので、四個の周波数Ｃ１〜Ｃ４の相関
性も低い。このため、乱数の数値を形成する四個の二値
データＮ１〜Ｎ４の相関性が充分に低く、乱数のランダ
ム性が極めて良好である。
【００３６】しかも、本実施の形態の乱数発生装置１１
では、上述のように四個の周波数Ｃ１〜Ｃ４のクロック
信号を生成するために四個のクロック発生回路２６〜２
９に四個の電圧Ｖ１〜Ｖ４の駆動電力を個々に供給す
る。このため、四個のクロック発生回路２６〜２９は同
一の構造で良く、回路要素として同一部品を使用できる
ので、乱数発生装置１は生産性が良好である。
では、上述のように四個の周波数Ｃ１〜Ｃ４のクロック
信号を生成するために四個のクロック発生回路２６〜２
９に四個の電圧Ｖ１〜Ｖ４の駆動電力を個々に供給す
る。このため、四個のクロック発生回路２６〜２９は同
一の構造で良く、回路要素として同一部品を使用できる
ので、乱数発生装置１は生産性が良好である。
【００３７】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではクロック発生回路２６〜
２９などを四個とすることを例示したが、この個数は当
然ながら所望により変更することが可能である。
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではクロック発生回路２６〜
２９などを四個とすることを例示したが、この個数は当
然ながら所望により変更することが可能である。
【００３８】また、上記形態では抵抗素子１３〜１７の
抵抗値を相互に相違させることを例示したが、複数の抵
抗素子の抵抗値を同一とすることも可能である。複数の
抵抗素子の抵抗値が同一の場合、乱数のランダム性は低
下するが、回路素子として同一の部品を使用できるので
乱数発生装置の生産性は向上する。複数の抵抗素子１３
〜１７の抵抗値が相違する場合、乱数発生装置１１の生
産性は低下するが乱数のランダム性は向上するので、こ
れらは要求される性能や価格などの各種条件を考慮して
所望により選択することが好ましい。
抵抗値を相互に相違させることを例示したが、複数の抵
抗素子の抵抗値を同一とすることも可能である。複数の
抵抗素子の抵抗値が同一の場合、乱数のランダム性は低
下するが、回路素子として同一の部品を使用できるので
乱数発生装置の生産性は向上する。複数の抵抗素子１３
〜１７の抵抗値が相違する場合、乱数発生装置１１の生
産性は低下するが乱数のランダム性は向上するので、こ
れらは要求される性能や価格などの各種条件を考慮して
所望により選択することが好ましい。
【００３９】さらに、上記形態では複数の抵抗素子１３
〜１７を固定抵抗として回帰する乱数を固定パターンで
発生させることを例示したが、このような抵抗素子を可
変抵抗とすることで発生させる乱数のパターンを変化さ
せることも可能であり、駆動電圧１２の発生電圧を変化
させて乱数のパターンを変化させることも可能である。
〜１７を固定抵抗として回帰する乱数を固定パターンで
発生させることを例示したが、このような抵抗素子を可
変抵抗とすることで発生させる乱数のパターンを変化さ
せることも可能であり、駆動電圧１２の発生電圧を変化
させて乱数のパターンを変化させることも可能である。
【００４０】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００４１】本発明の乱数発生装置による乱数発生方法
では、周波数が相互に相違するｎ個のクロック信号をク
ロック発生手段が発生し、このように発生されるｎ個の
クロック信号をクロックラッチ手段が所定の周波数で同
時にラッチし、このラッチされたｎ個の二値データを乱
数出力手段が一個のｎビットの数値として出力すること
により、ｎ個のクロック信号の周波数とラッチの周波数
との相対関係でアナログ的に乱数を生成しているので、
ランダム性が極めて良好な乱数を発生させることができ
る。
では、周波数が相互に相違するｎ個のクロック信号をク
ロック発生手段が発生し、このように発生されるｎ個の
クロック信号をクロックラッチ手段が所定の周波数で同
時にラッチし、このラッチされたｎ個の二値データを乱
数出力手段が一個のｎビットの数値として出力すること
により、ｎ個のクロック信号の周波数とラッチの周波数
との相対関係でアナログ的に乱数を生成しているので、
ランダム性が極めて良好な乱数を発生させることができ
る。
【００４２】上述のような乱数発生装置において、電力
供給手段がｎ個のクロック発生回路に電圧が相互に相違
するｎ個の駆動電力を個々に供給し、ｎ個のクロック発
生回路が供給される駆動電力の電圧に対応した周波数で
クロック信号を発生することにより、周波数が相互に相
違するｎ個のクロック信号を発生するクロック発生手段
を簡単な構造で実現することができ、アナログ的な要素
であるｎ個の電圧からｎ個の周波数を生成するので、ｎ
個の周波数の相関性を低下させて乱数のランダム性を向
上させることができ、ｎ個の周波数を生成するためにｎ
個の電圧を利用するのでｎ個のクロック発生回路は同一
の構造で良く、乱数発生装置の生産性を向上させること
ができる。
供給手段がｎ個のクロック発生回路に電圧が相互に相違
するｎ個の駆動電力を個々に供給し、ｎ個のクロック発
生回路が供給される駆動電力の電圧に対応した周波数で
クロック信号を発生することにより、周波数が相互に相
違するｎ個のクロック信号を発生するクロック発生手段
を簡単な構造で実現することができ、アナログ的な要素
であるｎ個の電圧からｎ個の周波数を生成するので、ｎ
個の周波数の相関性を低下させて乱数のランダム性を向
上させることができ、ｎ個の周波数を生成するためにｎ
個の電圧を利用するのでｎ個のクロック発生回路は同一
の構造で良く、乱数発生装置の生産性を向上させること
ができる。
【００４３】上述のような乱数発生装置において、一個
の駆動電源が所定の電圧の駆動電力を発生し、この所定
の電圧の一つの駆動電力から少なくともｎ個の抵抗素子
により電圧が相互に相違するｎ個の駆動電力が発生さ
れ、このように発生されたｎ個の駆動電力を電力供給配
線がｎ個のクロック発生回路に個々に供給することによ
り、ｎ個のクロック発生回路に電圧が相互に相違するｎ
個の駆動電力を個々に供給する電力供給手段を簡単な構
造で実現することができ、一個の駆動電力の電圧からア
ナログ的な要素である抵抗素子により電圧が相違するｎ
個の駆動電力を生成するので、ｎ個の電圧の相関性を低
下させて乱数のランダム性を向上させることができる。
の駆動電源が所定の電圧の駆動電力を発生し、この所定
の電圧の一つの駆動電力から少なくともｎ個の抵抗素子
により電圧が相互に相違するｎ個の駆動電力が発生さ
れ、このように発生されたｎ個の駆動電力を電力供給配
線がｎ個のクロック発生回路に個々に供給することによ
り、ｎ個のクロック発生回路に電圧が相互に相違するｎ
個の駆動電力を個々に供給する電力供給手段を簡単な構
造で実現することができ、一個の駆動電力の電圧からア
ナログ的な要素である抵抗素子により電圧が相違するｎ
個の駆動電力を生成するので、ｎ個の電圧の相関性を低
下させて乱数のランダム性を向上させることができる。
【図１】本発明の実施の一形態の乱数発生装置を示すブ
ロック図である。
ロック図である。
【図２】複数のクロック信号と一個のラッチ信号との対
応関係を示すタイムチャートである。
応関係を示すタイムチャートである。
【図３】一従来例の乱数発生装置を示すブロック図であ
る。
る。
【図４】乱数の系列を高速フーリエ変換した周波数成分
のパワースペクトルを示す特性図である。
のパワースペクトルを示す特性図である。
１１ 乱数発生装置 １２ 駆動電源 １３〜１７ 抵抗素子 ２１〜２４ 電力供給配線 ２５ 電力供給手段である電力供給部 ２６〜２９ クロック発生回路 ３０ クロック発生手段であるクロック発生部 ３１ クロックラッチ手段であるラッチ回路 ３２ 乱数出力手段である乱数出力部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年８月２日（１９９９．８．２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 乱数発生装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】
【発明の属する技術分野】本発明は、乱数(ランダムノ
イズ)を発生させる乱数発生装置に関する。
イズ)を発生させる乱数発生装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】上述の表１に示すように、乱数発生装置１
はｎビットの数値を順次出力することになり、このよう
に出力される数値は乱数である。この乱数は四個のクロ
ック信号の周波数Ｃ１〜Ｃ４とラッチの周波数との相対
関係でアナログ的に生成されているので、二値データの
演算処理で生成される従来の乱数と比較してランダム性
が良好である。
はｎビットの数値を順次出力することになり、このよう
に出力される数値は乱数である。この乱数は四個のクロ
ック信号の周波数Ｃ１〜Ｃ４とラッチの周波数との相対
関係でアナログ的に生成されているので、二値データの
演算処理で生成される従来の乱数と比較してランダム性
が良好である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】さらに、上記形態では複数の抵抗素子１３
〜１７を固定抵抗として回帰する乱数を固定パターンで
発生させることを例示したが、このような抵抗素子を可
変抵抗とすることで発生させる乱数のパターンを変化さ
せることも可能であり、駆動電源１２の発生電圧を変化
させて乱数のパターンを変化させることも可能である。
〜１７を固定抵抗として回帰する乱数を固定パターンで
発生させることを例示したが、このような抵抗素子を可
変抵抗とすることで発生させる乱数のパターンを変化さ
せることも可能であり、駆動電源１２の発生電圧を変化
させて乱数のパターンを変化させることも可能である。
Claims (6)
- 【請求項１】 周波数が相互に相違するｎ個のクロック
信号を発生させ、 この発生させるｎ個のクロック信号を所定の周波数で同
時にラッチし、 このラッチされたｎ個の二値データを一個のｎビットの
数値として出力するようにした乱数発生方法。 - 【請求項２】 電圧が相互に相違するｎ個の駆動電力に
対応させて周波数が相互に相違するｎ個のクロック信号
を発生させ、 この発生させるｎ個のクロック信号を所定の周波数で同
時にラッチし、 このラッチされたｎ個の二値データを一個のｎビットの
数値として出力するようにした乱数発生方法。 - 【請求項３】 所定の電圧の一つの駆動電力を発生さ
せ、 この所定電圧の一つの駆動電力から電圧が相互に相違す
るｎ個の駆動電力を発生させ、 この電圧が相互に相違するｎ個の駆動電力に対応して周
波数が相互に相違するｎ個のクロック信号を発生させ、 この発生させるｎ個のクロック信号を所定の周波数で同
時にラッチし、 このラッチされたｎ個の二値データを一個のｎビットの
数値として出力するようにした乱数発生方法。 - 【請求項４】 周波数が相互に相違するｎ個のクロック
信号を発生するクロック発生手段と、 該クロック発生手段が発生するｎ個のクロック信号を所
定の周波数で同時にラッチするクロックラッチ手段と、 該クロックラッチ手段でラッチされたｎ個の二値データ
を一個のｎビットの数値として出力する乱数出力手段
と、を具備している乱数発生装置。 - 【請求項５】 前記クロック発生手段が、 供給される駆動電力の電圧に対応した周波数でクロック
信号を発生するｎ個のクロック発生回路と、 ｎ個の前記クロック発生回路に電圧が相互に相違するｎ
個の駆動電力を個々に供給する電力供給手段と、 からなる請求項４記載の乱数発生装置。 - 【請求項６】 前記電力供給手段が、 所定の電圧の駆動電力を発生する一個の駆動電源と、 該駆動電源が発生する所定の電圧の一つの駆動電力から
電圧が相互に相違するｎ個の駆動電力を発生させる少な
くともｎ個の抵抗素子と、 前記抵抗素子により発生されたｎ個の駆動電力をｎ個の
前記クロック発生回路に個々に供給する電力供給配線
と、からなる請求項５記載の乱数発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273658A JP2000105685A (ja) | 1998-09-28 | 1998-09-28 | 乱数発生装置 |
| KR1019990040715A KR20000023351A (ko) | 1998-09-28 | 1999-09-21 | 복수의 클록신호를 이용한 난수발생방법 및 장치 |
| EP99118707A EP0990982A1 (en) | 1998-09-28 | 1999-09-22 | Random-Number generation using a plurality of clock signals |
| CN99119767A CN1249462A (zh) | 1998-09-28 | 1999-09-28 | 使用多个时钟信号的随机数发生 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10273658A JP2000105685A (ja) | 1998-09-28 | 1998-09-28 | 乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000105685A true JP2000105685A (ja) | 2000-04-11 |
Family
ID=17530760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10273658A Pending JP2000105685A (ja) | 1998-09-28 | 1998-09-28 | 乱数発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0990982A1 (ja) |
| JP (1) | JP2000105685A (ja) |
| KR (1) | KR20000023351A (ja) |
| CN (1) | CN1249462A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7406175B2 (en) | 2002-04-19 | 2008-07-29 | Sony Corporation | Key generator device, encoding/decoding device, and key generation method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3604674B2 (ja) * | 2001-09-26 | 2004-12-22 | 株式会社東芝 | 乱数生成回路 |
| US7031991B2 (en) * | 2002-04-17 | 2006-04-18 | Koninklijke Philips Electronics N.V. | Hadamard-transform on-line randomness test |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2390047B1 (ja) * | 1977-05-06 | 1982-09-17 | Aerospatiale | |
| US4665502A (en) * | 1984-06-01 | 1987-05-12 | William Kreisner | Random lottery computer |
| US5706218A (en) * | 1996-05-15 | 1998-01-06 | Intel Corporation | Random number generator |
-
1998
- 1998-09-28 JP JP10273658A patent/JP2000105685A/ja active Pending
-
1999
- 1999-09-21 KR KR1019990040715A patent/KR20000023351A/ko not_active Application Discontinuation
- 1999-09-22 EP EP99118707A patent/EP0990982A1/en not_active Withdrawn
- 1999-09-28 CN CN99119767A patent/CN1249462A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7406175B2 (en) | 2002-04-19 | 2008-07-29 | Sony Corporation | Key generator device, encoding/decoding device, and key generation method |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000023351A (ko) | 2000-04-25 |
| EP0990982A1 (en) | 2000-04-05 |
| CN1249462A (zh) | 2000-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598866B2 (ja) | 制御可能な重み付き２進シーケンスを発生するための回路 | |
| JP3437635B2 (ja) | 疑似ランダム２進パターンの生成方法および装置 | |
| US7373574B2 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| JP4660794B2 (ja) | 信号生成装置、試験装置、及び回路デバイス | |
| EP0438322A2 (en) | Linear feedback shift register | |
| EP0372226A2 (en) | Parallel pseudorandom pattern generator with varying phase shift and method for simulating such a generator | |
| JP2010515069A (ja) | 機器チャンネルの高調波ひずみ補償 | |
| JP2823475B2 (ja) | テスト・パターン発生装置 | |
| EP0318140A2 (en) | Pseudo-random generator and check sum circuitry for VLSI chip | |
| JP2000105685A (ja) | 乱数発生装置 | |
| JPH07154214A (ja) | ディジタル信号処理回路 | |
| JP2004515855A (ja) | 擬似ランダム系列を発生させる方法および装置 | |
| US20100205235A1 (en) | M-sequence generator, providing method thereof, and random error generating device in which m-sequence generator is used | |
| JPH08107366A (ja) | 有限体元の反転回路 | |
| JPH10197610A (ja) | ノイズ発生装置およびそれを用いた波形生成装置 | |
| US6711694B1 (en) | Apparatus and method for generating a modulated clock signal including harmonics that exhibit a known sideband configuration | |
| JPH11126158A (ja) | 乱数発生装置および方法、回路評価装置および方法、情報記憶媒体 | |
| JP2007171060A (ja) | 動作モード設定回路、動作モード設定回路を有するｌｓｉ、及び動作モード設定方法 | |
| Acevedo et al. | LFSR characteristic polynomial and phase shifter computation for two-dimensional test set generation | |
| JP2868038B2 (ja) | 半導体集積回路装置のテスト回路 | |
| US6697830B2 (en) | Polynomial coefficient generator | |
| KR101076417B1 (ko) | 역치 전압 제어 장치, 시험 장치 및 회로 디바이스 | |
| US8184034B2 (en) | Code sequence generator | |
| Sony et al. | Design and Analysis of Multi-Bit Linear Feedback Shift Register based PRNG with FPGA Implementation using different Primitive Polynomials | |
| JPH10117128A (ja) | 疑似雑音系列符号位相制御装置 |