JP4660794B2 - 信号生成装置、試験装置、及び回路デバイス - Google Patents

Description

本発明は、信号生成装置、試験装置、及び回路デバイスに関する。特に本発明は、信号波形を任意に補正することができる信号生成装置に関する。文献の参照による組み込みが認められる指定国については、下記の米国出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
出願番号 １１／５０９，３０７ 出願日 ２００６年８月２４日

従来、半導体回路等の被試験デバイスを試験する場合、被試験デバイスに所定の信号を入力し、被試験デバイスの出力信号を測定することにより、被試験デバイスの良否を判定する方法が知られている。例えば、被試験デバイスに所定の論理パターンの信号を入力し、被試験デバイスの出力信号の論理パターンが、期待値パターンと一致するか否かを判定することにより、被試験デバイスの動作が正常か否かを試験することができる。
このような試験を行う場合、試験装置から被試験デバイスに所定の信号を入力している。しかし、試験装置から被試験デバイスまで当該信号を伝送する経路において当該信号が減衰した場合、被試験デバイスに入力すべき論理パターンと、実際に被試験デバイスに入力される論理パターンとが異なる場合がある。

このような問題を解消するべく、従来の試験装置は、伝送経路における信号減衰に応じて、試験信号の波形を予め補正する機能を有する。例えば、試験信号のエッジのタイミングを基準として、パルス幅の異なる複数のパルス信号を生成し、試験信号の波形にこれらのパルス信号の波形を加算することにより、エッジ部分を強調した試験信号を生成している（例えば、特許文献１参照）。
特開２００２−４０１１２号公報

しかし、従来の試験装置は、試験信号のエッジを強調することはできるが、試験信号の波形を任意に補正することができなかった。つまり、エッジのタイミングに応じて生成したパルス幅を加算する補正を行うので、例えばエッジから時間的に離れた位相に発生する反射波等を予め補償することができなかった。また、従来の方式では、エッジを強調することはできるが、エッジを鈍らせることはできなかった。

このため、被試験デバイスを精度よく試験することができない場合があった。さらに、減衰した信号を復元する機能、すなわち波形等化回路を有する被試験デバイスの波形等化機能を定量的に試験することはできなかった。

そこで本発明の一つの側面では、上記の課題を解決することのできる信号生成装置、試験装置、及び回路デバイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

即ち、本発明の第１の形態においては、与えられるパターンデータに応じた出力信号を生成する信号生成装置であって、与えられる基準クロックに基づいて、基準クロックに対する位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、パターンデータの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、出力信号の波形を生成する波形生成部とを備える信号生成装置を提供する。

本発明の第２の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに入力する試験信号を生成する信号生成装置と、被試験デバイスが出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号生成装置は、与えられる基準クロックに基づいて、基準クロックに対する位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、パターンデータの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、試験信号の波形を生成する波形生成部とを有する試験装置を提供する。

本発明の第３の形態においては、任意の波形の信号を出力する回路デバイスであって、出力すべき信号の波形パターンを生成するパターン発生部と、波形パターンに応じた出力信号を生成する信号生成装置とを備え、信号生成装置は、与えられる基準クロックに基づいて、基準クロックに対する位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、パターンデータの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ従属接続されて設けられ、予め選択された一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、出力信号の波形を生成する波形生成部とを有する回路デバイスを提供する。

本発明の第４の形態においては、与えられるパターンデータに応じた出力信号を生成する信号生成装置であって、周期信号を生成するタイミング発生部と、縦続接続された複数のフリップフロップを有し、周期信号に応じて、パターンデータの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、複数のフリップフロップが出力するデータ値に基づいて、周期信号の周期で値が変化する出力信号を生成する波形生成部と、波形生成部が生成した出力信号の波形における所定の周波数成分を強調するアナログ回路とを備える信号生成装置を提供する。

本発明の第５の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに入力する試験信号を生成する信号生成装置と、被試験デバイスが出力する信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、信号生成装置は、周期信号を生成するタイミング発生部と、縦続接続された複数のフリップフロップを有し、周期信号に応じて、試験パターンの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、複数のフリップフロップが出力するデータ値に基づいて、周期信号の周期で値が変化する試験信号を生成する波形生成部と、波形生成部が生成した試験信号の波形における所定の周波数成分を強調するアナログ回路とを有する試験装置を提供する。

本発明の第６の形態においては、任意の波形の信号を出力する回路デバイスであって、出力すべき信号の波形パターンを生成するパターン発生部と、波形パターンに応じた出力信号を生成する信号生成装置とを備え、信号生成装置は、周期信号を生成するタイミング発生部と、縦続接続された複数のフリップフロップを有し、周期信号に応じて、波形パターンの各データを、複数のフリップフロップに順次伝播するシフトレジスタ部と、複数のフリップフロップが出力するデータ値に基づいて、周期信号の周期で値が変化する出力信号を生成する波形生成部と、波形生成部が生成した出力信号の波形における所定の周波数成分を強調するアナログ回路とを有する回路デバイスを提供する。

なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。

本発明の実施形態に係る、試験装置２００の構成の一例を示す図である。 信号生成装置１００の動作の一例を示すタイミングチャートである。 複数の周期信号のエッジタイミングの他の例を示す図である。 信号生成装置１００の構成の他の例を示す図である。 信号生成装置１００の他の構成例を示す図である。 アナログ回路５００が出力するアナログ波形の一例を示す図である。 信号生成装置１００の他の構成例を示す図である。 信号生成装置１００の他の構成例を示す図である。 図８において説明した信号生成装置１００の動作例を示す図である。 アナログ回路５００の構成の一例を示す図である。 試験装置２００の構成の他の例を示す図である。 キャリブレーション部１８０の動作の一例を示す図である。 本発明の他の実施形態に係る回路デバイス４００の構成の一例を示す。

符号の説明

１０・・・タイミング発生部、１２・・・タイミング発生器、２０・・・シフトレジスタ部、２２・・・フリップフロップ、３０・・・タップ制御部、４０・・・レジスタ部、４２・・・レジスタ、５０・・・第１の演算部、５２、６２・・・符号制御回路、５４、６４・・・演算回路、６０・・・第２の演算部、７０・・・出力部、８０・・・セットリセットラッチ部、８２・・・セットリセットラッチ、１００・・・信号生成装置、１１０・・・パターン発生部、１２０・・・判定部、１３０・・・増幅器、１４０・・・伝送経路、１５０・・・基準発生部、１６０・・・制御部、１７０・・・基準測定部、１８０・・・キャリブレーション部、２００・・・試験装置、３００・・・被試験デバイス、４００・・・回路デバイス、４１０・・基板、５００・・・アナログ回路、５０２、５１２、５２２、５３２・・・抵抗、５１４、５２４、５３４・・・コンデンサ、５２６、５２８・・・スイッチ

以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る、試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する。例えば試験装置２００は、被試験デバイス３００に所定の論理パターンの信号を入力し、被試験デバイス３００が出力する信号の論理パターンと、期待値パターンとを比較することにより、被試験デバイス３００の良否を判定する。本例における試験装置２００は、信号生成装置１００、パターン発生部１１０、判定部１２０、及び伝送経路１４０を備える。

パターン発生部１１０は、被試験デバイス３００を試験する試験パターンを生成する。例えばパターン発生部１１０は、被試験デバイス３００に入力する試験信号が有するべき論理パターン（パターンデータ）を含む試験パターンを生成する。

信号生成装置１００は、パターン発生部１１０が生成した試験パターンに基づいて、被試験デバイス３００に入力する試験信号を生成する。例えば信号生成装置１００は、試験パターンに含まれるパターンデータに応じたレベルを示す試験信号を生成する。また、信号生成装置１００は、試験信号の波形を予め補正する。信号生成装置１００の構成及び動作の詳細は後述する。

伝送経路１４０は、増幅器１３０が出力する試験信号を、被試験デバイス３００の入力端に伝送する。伝送経路１４０は、例えばケーブル等の配線であってよい。伝送経路１４０は、試験信号に対して所定の減衰を生じさせてよく、所定の反射波を生じさせてよい。

判定部１２０は、被試験デバイス３００が出力する出力信号に基づいて、被試験デバイス３００の良否を判定する。例えば判定部１２０は、出力信号の論理パターンと、パターン発生部１１０から与えられる期待値パターンとを比較し、被試験デバイス３００の良否を判定してよい。パターン発生部１１０は、生成した試験パターンに基づいた期待値パターンを生成する。

信号生成装置１００は、タイミング発生部１０、シフトレジスタ部２０、レジスタ部４０、及び波形生成部を有する。本例において波形生成部は、第１の演算部５０、第２の演算部６０、出力部７０、及び増幅器１３０を有する。

タイミング発生部１０は、与えられる基準クロックに基づいて、基準クロックに対する位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器（１２−１〜１２−ｎ、以下１２と総称する）を有する。つまり、複数のタイミング発生器１２は、それぞれ略同一の周期を有し、それぞれ位相の異なる複数の周期信号を生成する。それぞれのタイミング発生器１２は、ＰＬＬ回路であってよい。また、基準となるひとつのタイミング発生器１２がＰＬＬ回路であり、他のタイミング発生器１２は、遅延回路であってもよい。この場合、基準となるタイミング発生器１２が第１の周期信号を生成し、他のタイミング発生器１２は、当該第１の周期信号をそれぞれ分岐して受け取り、当該第１の周期信号をそれぞれ異なる遅延量で遅延させる。

シフトレジスタ部２０は、縦続接続された複数のフリップフロップ（２２−１〜２２−ｍ、以下２２と総称する）を有し、パターン発生部１１０が出力するパターンデータの各データを順次伝播する。それぞれのフリップフロップ２２は、第１のタイミング発生器１２−１が出力する第１の周期信号を動作クロックとして受け取り、当該第１の周期信号に応じて、当該パターンデータの各データを、後段のフリップフロップ２２に順次伝播する。

第２の演算部６０は、複数のフリップフロップ２２に一対一に対応して設けられた複数の符号制御回路（６２−１〜６２−ｍ、以下６２と総称する）及び複数の演算回路（６４−１〜６４−ｍ、以下６４と総称する）を有する。それぞれの符号制御回路６２は、対応する演算回路６４が出力するデータ値の符号を決定する。つまり、それぞれの符号制御回路６２は、対応するフリップフロップ２２が出力するデータ値に、正又は負のいずれかの符号を選択して付して出力する。符号制御回路６２が選択する符号は、使用者によって予め設定されてよい。また、信号生成装置１００の動作中において、符号制御回路６２が選択する符号は固定されてよく、また信号生成装置１００の動作中に選択する符号は変更可能であってもよい。

それぞれの演算回路６４は、対応するフリップフロップ２２が出力するデータ値を、対応する符号制御回路６２を介して受け取る。それぞれの演算回路６４は、受け取ったデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する。それぞれの演算回路６４は、当該係数に応じた増幅率を有する増幅回路であってよい。また、信号生成装置１００の動作中において、演算回路６４の当該係数は固定されてよく、また信号生成装置１００の動作中に当該係数は変更可能であってもよい。

出力部７０は、それぞれの演算回路６４が出力する信号の波形を加算して出力する。増幅器１３０は、出力部７０が生成した試験信号を所定の増幅率で増幅して出力する。また増幅器１３０は、予め定められた信号レベルを基準レベルとして、試験信号を出力してよい。例えば増幅器１３０は、予め定められた増幅率で試験信号を増幅し、予め定められたオフセット電圧を試験信号に加算して出力してよい。このような構成により、出力信号の波形に対し、パターンデータに基づいて、第１の周期信号のエッジを基準とした補正を行うことができる。

レジスタ部４０は、第１のタイミング発生器１２−１以外のタイミング発生器（１２−１〜１２−ｎ）に対応して設けられた複数のレジスタ（４２−２〜４２−ｎ、以下４２と総称する）を有する。それぞれのレジスタ４２は、縦続接続されて設けられる。つまり、それぞれのレジスタ４２の出力データが、次段のレジスタ４２に入力される。それぞれのレジスタ４２は、入力されるデータを、対応するタイミング発生器１２が出力する周期信号に応じて取り込んで出力する。本例において、初段のレジスタ４２には、予め選択された一つのフリップフロップが出力するデータが入力され、対応するタイミング発生器１２が出力する周期信号に応じて順次伝播する。

第１の演算部５０は、複数のレジスタ４２に一対一に対応して設けられた複数の符号制御回路（５２−１〜５２−ｍ、以下５２と総称する）及び複数の演算回路（５４−１〜５４−ｍ、以下５４と総称する）を有する。それぞれの符号制御回路５２は、対応する演算回路５４が出力するデータ値の符号を決定する。つまり、それぞれの符号制御回路５２は、対応するレジスタ４２が出力するデータ値に、正又は負のいずれかの符号を選択して付して出力する。符号制御回路５２が選択する符号は、使用者によって予め設定されてよい。また、信号生成装置１００の動作中において、符号制御回路５２が選択する符号は固定されてよく、また信号生成装置１００の動作中に選択する符号は変更可能であってもよい。

それぞれの演算回路５４は、対応するレジスタ４２が出力するデータ値を、対応する符号制御回路５２を介して受け取る。それぞれの演算回路５４は、受け取ったデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する。それぞれの演算回路５４は、当該係数に応じた増幅率を有する増幅回路であってよい。また、信号生成装置１００の動作中において、演算回路５４の当該係数は固定されてよく、また信号生成装置１００の動作中に当該係数は変更可能であってもよい。

出力部７０は、それぞれの演算回路５４が出力する信号の波形を加算して出力する。つまり、出力部７０は、複数の演算回路５４及び複数の演算回路６４が出力する信号の波形を加算した信号を出力する。このような構成により、出力信号の波形に対し、第１の周期信号とは異なるタイミングを基準とした補正を行うことができる。

第１の周期信号に対する、それぞれのタイミング発生器１２が出力する周期信号の位相は、使用者により任意に設定されてよい。これにより、出力信号の波形に対し、任意のタイミングを基準とした補正を行うことができる。例えば、出力信号の信号エッジ（第１の周期信号のエッジタイミング）に対し、時間的に離れた位相（他の周期信号のエッジタイミング）において、当該信号エッジに応じた波形を生成することができる。このため、例えば伝送経路１４０において反射波が生じる場合であっても、当該反射波と相殺される波形を、出力信号に予め生成することができる。これにより、被試験デバイス３００に所望の信号を精度よく入力することができる。

また、タップ制御部３０は、複数のフリップフロップ２２のうち、いずれかのフリップフロップ２２が出力するデータ値を選択し、初段のレジスタ４２に入力する。これにより、いずれのフリップフロップ２２が出力するデータ値を基準として波形の補正を行うかを選択することができる。タップ制御部３０が、いずれのフリップフロップ２２を選択するかは、使用者により予め設定されてよい。

また、タップ制御部３０は、複数のフリップフロップ２２が出力するデータ値を、対応する符号制御回路６２に入力する。いずれのフリップフロップ２２を、いずれの符号制御回路６２に対応付けるかは、使用者により予め設定されてよい。タップ制御部３０の設定は、信号生成装置１００の動作中は固定されていてよい。

図２は、信号生成装置１００の動作の一例を示すタイミングチャートである。図２においては、第１の演算部５０による波形の補正を主に説明する。本例においては、５個のタイミング発生器を有する場合について説明する。また、本例においてタップ制御部３０は、フリップフロップ２２−１が出力するデータを選択し、初段のレジスタ４２−２に入力する。

フリップフロップ２２−１は、パターン発生部１１０が出力するデータ値を、第１の周期信号に応じて順次伝播する。図２に示すように、フリップフロップ２２−１がデータ値１を出力する場合、レジスタ４２−２は、対応するタイミング発生器１２−２が出力する第２の周期信号に応じてデータ値１を取り込み、出力する。後段のレジスタ４２も同様に、前段のレジスタ４２が出力するデータを、対応するタイミング発生器１２が出力する周期信号に応じて取り込み、出力する。

それぞれの演算回路５４は、図２に示すように、対応するレジスタ４２が出力するデータ値に応じた信号を出力する。上述したように、演算回路５４は、対応するレジスタ４２が出力するデータ値に予め設定された係数を乗算したレベルの信号を出力する。また、それぞれの符号制御回路５２は、対応する演算回路５４が出力する信号の符号を決定する。

出力部７０は、それぞれの演算回路５４が出力する信号の波形を加算し、出力信号の波形を補正する。このとき、第２の演算部６０が生成するＵＩ（ユニットインターバル）単位の波形が更に加算される。ＵＩ単位の波形の生成は、従来技術を用いることができるので、その説明を省略する。ユニットインターバルとは、試験信号における１ビットの持続時間であってよい。

図２において、第１の演算部５０及び第２の演算部６０により補正された領域を斜線で示す。図２に示すように、位相が異なる複数の周期信号に基づいて出力信号の波形を補正することができるので、自由度の高い補正を行うことができる。

以上説明したように、本例における信号生成装置１００によれば、出力信号のパターンデータに基づいて、出力信号の１ＵＩ単位を基準とした波形補正を行うことができ、更に出力信号に対して任意のタイミングを基準とした波形補正を行うことができる。これにより、出力信号の波形を精度よく補正することができ、被試験デバイス３００を精度よく試験することができる。

図３は、複数の周期信号のエッジタイミングの他の例を示す図である。タイミング発生部１０は、図３（ａ）に示すように、第１のタイミング発生器１２−１以外の複数のタイミング発生器１２が出力する周期信号のエッジタイミングの分布が、第１のタイミング発生器１２−１が出力する第１の周期信号のエッジタイミングに近いほど密となるように、それぞれの周期信号を出力してよい。この場合、出力信号の信号エッジの近傍について、より精細な補正を行うことができる。

また、タイミング発生部１０は、図３（ｂ）に示すように、いずれかのタイミング発生器１２が出力する周期信号と、第１の周期信号との位相差を、１ＵＩ（第１の周期信号のユニットインターバル）より大きくしてもよい。この場合、例えば出力信号のパルスに対して、１ＵＩ以上時間的に離れた位相に生じる反射波を相殺する波形を、予め生成することができる。また、各周期信号の周期は、試験信号の周期（１ＵＩ）と略等しくてよい。

図４は、信号生成装置１００の構成の他の例を示す図である。本例における信号生成装置１００は、図１に関連して説明した信号生成装置１００の構成に対し、レジスタ部４０に代えて、セットリセットラッチ部８０を備える点が異なる。他の構成要素は、図１において同一の符号を付して説明した構成要素と同一又は同様の機能及び構成を有する。

セットリセットラッチ部８０は、第１のタイミング発生器１２−１及び最終段のタイミング発生器１２−ｎ以外のタイミング発生器（１２−１〜１２−（ｎ−１））に対応して設けられた複数のセットリセットラッチ（８２−２〜８２−（ｎ−１）、以下８２と総称する）を有する。それぞれのセットリセットラッチ８２は、対応するタイミング発生器１２と、当該タイミング発生器１２の次段のタイミング発生器１２とから、それぞれ周期信号を受け取る。ここで、次段のタイミング発生器１２とは、当該タイミング発生器１２が出力する周期信号より位相が遅れた周期信号を出力し、且つ当該タイミング発生器１２が出力する周期信号の位相に最も近い位相を有する周期信号を出力するタイミング発生器１２であってよい。

それぞれのセットリセットラッチ８２は、対応するタイミング発生器１２から受け取る周期信号のエッジと、次段のタイミング発生器１２から受け取る周期信号のエッジとにより規定される期間、論理値１を示す信号を出力する。また、タップ制御部３０は、選択したフリップフロップ２２が出力するデータ値を、それぞれの符号制御回路５２に入力する。それぞれの符号制御回路５２は、対応するセットリセットラッチ８２が論理値１を出力する場合に、受け取ったデータ値に付する符号を決定して出力する。

本例における信号生成装置１００によれば、それぞれの周期信号のエッジに応じた任意のタイミングで出力信号の波形を補正し、且つそれぞれの周期信号の位相差に応じた任意のパルス幅で出力信号の波形を補正することができる。例えば、いずれか２つのタイミング発生器１２が出力する周期信号の位相差を小さくすることにより、非常に精細な波形の補正を行うことができる。

図５は、信号生成装置１００の他の構成例を示す図である。本例における信号生成装置１００は、図２に示したような、矩形波を合成した離散的な波形に対して、所定の周波数成分を強調することにより、連続的な波形を生成する。例えば図２に示したＵＩ単位の波形を強調してよく、出力信号の所定の周波数成分を強調してもよい。後者の場合、例えば図１又は図４に示した信号生成装置１００の構成に対して、増幅器１３０の後段に、増幅器１３０の出力波形における所定の周波数成分を強調するアナログ回路５００を更に設けてよい。アナログ回路５００は、例えば所定の高周波成分を強調するアナログピーキング回路であってよい。アナログ回路５００は、例えば入力波形の微分波形等を、当該入力波形に重畳することにより、高周波成分を強調する回路であってよい。また、入力波形を平滑化する回路であってもよい。このような構成により、図２に示した離散的な出力信号の波形を、所定の周波数成分を強調した連続な波形にすることができる。

図５では、図２に示したＵＩ単位の波形を強調する場合の信号生成装置１００の構成例を説明する。本例の信号生成装置１００は、図１に関連して説明した信号生成装置１００の構成に対して、レジスタ部４０及び第１の演算部５０を有さず、アナログ回路５００を更に有する点で相違する。また、本例のタイミング発生部１０は、一つのタイミング発生器１２−１を有する点で相違する。その他の構成は、図１において同一の符号を付した構成要素と同一であってよい。

シフトレジスタ部２０は、タイミング発生器１２−１が生成した周期信号に応じて、パターンデータの各データを、複数のフリップフロップ２２に順次伝播する。例えばタイミング発生器１２−１は、生成すべき試験信号の周期（１ＵＩ）と略同一の周期の周期信号を生成してよい。タップ制御部３０は、図１から図４において説明したタップ制御部３０と同一の機能及び構成を有してよい。

本例における波形生成部は、第２の演算部６０、出力部７０、及び増幅器１３０を有する。当該波形生成部は、シフトレジスタ部２０における複数のフリップフロップ２２が出力するデータ値に基づいて、タイミング発生器１２−１が生成する周期信号の周期で値が変化する出力信号を生成する。本例では、レジスタ部４０及び第１の演算部５０を有さないので、増幅器１３０が出力する出力信号の波形は、例えば図２に示したＵＩ単位の波形に相当する。

アナログ回路５００は、波形生成部の増幅器１３０が生成した出力信号の波形における所定の周波数成分を強調して、伝送経路１４０を介して被試験デバイス３００に入力する。例えばアナログ回路５００は、当該出力信号のエッジ部分を強調すべく、予め定められた高周波成分を強調するアナログピーキング回路であってよい。例えばアナログ回路５００は、図１０において後述するように、ＲＣハイパスフィルタを伝送線路と並列に設けて、ＲＣハイパスフィルタ及び伝送線路の信号を合成することにより、予め定められた高周波成分を強調した波形を生成してよい。アナログ回路５００の時定数は、伝送経路１４０の時定数を予め測定して、当該時定数に応じて定めてよい。

図６は、アナログ回路５００が出力するアナログ波形の一例を示す図である。上述したように、アナログ回路５００には、ＵＩ単位での離散的な波形が与えられ、当該波形の高周波成分を強調したアナログ波形を生成する。本例における信号生成装置１００は、図５に示すように簡易な構成で、図６に示すように１ＵＩより小さい単位で値が変動する試験信号を生成することができる。

図７は、信号生成装置１００の他の構成例を示す図である。本例における信号生成装置１００は、図１に示した信号生成装置１００の構成に対して、アナログ回路５００を更に備える。また、タイミング発生部１０は第１のタイミング発生器１２−１及び第２のタイミング発生器１２−２を有しており、レジスタ部４０は一つのレジスタ４２−２を有しており、第１の演算部５０は一つの符号制御回路５２−２及び一つの演算回路５４−２を有する。他の構成要素は、図１において同一の符号を付した構成要素と同一の機能及び構成を有してよい。

第２のタイミング発生器１２−２は、第１のタイミング発生器１２−１が生成する第１の周期信号とは位相の異なる第２の周期信号を生成してよい。また、第２の周期信号は、第１の周期信号と略同一の周期を有してよい。レジスタ４２−２は、タップ制御部３０により予め選択された一つのフリップフロップ２２が出力するデータを、第２のタイミング発生器１２−２から与えられる第２の周期信号に応じて順次取り込んで出力する。

本例の波形生成部は、第１の演算部５０、第２の演算部６０、出力部７０、及び増幅器１３０を有する。また、波形生成部は、複数のフリップフロップ２２及びレジスタ２４が出力するデータ値に基づいて、第１の周期信号の位相、及び第２の周期信号の位相で値が変化する出力信号を生成する。

具体的には、第１の演算部５０における符号制御回路５２−２及び演算回路５４−２が、レジスタ２４が出力するデータ値に基づいて、第２の周期信号の位相で値が変化する波形を生成する。また、第２の演算部６０が、複数のフリップフロップ２２が出力するデータ値に基づいて、第１の周期信号の位相で値が変化する波形を生成する。そして、出力部７０により、第１の演算部５０及び第２の演算部６０が出力する波形を合成して、第１の周期信号及び第２の周期信号の位相で値が変化する出力信号を生成する。

増幅器１３０及びアナログ回路５００は、図５において説明した増幅器１３０及びアナログ回路５００と同一の機能及び構成を有してよい。このような構成により、試験信号の波形をより精度よく補償することができる。例えば、第１の周期信号のエッジとは異なる任意のタイミングで生じる反射波等を補償した波形を生成することができる。

この場合、タップ制御部３０は、あるユニットインターバルでの矩形波の反射が、いずれのユニットインターバルで生じるかに応じて、レジスタ４２−２に接続するフリップフロップ２２を選択してよい。タップ制御部３０がいずれのフリップフロップ２２を選択するかにより、反射波を補償する波形を生成するユニットインターバルを選択することができる。また、選択したユニットインターバル内において、いずれの位相で反射波を補償する波形を生成するかは、第２のタイミング発生器１２−２が生成する第２の周期信号の位相により、調整することができる。第２のタイミング発生器１２−２は、第１の周期信号に対して、反射波を補償する波形を生成すべき位相に応じた位相差を有する第２の周期信号を生成してよい。

図８は、信号生成装置１００の他の構成例を示す図である。本例における信号生成装置１００は、図７に示した信号生成装置１００の構成に対して、レジスタ部４０に代えて、セットリセットラッチ部８０を備える。セットリセットラッチ部８０は、図４において説明したセットリセットラッチ８２を一つ有する。また、タイミング発生部１０は、第３のタイミング発生器１２−３を更に有する。他の構成要素は、図７において同一の符号を付した構成要素と同一の機能及び構成を有してよい。

第３のタイミング発生器１２−３は、第３の周期信号を生成する。第３の周期信号は、第２の周期信号とは異なる位相を有してよい。セットリセットラッチ８２は、第２の周期信号及び第３の周期信号を受け取り、図４において説明したように、第２の周期信号及び第３の周期信号の位相差に応じたパルス幅のパルスを出力する。

符号制御回路５２−２は、図４において説明したように、タップ制御部３０から与えられる論理値に付する符号を決定して、セットリセットラッチ８２から受け取る信号がＨ論理を示す間、出力する。演算回路５４以降の処理は、図７において説明した信号生成装置１００と同一であってよい。

このような構成により、各周期信号の周期とは異なるパルス幅で、反射波等を補償した波形を生成することができる。つまり、第２の周期信号及び第３の周期信号の位相差を調整することにより、任意のパルス幅の反射波等を補償する波形を生成することができる。

図９は、図８において説明した信号生成装置１００の動作例を示す図である。図９において、Ｔ１は例えば第１の周期信号の位相であり、Ｔ２は例えば第２の周期信号の位相である。上述したように、第１の周期信号及び第２の周期信号の位相を調整することにより、任意のパルス幅のパルスを任意の位置に設けた波形を生成することができる。このため、任意の位置に生じる任意のパルス幅の反射波等を補償することができる。

図１０は、アナログ回路５００の構成の一例を示す図である。本例のアナログ回路５００は、複数の抵抗５０２、５１２、５２２、５３２、複数のコンデンサ５１４、５２４、５３４、及び複数のスイッチ５２６、５２８を有する。各抵抗５０２、５１２、５２２、５３２は、並列に設けられる。また、複数のコンデンサ５１４、５２４、５３４は、伝送路の抵抗５０２以外の抵抗５１２、５２２、５３２と一対一に対応して設けられ、対応する抵抗５１２、５２２、５３２と直列に接続される。また、スイッチ５２６は、２段目以降の抵抗及びコンデンサを、伝送路の抵抗５０２と並列に接続するかを切り替える。

例えば、スイッチ５２６をオフ状態とした場合、アナログ回路５００は、１次のＣＲハイパスＦＩＲフィルタを通過させた信号を、元の信号に重畳した波形を生成する。また、全てのスイッチをオン状態とした場合、アナログ回路５００は、３次のＣＲハイパスＦＩＲフィルタを通過させた信号を、元の信号に重畳した波形を生成する。また、各抵抗及び各コンデンサの定数は、設定されるべき時定数に応じて調整可能であってよい。このような構成により、入力される信号の所定の高周波成分を強調した波形を生成することができる。但し、アナログ回路５００の構成は、図１０に示した構成に限定されない。アナログ回路５００として、公知の高周波成分強調回路を用いることができる。

図１１は、試験装置２００の構成の他の例を示す図である。本例における試験装置２００は、図１から図１０に関連して説明した試験装置２００の構成に加え、キャリブレーション部１８０を更に備える。他の構成要素は、図１から図１０において同一の符号を付して説明した構成要素と同一又は同様の機能及び構成を有してよい。

キャリブレーション部１８０は、被試験デバイス３００の試験前に、信号生成装置１００のキャリブレーションを行う。キャリブレーション部１８０は、基準発生部１５０、基準測定部１７０、及び制御部１６０を有する。

基準発生部１５０は、信号生成装置１００に、所定の波形の基準信号を出力させる。本例において基準発生部１５０は、パターン発生部１１０に、所定のパターンデータを出力させる。

基準測定部１７０は、被試験デバイス３００の入力端に伝送される基準信号の波形を測定する。制御部１６０は、基準測定部１７０が測定した基準信号の波形に基づいて、第１の演算部５０及び第２の演算部６０の設定を行う。例えば制御部１６０は、それぞれの符号制御回路５２及び符号制御回路６２における符号を設定し、それぞれの演算回路５４及び演算回路６４における重み付け係数を設定する。また、制御部１６０は、それぞれのタイミング発生器１２が出力する周期信号の位相を設定してよい。

図１２は、キャリブレーション部１８０の動作の一例を示す図である。上述したように、基準発生部１５０は、信号生成装置１００に所定の基準信号を出力させる。基準測定部１７０は、被試験デバイス３００の入力端に伝送される信号の波形を測定する。
制御部１６０は、基準測定部１７０が測定した測定波形を、図１２に示すように離散化する。また、制御部１６０は、離散化された測定波形に基づいて、伝送経路１４０における基準信号の減衰等を検出し、検出結果に基づいて信号生成装置１００をキャリブレーションする。

例えば、制御部１６０は、当該測定波形を、複数のパルスを用いて近似する。そして、制御部１６０は、それぞれのパルスの位相及びパルス幅に基づいて、それぞれのタイミング発生器１２が出力する周期信号の位相を制御してよい。また、制御部１６０は、それぞれの矩形波のレベルに基づいて、それぞれの演算回路５４及び演算回路６４における重み付け係数を制御してよい。また、制御部１６０は、基準信号の波形と、離散化された測定波形とを比較し、測定波形のそれぞれの矩形波の成分を、予め基準信号に重畳するか、又は予め基準信号から減じるかを判定してよい。制御部１６０は、当該判定結果に基づいて、それぞれの符号制御回路５２及び符号制御回路６２における符号を制御してよい。

また、図１から図１２においては、伝送経路１４０における減衰、反射等を予め補償すべく、出力信号の波形を補正しているが、信号生成装置１００の機能は、上述した減衰等の補償に限られない。例えば、信号生成装置１００は、出力信号の波形を予め劣化させ、被試験デバイス３００に入力してよい。これにより、どの程度信号波形が劣化した場合に、被試験デバイス３００が正常に動作しなくなるかを試験することができる。

図１３は、本発明の他の実施形態に係る回路デバイス４００の構成の一例を示す図である。回路デバイス４００は、例えば半導体回路を有するデバイスである。回路デバイス４００は、基板４１０、パターン発生部１１０、信号生成装置１００、及び制御部１６０を備える。基板４１０は、例えば半導体基板である。パターン発生部１１０、信号生成装置１００、及び制御部１６０は、基板４１０に形成される回路であってよい。

パターン発生部１１０、信号生成装置１００、及び制御部１６０は、図１から図１２において同一の符号を付して説明した構成要素と同一又は同様の機能及び構成を有する。本例において制御部１６０は、信号生成装置１００に設定すべき符号、重み付け係数、周期信号の位相に関する情報が予め与えられてよい。また、制御部１６０は、外部から与えられる設定データに基づいて、信号生成装置１００を設定してよい。このような構成により、回路デバイス４００は、任意の波形の信号を出力することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

上記説明から明らかなように、本発明の実施例によれば、任意の位相を基準として出力信号の波形を補正することができる信号生成装置を実現することができる。また、被試験デバイスを精度よく試験できる試験装置を実現することができる。

Claims (17)

1. 与えられるパターンデータに応じた出力信号を生成する信号生成装置であって、
   位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器と、
   縦続接続された複数のフリップフロップを有し、第１の前記タイミング発生器が出力する第１の前記周期信号に応じて、前記パターンデータの各データを、複数の前記フリップフロップに順次伝播するシフトレジスタ部と、
   前記第１のタイミング発生器以外の前記タイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つの前記フリップフロップが出力するデータを、対応する前記タイミング発生器が出力する前記周期信号に応じて順次伝播する複数のレジスタと、
   前記複数のフリップフロップが出力するデータ値、及び前記複数のレジスタが出力するデータ値に基づいて、前記出力信号の波形を生成する波形生成部と
   を備える信号生成装置。
2. 前記波形生成部は、
   前記複数のフリップフロップ及び前記複数のレジスタに一対一に対応して設けられ、それぞれ対応する前記フリップフロップ又は前記レジスタが出力するデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する複数の演算回路と、
   それぞれの前記演算回路が出力する信号の波形を加算し、前記出力信号として出力する出力部と
   を有する請求項１に記載の信号生成装置。
3. 前記波形生成部は、前記複数のフリップフロップ及び前記複数のレジスタに一対一に対応して設けられ、それぞれ対応する前記フリップフロップ又は前記レジスタが出力するデータ値に付する符号を決定する複数の符号制御回路を更に有する
   請求項２に記載の信号生成装置。
4. 前記複数のフリップフロップのうち、いずれかの前記フリップフロップが出力するデータ値を選択し、縦続接続された前記レジスタの初段の前記レジスタに入力するタップ制御部を更に備える請求項１から３のいずれか一項に記載の信号生成装置。
5. 前記第１のタイミング発生器以外の複数の前記タイミング発生器が出力する前記周期信号のエッジの分布が、前記第１のタイミング発生器が出力する前記周期信号のエッジに近いほど密である
   請求項１から４のいずれか一項に記載の信号生成装置。
6. 前記第１のタイミング発生器以外のいずれかの前記タイミング発生器が出力する周期信号と、前記第１の周期信号との位相差が、前記第１の周期信号の１周期より大きい
   請求項１から４のいずれか一項に記載の信号生成装置。
7. 前記波形生成部が生成した前記出力信号の波形における所定の周波数成分を強調するアナログ回路を更に備える
   請求項１から６のいずれか一項に記載の信号生成装置。
8. 被試験デバイスを試験する試験装置であって、
   被試験デバイスを試験する試験パターンを生成するパターン発生部と、
   前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
   前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記信号生成装置は、
   位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器と、
   縦続接続された複数のフリップフロップを有し、第１の前記タイミング発生器が出力する第１の前記周期信号に応じて、前記試験パターンの各データを、複数の前記フリップフロップに順次伝播するシフトレジスタ部と、
   前記第１のタイミング発生器以外の前記タイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つの前記フリップフロップが出力するデータを、対応する前記タイミング発生器が出力する前記周期信号に応じて順次伝播する複数のレジスタと、
   前記複数のフリップフロップが出力するデータ値、及び前記複数のレジスタが出力するデータ値に基づいて、前記試験信号の波形を生成する波形生成部と
   を有する試験装置。
9. 前記波形生成部は、
   前記複数のフリップフロップ及び前記複数のレジスタに一対一に対応して設けられ、それぞれ対応する前記フリップフロップ又は前記レジスタが出力するデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する複数の演算回路と、
   それぞれの前記演算回路が出力する信号の波形を加算し、前記試験信号として出力する出力部と
   を有する請求項８に記載の試験装置。
10. 前記被試験デバイスの試験前に、前記信号生成装置のキャリブレーションを行うキャリブレーション部を更に備え、
    前記キャリブレーション部は、
    前記信号生成装置に所定の波形の基準信号を出力させる基準発生部と、
    前記被試験デバイスの入力端に伝送される前記基準信号を測定する基準測定部と、
    前記基準測定部が測定した前記基準信号の波形に基づいて、前記演算回路における係数を決定する制御部と
    を有する請求項９に記載の試験装置。
11. 任意の波形の信号を出力する回路デバイスであって、
    出力すべき信号の波形パターンを生成するパターン発生部と、
    前記波形パターンに応じた出力信号を生成する信号生成装置と
    を備え、
    前記信号生成装置が、請求項１から７のいずれか一項に記載の前記信号生成装置である回路デバイス。
12. 与えられるパターンデータに応じた出力信号を生成する信号生成装置であって、
    周期信号を生成するタイミング発生部と、
    縦続接続された複数のフリップフロップを有し、前記周期信号に応じて、前記パターンデータの各データを、複数の前記フリップフロップに順次伝播するシフトレジスタ部と、
    前記複数のフリップフロップが出力するデータ値に基づいて、前記周期信号の周期で値が変化する前記出力信号を生成する波形生成部と
    を備え、
    前記タイミング発生部は、
    第１の前記周期信号を生成して、前記シフトレジスタ部に供給する第１のタイミング発生器と、
    前記第１の周期信号と同一の周期を有し、前記第１の周期信号とは位相の異なる第２の前記周期信号を生成する第２のタイミング発生器と
    を有し、
    前記信号生成装置は、
    予め選択された一つの前記フリップフロップが出力するデータを、前記第２のタイミング発生器が出力する前記第２の周期信号に応じて順次取り込み、出力するレジスタを更に備え、
    前記波形生成部は、前記複数のフリップフロップ及び前記レジスタが出力するデータ値に基づいて、前記第１の周期信号の位相、及び前記第２の周期信号の位相で値が変化する前記出力信号を生成する信号生成装置。
13. 前記タイミング発生部は、生成すべき前記出力信号と同一周期の前記周期信号を生成する
    請求項１２に記載の信号生成装置。
14. 前記波形生成部が生成した前記出力信号の波形における所定の周波数成分を強調するアナログ回路を更に備える
    請求項１２または１３に記載の信号生成装置。
15. 前記複数のフリップフロップのうち、いずれかの前記フリップフロップが出力するデータ値を選択し、前記レジスタに入力するタップ制御部を更に備える
    請求項１２から１４のいずれか一項に記載の信号生成装置。
16. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスが出力する信号に基づいて、前記被試験デバイスの良否を判定する判定部と
    を備え、
    前記信号生成装置が、請求項１２から１５のいずれか一項に記載の前記信号生成装置である試験装置。
17. 任意の波形の信号を出力する回路デバイスであって、
    出力すべき信号の波形パターンを生成するパターン発生部と、
    前記波形パターンに応じた出力信号を生成する信号生成装置と
    を備え、
    前記信号生成装置が、請求項１２から１５のいずれか一項に記載の前記信号生成装置である回路デバイス。

Images