JP4763053B2 - 閾電圧制御装置、試験装置、及び回路デバイス - Google Patents

閾電圧制御装置、試験装置、及び回路デバイス Download PDF

Info

Publication number
JP4763053B2
JP4763053B2 JP2008530821A JP2008530821A JP4763053B2 JP 4763053 B2 JP4763053 B2 JP 4763053B2 JP 2008530821 A JP2008530821 A JP 2008530821A JP 2008530821 A JP2008530821 A JP 2008530821A JP 4763053 B2 JP4763053 B2 JP 4763053B2
Authority
JP
Japan
Prior art keywords
threshold voltage
pattern
output
flip
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008530821A
Other languages
English (en)
Other versions
JPWO2008023485A1 (ja
Inventor
大輔 渡邊
俊幸 岡安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2008023485A1 publication Critical patent/JPWO2008023485A1/ja
Application granted granted Critical
Publication of JP4763053B2 publication Critical patent/JP4763053B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3163—Functional testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、閾電圧制御装置、試験装置、及び回路デバイスに関する。特に本発明は、コンパレータに与える閾電圧を任意のタイミングで補正することができる閾電圧制御装置に関する。文献の参照による組み込みが認められる指定国については、下記の米国出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
出願番号 １１／５０９，３２０ 出願日 ２００６年８月２４日
従来、半導体回路等の被試験デバイスを試験する場合、被試験デバイスに所定の信号を入力し、被試験デバイスの出力信号を測定することにより、被試験デバイスの良否を判定する方法が知られている。例えば、被試験デバイスに所定の論理パターンの信号を入力し、被試験デバイスの出力信号の論理パターンが、期待値パターンと一致するか否かを判定することにより、被試験デバイスの動作が正常か否かを試験することができる。
このような試験を行う場合、被試験デバイスの出力信号を、試験装置に入力している。しかし、被試験デバイスから試験装置まで当該信号を伝送する経路において当該信号が減衰した場合、試験装置に入力されるべき論理パターンと、実際に被試験デバイスから出力される論理パターンとが異なる場合がある。
このような問題を解消するべく、従来の試験装置は、伝送経路における信号減衰に応じて、試験装置の入力部に被試験デバイスの出力信号波形を補正する機能を有する。例えば、試験装置入力部の最前段に、高域周波数成分を強調するフィルタ回路を備えて、伝送経路における信号減衰を補正している。関連する先行技術文献は、現在認識していないので、その記載を省略する。
しかし、従来の試験装置は、被試験デバイスの出力信号のエッジのタイミングを基準とした高域強調はできるが、被試験デバイスの出力波形を任意のタイミングで補正することができなかった。例えばエッジから時間的に離れた位相に発生する反射波等を予め補償することができなかった。また、被試験デバイスの出力部の仕様や、試験装置の伝送経路の仕様によっては、高域周波数成分を強調するフィルタ回路の定数を変更しなければならなかった。
このため、被試験デバイスを精度よく試験することができない場合があった。
また、信号減衰に応じて、試験装置側のコンパレータに与える閾電圧を制御することも考えられるが、係る場合であっても、エッジから時間的に離れた位相に発生する反射波等に応じた閾電圧の制御を行うことができなかった。
そこで本発明の一つの側面では、上記の課題を解決することのできる閾電圧制御装置、試験装置、及び回路デバイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
即ち、本発明の第１の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器に対して、閾電圧を制御する閾電圧制御装置であって、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、論理パターンの各データを、複数のフリップフロップの間を順次伝播させるシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、レベル比較器に与える閾電圧を生成する閾電圧生成部とを備える閾電圧制御装置を提供する。
本発明の第２の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、論理パターンの期待値パターンを生成するパターン発生部と、論理パターンと期待値パターンとを比較する論理比較器とを有する回路に対して、閾電圧を制御する閾電圧制御装置であって、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、期待値パターンの各データを、複数のフリップフロップの間を順次伝播させるシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、レベル比較器に与える前記閾電圧を生成する閾電圧生成部とを備える閾電圧制御装置を提供する。
本発明の第３の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、論理パターンの期待値パターンを生成するパターン発生部と、論理パターンと期待値パターンとを比較する論理比較器とを有する回路に対して、閾電圧を制御する閾電圧制御装置であって、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、期待値パターンの各データを、複数のフリップフロップの間を順次伝播させるポストカーソル部と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、論理パターンの各データを、複数のフリップフロップの間を順次伝播させるプレカーソル部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、レベル比較器に与える閾電圧を生成する閾電圧生成部とを備える閾電圧制御装置を提供する。
本発明の第４の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験パターン、及び試験パターンに応じて被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、試験パターンに基づいて、被試験デバイスに入力する試験信号を生成する信号生成装置と、被試験デバイスの出力信号のレベルと閾電圧とを比較することにより出力信号の論理パターンを検出するレベル比較器と、論理パターンと期待値パターンとを比較する論理比較器と、レベル比較器に入力する閾電圧を制御する閾電圧制御装置とを備え、閾電圧制御装置が、上述した第１から第３のいずれかの形態を有する試験装置を提供する。
本発明の第５の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器に対して、閾電圧を入力する回路デバイスであって、基板と、基板に設けられた閾電圧制御装置とを備え、閾電圧制御装置は、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、論理パターンの各データを、複数のフリップフロップの間を順次伝播させるシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、レベル比較器に与える前記閾電圧を生成する閾電圧生成部とを有する回路デバイスを提供する。
本発明の第６の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、論理パターンの期待値パターンを生成するパターン発生部と、論理パターンと期待値パターンとを比較する論理比較器とを有する回路に対して、閾電圧を入力する回路デバイスであって、基板と、基板に設けられた閾電圧制御装置とを備え、閾電圧制御装置は、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、期待値パターンの各データを、複数のフリップフロップの間を順次伝播させるシフトレジスタ部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値、及び複数のレジスタが出力するデータ値に基づいて、レベル比較器に与える閾電圧を生成する閾電圧生成部とを有する回路デバイスを提供する。
本発明の第７の形態においては、入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、論理パターンの期待値パターンを生成するパターン発生部と、論理パターンと期待値パターンとを比較する論理比較器とを有する回路に対して、閾電圧を入力する回路デバイスであって、基板と、基板に設けられた閾電圧制御装置とを備え、閾電圧制御装置は、それぞれ略同一の周期で、それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、期待値パターンの各データを、複数のフリップフロップの間を順次伝播させるポストカーソル部と、縦続接続された複数のフリップフロップを有し、第１のタイミング発生器が出力する第１の周期信号に応じて、論理パターンの各データを、複数のフリップフロップの間を順次伝播させるプレカーソル部と、第１のタイミング発生器以外のタイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つのフリップフロップが出力するデータを、対応するタイミング発生器が出力する周期信号に応じて順次伝播する複数のレジスタと、複数のフリップフロップが出力するデータ値と、複数のレジスタが出力するデータ値とに基づいて、レベル比較器に与える閾電圧を生成する閾電圧生成部とを有する回路デバイスを提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明の実施形態に係る、試験装置２００の構成の一例を示す図である。 試験装置２００の詳細な構成の一例を示す図である。 閾電圧制御装置１００の動作の一例を示すタイミングチャートである。 複数の周期信号のエッジタイミングの他の例を示す図である。 図３に示したＵＩ単位の波形を強調する場合の閾電圧制御装置１００の構成例を説明する。 アナログ回路５００が出力するアナログ波形の一例を示す図である。 閾電圧制御装置１００の他の構成例を示す図である。 閾電圧制御装置１００の他の構成例を示す図である。 閾電圧制御装置１００の他の構成例を示す図である。 図９において説明した閾電圧制御装置１００の動作例を示す図である。 閾電圧制御装置１００の構成の他の例を示す図である。 閾電圧制御装置１００の構成の他の例を示す図である。 閾電圧制御装置１００の構成の他の例を示す図である。 試験装置２００の構成の他の例を示す図である。 キャリブレーション部１８０の動作の一例を示す図である。
符号の説明
１０・・・タイミング発生部、１２・・・タイミング発生器、２０・・・シフトレジスタ部、２２・・・フリップフロップ、３０・・・タップ制御部、４０・・・レジスタ部、４２・・・レジスタ、５０・・・第1の演算部、５２、６２・・・符号制御回路、５４、６４・・・演算回路、６０・・・第２の演算部、７０・・・出力部、８０・・・セットリセットラッチ部、８２・・・セットリセットラッチ、１００・・・閾電圧制御装置、１１０・・・パターン発生部、１２０・・・論理比較器、１３０・・・信号生成装置、１４０・・・伝送経路、１５０・・・レベル比較器、１６０・・・タイミング比較器、１７０・・・基準測定部、１７２・・・基準発生部、１７４・・・制御部、１８０・・・キャリブレーション部、２００・・・試験装置、３００・・・被試験デバイス、５００・・・アナログ回路
以下、発明の実施の形態を通じて本発明の一つの側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る、試験装置２００の構成の一例を示す図である。試験装置２００は、半導体回路等の被試験デバイス３００を試験する。例えば試験装置２００は、被試験デバイス３００に所定の論理パターンの信号を入力し、被試験デバイス３００が出力する信号の論理パターンと、期待値パターンとを比較することにより、被試験デバイス３００の良否を判定する。本例における試験装置２００は、パターン発生部１１０、信号生成装置１３０、伝送経路１４０、レベル比較器１５０、閾電圧制御装置１００、及び論理比較器１２０を備える。
パターン発生部１１０は、被試験デバイス３００を試験する試験パターンを生成する。例えばパターン発生部１１０は、被試験デバイス３００に入力する試験信号が有するべき論理パターン（パターンデータ）を含む試験パターンを生成する。
信号生成装置１３０は、パターン発生部１１０が生成した試験パターンに基づいて、被試験デバイス３００に入力する試験信号を生成する。例えば信号生成装置１３０は、試験パターンに含まれるパターンデータに応じたレベルを示す試験信号を生成する。
伝送経路１４０は、被試験デバイス３００が試験信号に応じて出力する信号を、レベル比較器１５０に伝送する。伝送経路１４０は、例えばケーブル等の配線であってよい。伝送経路１４０は、伝送する信号に対してケーブル等の特性に応じた減衰が生じるケーブルであってよく、反射波が生じるケーブルであってよい。
レベル比較器１５０は、伝送経路１４０から入力される入力信号のレベルと、与えられる閾電圧とを比較することにより、入力信号の論理パターンを検出する。例えばレベル比較器１５０は、入力信号のレベルが当該閾電圧より大きいか否かを示す２値の論理パターンを出力してよい。
閾電圧制御装置１００は、レベル比較器１５０に与える閾電圧を制御する。閾電圧制御装置１００の詳細な構成については後述する。論理比較器１２０は、レベル比較器１５０が出力する論理パターンと、与えられる期待値パターンとを比較することにより、被試験デバイス３００の良否を判定する。パターン発生部１１０は、被試験デバイス３００が試験信号に応じて出力すべきパターンを示す期待値パターンを生成してよい。
図２は、試験装置２００の詳細な構成の一例を示す図である。本例における試験装置２００は、タイミング比較器１６０及び増幅器１５４を更に備える。尚、図２においては、図１において説明した信号生成装置１３０を省略する。
レベル比較器１５０は、コンパレータ１５２を有する。コンパレータ１５２は、伝送経路１４０からの入力信号のレベルと、与えられる閾電圧とを比較し、比較結果を出力する。コンパレータ１５２は、増幅器１５４から閾電圧を受け取る。
タイミング比較器１６０は、レベル比較器１５０が出力する比較結果を、与えられる周期信号に応じて取り込み、出力する。タイミング比較器１６０はフリップフロップであってよい。
論理比較器１２０は、タイミング比較器１６０が出力する論理パターンと、与えられる期待値パターンとを比較する。論理比較器１２０は排他的論理和回路であってよい。閾電圧制御装置１００は、タイミング発生部１０、シフトレジスタ部２０、レジスタ部４０、及び閾電圧生成部を有する。本例において閾電圧生成部は、第１の演算部５０、第２の演算部６０、及び出力部７０を有する。
タイミング発生部１０は、与えられる基準クロックに基づいて、基準クロックに対する位相がそれぞれ異なる複数の周期信号を生成する複数のタイミング発生器（１２−１〜１２−ｎ、以下１２と総称する）を有する。つまり、複数のタイミング発生器１２は、それぞれ略同一の周期を有し、それぞれ位相の異なる複数の周期信号を生成する。それぞれのタイミング発生器１２は、ＰＬＬ回路であってよい。
また、基準となるひとつのタイミング発生器１２がＰＬＬ回路であり、他のタイミング発生器１２は、遅延回路であってもよい。この場合、基準となるタイミング発生器１２が第１の周期信号を生成し、他のタイミング発生器１２は、当該第１の周期信号をそれぞれ分岐して受け取り、当該第１の周期信号をそれぞれ異なる遅延量で遅延させる。それぞれのタイミング発生器１２が出力する周期信号の周期は、入力信号のデータレートと略同一であってよい。本例において、タイミング比較器１６０は、第１のタイミング発生器１２−１が出力する周期信号に応じて動作する。
シフトレジスタ部２０は、縦続接続された複数のフリップフロップ（２２−１〜２２−ｍ、以下２２と総称する）を有し、パターン発生部１１０が出力する期待値パターンの各データを順次伝播する。それぞれのフリップフロップ２２は、第１のタイミング発生器１２−１が出力する第１の周期信号を動作クロックとして受け取り、当該第１の周期信号に応じて、当該期待値パターンの各データを、後段のフリップフロップ２２に順次伝播する。また、シフトレジスタ部２０は、いずれかのフリップフロップ２２が出力するデータを、期待値パターンとして論理比較器１２０に入力する。
第２の演算部６０は、複数のフリップフロップ２２に一対一に対応して設けられた複数の符号制御回路（６２−１〜６２−ｍ、以下６２と総称する）及び複数の演算回路（６４−１〜６４−ｍ、以下６４と総称する）を有する。それぞれの符号制御回路６２は、対応する演算回路６４が出力するデータ値の符号を決定する。つまり、それぞれの符号制御回路６２は、対応するフリップフロップ２２が出力するデータ値に、正又は負のいずれかの符号を選択して付して出力する。符号制御回路６２が選択する符号は、使用者によって予め設定されてよい。また、閾電圧制御装置１００の動作中において、符号制御回路６２が選択する符号は固定されてよく、また閾電圧制御装置１００の動作中に選択する符号は変更可能であってもよい。
それぞれの演算回路６４は、対応するフリップフロップ２２が出力するデータ値を、対応する符号制御回路６２を介して受け取る。それぞれの演算回路６４は、受け取ったデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する。それぞれの演算回路６４は、当該係数に応じた増幅率を有する増幅回路であってよい。また、閾電圧制御装置１００の動作中において、演算回路６４の当該係数は固定されてよく、閾電圧制御装置１００の動作中に当該係数は変更可能であってもよい。
出力部７０は、それぞれの演算回路６４が出力する信号の波形を加算した閾電圧を出力する。また、増幅器１５４は、出力部７０が出力する閾電圧を、所定の増幅率で増幅して、コンパレータ１５２に供給してよい。このような構成により、入力信号に対し、入力信号が有するべき論理パターンに基づいて、第１の周期信号のエッジを基準とした閾電圧の制御を行うことができる。つまり、入力信号のデータ遷移タイミングに同期したタイミングを基準とした閾電圧の制御を行うことができる。
レジスタ部４０は、第１のタイミング発生器１２−１以外のタイミング発生器（１２−１〜１２−ｎ）に対応して設けられた複数のレジスタ（４２−２〜４２−ｎ、以下４２と総称する）を有する。それぞれのレジスタ４２は、縦続接続されて設けられる。つまり、それぞれのレジスタ４２の出力データが、次段のレジスタ４２に入力される。それぞれのレジスタ４２は、入力されるデータを、対応するタイミング発生器１２が出力する周期信号に応じて取り込んで出力する。本例において、初段のレジスタ４２−２には、予め選択された一つのフリップフロップが出力するデータが入力され、対応するタイミング発生器１２が出力する周期信号に応じて順次伝播する。閾電圧制御装置１００は、いずれかのフリップフロップ２２を選択する選択部を有してよい。また、予め選択されたフリップフロップ２２が、固定配線で初段のレジスタ４２−２と接続されてもよい。初段のレジスタ４２−２は、論理比較器１２０に入力される期待値パターンを分岐して受け取ってよい。即ち、論理比較器１２０に入力されるデータと、初段のレジスタ４２−２に入力されるデータとは、同一のフリップフロップ２２が出力してよい。
第１の演算部５０は、複数のレジスタ４２に一対一に対応して設けられた複数の符号制御回路（５２−１〜５２−ｍ、以下５２と総称する）及び複数の演算回路（５４−１〜５４−ｍ、以下５４と総称する）を有する。それぞれの符号制御回路５２は、対応する演算回路５４が出力するデータ値の符号を決定する。つまり、それぞれの符号制御回路５２は、対応するレジスタ４２が出力するデータ値に、正又は負のいずれかの符号を選択して付して出力する。符号制御回路５２が選択する符号は、使用者によって予め設定されてよい。また、閾電圧制御装置１００の動作中において、符号制御回路５２が選択する符号は固定されてよく、また閾電圧制御装置の動作中に選択する符号は変更可能であってもよい。
それぞれの演算回路５４は、対応するレジスタ４２が出力するデータ値を、対応する符号制御回路５２を介して受け取る。それぞれの演算回路５４は、受け取ったデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する。それぞれの演算回路５４は、当該係数に応じた増幅率を有する増幅回路であってよい。また、閾電圧制御装置１００の動作中において、演算回路５４の当該係数は固定されてよく、また閾電圧制御装置１００の動作中に当該係数は変更可能であってもよい。
出力部７０は、それぞれの演算回路５４が出力する信号の波形を加算して出力する。つまり、出力部７０は、複数の演算回路５４及び複数の演算回路６４が出力する信号の波形を加算した閾電圧を出力する。このような構成により、入力信号に対し、第１の周期信号とは異なるタイミングを基準として、閾電圧の制御を行うことができる。
第１の周期信号に対する、それぞれのタイミング発生器１２が出力する周期信号の位相は、使用者により任意に設定されてよい。これにより、入力信号の波形に対し、任意のタイミングを基準とした補正を行うことができる。例えば、入力信号の信号エッジ（第１の周期信号のエッジタイミング）に対し、時間的に離れた位相（他の周期信号のエッジタイミング）において、当該信号エッジに応じた波形を生成することができる。このため、例えば伝送経路１４０において反射波が生じる場合であっても、当該反射波を相殺する閾電圧を生成することができる。これにより、被試験デバイス３００の出力端における信号と等価な信号に基づいて、被試験デバイス３００を精度よく試験することができる。
図３は、閾電圧制御装置１００の動作の一例を示すタイミングチャートである。図３においては、第１の演算部５０による閾電圧の制御を主に説明する。本例においては、５個のタイミング発生器を有する場合について説明する。また、本例においては、フリップフロップ２２−３が出力するデータが、初段のレジスタ４２−２に入力される。
フリップフロップ２２−３は、パターン発生部１１０が出力するデータ値を、第１の周期信号に応じて順次伝播する。図３に示すように、フリップフロップ２２−３がデータ値１を出力する場合、レジスタ４２−２は、対応するタイミング発生器１２−２が出力する第２の周期信号に応じてデータ値１を取り込み、出力する。後段のレジスタ４２も同様に、前段のレジスタ４２が出力するデータを、対応するタイミング発生器１２が出力する周期信号に応じて取り込み、出力する。
それぞれの演算回路５４は、図３に示すように、対応するレジスタ４２が出力するデータ値に応じた信号を出力する。上述したように、演算回路５４は、対応するレジスタ４２が出力するデータ値に予め設定された係数を乗算したレベルの信号を出力する。また、それぞれの符号制御回路５２は、対応する演算回路５４が出力する信号の符号を決定する。
出力部７０は、それぞれの演算回路５４が出力する信号の波形を加算し、閾電圧の波形を制御する。このとき、第２の演算部６０が生成するＵＩ単位の波形が更に加算される。ＵＩ単位の波形の生成は、従来技術を用いることができるので、その説明を省略する。
図３において、第１の演算部５０及び第２の演算部６０により補正された領域を斜線で示す。図３に示すように、位相が異なる複数の周期信号に基づいて閾電圧の波形を制御することができるので、自由度の高い制御を行うことができる。図３においては、一例として、伝送経路で減衰した被試験デバイスの出力信号を、試験装置で正しく論理判定するための閾電圧制御装置１００の設定であるが、閾電圧制御装置１００の設定を変更することにより、実際の伝送経路よりも長い伝送経路を模擬した閾電圧制御を行うこともできる。
以上説明したように、本例における閾電圧制御装置１００によれば、入力信号が有するべき論理パターンに基づいて、入力信号の１ＵＩ単位を基準とした閾電圧制御を行うことができ、更に入力信号に対して任意のタイミングを基準とした閾電圧制御を行うことができる。これにより、閾電圧を精度よく補正することができ、被試験デバイス３００を精度よく試験することができる。
図４は、複数の周期信号のエッジタイミングの他の例を示す図である。タイミング発生部１０は、図４（ａ）に示すように、第１のタイミング発生器１２−１以外の複数のタイミング発生器１２が出力する周期信号のエッジタイミングの分布が、第１のタイミング発生器１２−１が出力する第１の周期信号のエッジタイミングに近いほど密となるように、それぞれの周期信号を出力してよい。この場合、入力信号の信号エッジの近傍において、より精細に閾電圧を制御することができる。つまり、入力信号の信号エッジの近傍において、より精度よくレベル比較を行うことができる。
また、タイミング発生部１０は、図４（ｂ）に示すように、いずれかのタイミング発生器１２が出力する周期信号と、第１の周期信号との位相差を、１ＵＩ（第１の周期信号の周期）より大きくしてもよい。この場合、例えば入力信号のパルスに対して、１ＵＩ以上時間的に離れた位相に生じる反射波を相殺する閾電圧を生成することができる。
図５は、閾電圧制御装置１００の他の構成例を示す図である。本例における閾電圧制御装置１００は、図３に示したような、矩形波を合成した離散的な閾電圧の波形に対して、所定の周波数成分を強調することにより、連続的な波形を生成する。例えば図３に示したＵＩ単位の波形を強調してよく、ＵＩより小さい時間単位で矩形波を合成した閾電圧の波形を強調してもよい。後者の場合、例えば図２に示した閾電圧制御装置１００の構成に対して、増幅器１５４の後段に、増幅器１５４の出力波形における所定の周波数成分を強調するアナログ回路５００を更に設けてよい。
アナログ回路５００は、例えば所定の高周波成分を強調するアナログピーキング回路であってよい。アナログ回路５００は、例えば入力波形の微分波形等を、当該入力波形に重畳することにより、高周波成分を強調する回路であってよい。また、入力波形を平滑化する回路であってもよい。また、アナログ回路５００を、伝送経路１４０とコンパレータ１５２との間に設けてもよい。この場合アナログ回路５００は、伝送経路１４０から入力される波形における所定の高周波成分を強調する。このような構成により、図３に示した離散的な出力信号の波形を、所定の周波数成分を強調した連続な波形にすることができる。
図５では、図３に示したＵＩ単位の波形を強調する場合の閾電圧制御装置１００の構成例を説明する。本例の閾電圧制御装置１００は、図２に関連して説明した閾電圧制御装置１００の構成に対して、レジスタ部４０及び第１の演算部５０を有さず、アナログ回路５００を更に有する点で相違する。また、本例のタイミング発生部１０は、一つのタイミング発生器１２−１を有する点で相違する。その他の構成は、図１において同一の符号を付した構成要素と同一であってよい。
シフトレジスタ部２０は、タイミング発生器１２−１が生成した周期信号に応じて、期待値パターンの各データを、複数のフリップフロップ２２に順次伝播する。例えばタイミング発生器１２−１は、被試験デバイス３００が出力する出力信号の周期（ユニットインターバル）と略同一の周期の周期信号を生成してよい。ユニットインターバルとは、出力信号の１ビットの持続時間であってよい。
本例における閾電圧生成部は、第２の演算部６０、出力部７０、及び増幅器１５４を有する。当該閾電圧生成部は、シフトレジスタ部２０における複数のフリップフロップ２２が出力するデータ値に基づいて、タイミング発生器１２−１が生成する周期信号の周期で値が変化する閾電圧を生成する。本例では、レジスタ部４０及び第１の演算部５０を有さないので、増幅器１５４が出力する閾電圧の波形は、例えば図３に示したＵＩ単位の波形に相当する。
アナログ回路５００は、閾電圧生成部の増幅器１５４が生成した閾電圧の波形における所定の周波数成分を強調して、コンパレータ１５２に供給する。例えばアナログ回路５００は、当該出力信号のエッジ部分を強調すべく、予め定められた高周波成分を強調するアナログフィルタ回路であってよい。例えばアナログ回路５００は、ＲＣハイパスフィルタを伝送線路と並列に設けて、ＲＣハイパスフィルタ及び伝送線路の信号を合成することにより、予め定められた高周波成分を強調した波形を生成してよい。アナログ回路５００の時定数は、伝送経路１４０の時定数を予め測定して、当該時定数に応じて定めてよい。
図６は、アナログ回路５００が出力するアナログ波形の一例を示す図である。上述したように、アナログ回路５００には、ＵＩ単位での離散的な波形が与えられ、当該波形の高周波成分を強調したアナログ波形を生成する。本例における閾電圧制御装置１００は、図５に示すように簡易な構成で、図６に示すように１ＵＩより小さい単位で値が変動する閾電圧を生成することができる。
図７は、閾電圧制御装置１００の他の構成例を示す図である。本例の閾電圧制御装置１００は、図５に関連して説明した閾電圧制御装置１００の構成に対し、アナログ回路５００を有さない点で相違する。他の構成要素は、図５において同一の符号を付した構成要素と同一の機能及び構成を有してよい。尚、本例のように、閾電圧制御装置１００がアナログ回路５００を有さない場合、レベル比較部１５０が、アナログ回路５００を有してよい。
本例のアナログ回路５００は、図５に関連して説明したアナログ回路５００と同一の機能を有してよい。但し、本例のアナログ回路５００に入力される波形と、図５に関連して説明したアナログ回路５００に入力される波形とは、逆の極性を有する。例えば、図５に関連して説明したアナログ回路５００への入力信号の波形が立ち上がりエッジを有する場合、本例のアナログ回路５００への閾値波形は立ち下がりエッジを有する。このため、本例のアナログ回路５００は、図５に関連して説明したアナログ回路５００の周波数特性とは異なる周波数特性を有してよい。
つまり、アナログ回路５００は、伝送経路１４０を介して入力される、被試験デバイス３００の出力信号の所定の高周波成分を強調して、コンパレータ１５２に入力する。一般に、コンパレータ１５２における閾電圧側の内部回路は、高周波で変動する閾値に追従できない場合がある。これに対し、コンパレータ１５２における信号側の内部回路は、高周波の信号に追従できるように設計される。このため、本例のように、アナログ回路５００を、コンパレータ１５２の信号入力側に設けることにより、伝送経路１４０における減衰、反射等を、高周波で補償することができる。また、ＵＩ単位での補償を、閾電圧制御装置１００で行うことにより、自由度の高い補償を行うことができる。
図８は、閾電圧制御装置１００の他の構成例を示す図である。本例における閾電圧制御装置１００は、図５又は図７に示した閾電圧制御装置１００の構成に対して、タップ制御部３０、レジスタ部４０、及び第１の演算部５０を更に備える。図８では、図７に示したように、アナログ回路５００がレベル比較部１５０に設けられた例を説明するが、図５に示したように、アナログ回路５００は増幅器１５４の後段に設けられてもよい。
また、タイミング発生部１０は第１のタイミング発生器１２−１及び第２のタイミング発生器１２−２を有しており、レジスタ部４０は一つのレジスタ４２−２を有しており、第１の演算部５０は一つの符号制御回路５２−２及び一つの演算回路５４−２を有する。他の構成要素は、図５又は７において同一の符号を付した構成要素と同一の機能及び構成を有してよい。
第２のタイミング発生器１２−２は、第１のタイミング発生器１２−１が生成する第１の周期信号とは位相の異なる第２の周期信号を生成してよい。また、第２の周期信号は、第１の周期信号と略同一の周期を有してよい。レジスタ４２−２は、タップ制御部３０により予め選択された一つのフリップフロップ２２が出力するデータを、第２のタイミング発生器１２−２から与えられる第２の周期信号に応じて順次取り込んで出力する。タップ制御部３０は、複数のフリップフロップ２２のいずれかを選択して、予めレジスタ４２−２に接続する。また、タップ制御部３０は、それぞれのフリップフロップ２２を、いずれの符号制御回路６２に接続するかを切り替えてもよい。
本例の閾電圧生成部は、第１の演算部５０、第２の演算部６０、出力部７０、及び増幅器１５４を有する。また、閾電圧生成部は、複数のフリップフロップ２２及びレジスタ２４が出力するデータ値に基づいて、第１の周期信号の位相、及び第２の周期信号の位相で値が変化する閾電圧を生成する。
具体的には、第１の演算部５０における符号制御回路５２−２及び演算回路５４−２が、レジスタ２４が出力するデータ値に基づいて、第２の周期信号の位相で値が変化する波形を生成する。また、第２の演算部６０が、複数のフリップフロップ２２が出力するデータ値に基づいて、第１の周期信号の位相で値が変化する波形を生成する。そして、出力部７０により、第１の演算部５０及び第２の演算部６０が出力する波形を合成して、第１の周期信号及び第２の周期信号の位相で値が変化する閾電圧を生成する。
増幅器１５４及びアナログ回路５００は、図５又は図７において説明した増幅器１５４及びアナログ回路５００と同一の機能及び構成を有してよい。このような構成により、伝送経路１４０における減衰、反射等をより精度よく補償して、被試験デバイス３００の出力信号を測定することができる。例えば、第１の周期信号のエッジとは異なる任意のタイミングで生じる反射波等を補償した閾電圧を生成して、出力信号を測定することができる。
例えば、タップ制御部３０がいずれのフリップフロップ２２を選択するかにより、反射波を補償する閾電圧を生成するユニットインターバルを選択することができる。また、選択したユニットインターバル内において、いずれの位相で反射波を補償する波形を生成するかは、第２のタイミング発生器１２−２が生成する第２の周期信号の位相により、調整することができる。第２のタイミング発生器１２−２は、第１の周期信号に対して、反射波を補償する閾電圧を生成すべき位相に応じた位相差を有する第２の周期信号を生成してよい。
図９は、閾電圧制御装置１００の他の構成例を示す図である。本例における閾電圧制御装置１００は、図８に示した閾電圧制御装置１００の構成に対して、レジスタ部４０に代えて、セットリセットラッチ部８０を備える。図９では、図７に示したように、アナログ回路５００がレベル比較部１５０に設けられた例を説明するが、図５に示したように、アナログ回路５００は増幅器１５４の後段に設けられてもよい。セットリセットラッチ部８０は、図１３において後述するセットリセットラッチ８２を一つ有してよい。また、タイミング発生部１０は、第３のタイミング発生器１２−３を更に有する。他の構成要素は、図８において同一の符号を付した構成要素と同一の機能及び構成を有してよい。
第３のタイミング発生器１２−３は、第３の周期信号を生成する。第３の周期信号は、第２の周期信号とは異なる位相を有してよい。セットリセットラッチ８２は、第２の周期信号及び第３の周期信号を受け取り、第２の周期信号及び第３の周期信号の位相差に応じたパルス幅のパルスを出力する。
符号制御回路５２−２は、タップ制御部３０から与えられる論理値に付する符号を決定して、セットリセットラッチ８２から受け取る信号がＨ論理を示す間、出力する。演算回路５４以降の処理は、図８において説明した閾電圧制御装置１００と同一であってよい。
このような構成により、各周期信号の周期とは異なるパルス幅で、反射波等を補償する閾電圧波形を生成することができる。つまり、第２の周期信号及び第３の周期信号の位相差を調整することにより、任意のパルス幅の反射波等を補償する波形を生成することができる。
図１０は、図９において説明した閾電圧制御装置１００の動作例を示す図である。図１０において、Ｔ１は例えば第１の周期信号の位相であり、Ｔ２は例えば第２の周期信号の位相である。上述したように、第１の周期信号及び第２の周期信号の位相を調整することにより、任意のパルス幅のパルスを任意の位置に設けた閾電圧波形を生成することができる。このため、任意の位置に生じる任意のパルス幅の反射波等を補償して、被試験デバイス３００の出力信号を測定することができる。
図１１は、閾電圧制御装置１００の構成の他の例を示す図である。また、本例における論理比較器１２０は、パターン発生部１１０から、シフトレジスタ部２０を介さずに期待値パターンを受け取る。
また、シフトレジスタ部２０の複数のフリップフロップ２２は、ポストカーソル部及びプレカーソル部に分離される。本例においては、ポストカーソル部は、フリップフロップ（２２−１〜２２−２）を有し、プレカーソル部は、フリップフロップ（２２−３〜２２−ｍ）を有する。尚、第２の演算部６０は、ポストカーソル部及びプレカーソル部の複数のフリップフロップ２２に一対一に対応して設けられた複数の符号制御回路（６２−１〜６２−ｍ、以下６２と総称する）及び複数の演算回路（６４−１〜６４−ｍ、以下６４と総称する）を有する。つまり、フリップフロップ２２と、第２の演算部６０との接続関係は、図２に示した閾電圧制御装置１００と同様である。
ポストカーソル部は、パターン発生部１１０が出力する期待値パターンの各データを、第１のタイミング発生器１２−１が出力する第１の周期信号に応じて、複数のフリップフロップ２２の間を順次伝播させる。
また、プレカーソル部は、入力信号の論理パターンの各データを、第１のタイミング発生器１２−１が出力する第１の周期信号に応じて、複数のフリップフロップ２２の間を順次伝播させる。また、プレカーソル部は、いずれかのフリップフロップ２２が出力するデータを、初段のレジスタ４２−２に分岐して入力する。本例において、プレカーソル部は、初段のフリップフロップ２２−３が出力するデータを、初段のレジスタ４２−２に入力する。他の構成要素は、図２において同一の符号を付した構成要素と同一の機能を有してよい。
図２に示した閾電圧制御装置１００は、期待値パターンに基づいて閾電圧を制御しているので、入力信号の論理パターンが期待値パターンと一致しない場合、入力信号の論理パターンに応じた閾電圧を生成できない場合がある。これに対し、本例における閾電圧制御装置１００は、入力信号の論理パターンに基づいて閾電圧を制御するので、入力信号のレベルをより精度よく比較することができる。
また、レベル比較器１５０に与える閾電圧は、タイミング比較器１６０が検出した論理値に基づいて制御することが好ましいが、閾電圧制御装置１００の動作速度、及び伝送遅延等によって、閾電圧の制御が遅れてしまう場合がある。
これに対し、本例における閾電圧制御装置１００によれば、ポストカーソル部を設けることにより、当該閾電圧の制御の遅れを補償することができる。つまり、ポストカーソル部が、当該閾電圧の制御の遅れに応じた段数のフリップフロップ２２を有することにより、当該閾電圧の制御の遅れを補償することができる。また、パターン発生部１１０は、論理比較器１２０に与える期待値パターンに対し、当該閾電圧の制御の遅れに応じて先行した期待値パターンを、ポストカーソル部に入力してよい。
また、図１１に示した閾電圧制御装置１００又はレベル比較部１５０のいずれか一方が、図５又は図７に関連して説明したように、アナログ回路５００を有してよい。また、図１１に示した閾電圧制御装置１００は、シフトレジスタ部２０以外の構成要素として、図５から図１０に関連して説明した閾電圧制御装置１００の構成を有してよい。
図１２は、閾電圧制御装置１００の構成の他の例を示す図である。本例における論理比較器１２０は、パターン発生部１１０から、シフトレジスタ部２０を介さずに期待値パターンを受け取る。
また、シフトレジスタ部２０は、タイミング比較器１６０が検出した入力信号の論理パターンの各データを、第１の周期信号に応じて、複数のフリップフロップ２２の間を順次伝播させる。他の構成要素は、図２において同一の符号を付した構成要素と同様の機能を有する。
本例における閾電圧制御装置１００は、入力信号の論理パターンに基づいて閾電圧を制御するので、精度よく閾電圧を制御することができる。本例における閾電圧制御装置１００は、上述した閾電圧の制御の遅れが無視できる程度に小さい場合に特に有用である。
また、図１２に示した閾電圧制御装置１００又はレベル比較部１５０のいずれか一方が、図５又は図７に関連して説明したように、アナログ回路５００を有してよい。また、図１２に示した閾電圧制御装置１００は、シフトレジスタ部２０以外の構成要素として、図５から図１０に関連して説明した閾電圧制御装置１００の構成を有してよい。
図１３は、閾電圧制御装置１００の構成の他の例を示す図である。本例における閾電圧制御装置１００は、図２、図１１、又は図１２のいずれかに示した閾電圧制御装置の構成に対し、レジスタ部４０に代えて、セットリセットラッチ部８０を備える点が異なる。他の構成要素は、図２、図１１、又は図１２において同一の符号を付して説明した構成要素と同一又は同様の機能及び構成を有する。
セットリセットラッチ部８０は、第１のタイミング発生器１２−１及び最終段のタイミング発生器１２−ｎ以外のタイミング発生器（１２−１〜１２−（ｎ−１））に対応して設けられた複数のセットリセットラッチ（８２−２〜８２−（ｎ−１）、以下８２と総称する）を有する。それぞれのセットリセットラッチ８２は、対応するタイミング発生器１２と、当該タイミング発生器１２の次段のタイミング発生器１２とから、それぞれ周期信号を受け取る。ここで、次段のタイミング発生器１２とは、当該タイミング発生器１２が出力する周期信号より位相が遅れた周期信号を出力し、且つ当該タイミング発生器１２が出力する周期信号の位相に最も近い位相を有する周期信号を出力するタイミング発生器１２であってよい。
それぞれのセットリセットラッチ８２は、対応するタイミング発生器１２から受け取る周期信号のエッジと、次段のタイミング発生器１２から受け取る周期信号のエッジとにより規定される期間、論理値１を示す信号を出力する。
また、タップ制御部３０は、選択したフリップフロップ２２が出力するデータ値を、それぞれの符号制御回路５２に入力する。それぞれの符号制御回路５２は、対応するセットリセットラッチ８２が論理値１を出力する場合に、受け取ったデータ値に付する符号を決定して出力する。
本例における閾電圧制御装置１００によれば、それぞれの周期信号のエッジに応じた任意のタイミングで閾電圧を制御し、且つそれぞれの周期信号の位相差に応じた任意のパルス幅で閾電圧の波形を制御することができる。例えば、いずれか２つのタイミング発生器１２が出力する周期信号の位相差を小さくすることにより、非常に精細な波形の補正を行うことができる。
図１４は、試験装置２００の構成の他の例を示す図である。本例における試験装置２００は、図１に関連して説明した試験装置２００の構成に加え、キャリブレーション部１８０を更に備える。他の構成要素は、図１において同一の符号を付して説明した構成要素と同一又は同様の機能及び構成を有する。
キャリブレーション部１８０は、被試験デバイス３００の試験前に、閾電圧制御装置１００のキャリブレーションを行う。キャリブレーション部１８０は、基準発生部１７２、基準測定部１７０、及び制御部１７４を有する。
基準発生部１７２は、信号生成装置１３０に、所定の波形の基準信号を出力させる。基準発生部１７２は、被試験デバイス３００に所定の論理パターンの信号を出力させるべく、当該基準信号を出力させてよい。基準発生部１７２は、パターン発生部１１０に、所定のパターンデータを出力させてよい。
基準測定部１７０は、レベル比較器１５０の入力端に伝送される入力信号の波形を測定する。制御部１７４は、基準測定部１７０が測定した入力信号の波形に基づいて、第１の演算部５０及び第２の演算部６０の設定を行う。例えば制御部１７４は、それぞれの符号制御回路５２及び符号制御回路６２における符号を設定し、それぞれの演算回路５４及び演算回路６４における重み付け係数を設定する。また、制御部１７４は、それぞれのタイミング発生器１２が出力する周期信号の位相を設定してよい。
図１５は、キャリブレーション部１８０の動作の一例を示す図である。上述したように、基準発生部１７２は、被試験デバイス３００に所定の入力信号を出力させる。基準測定部１７０は、被試験デバイス３００の入力端に伝送される信号の波形を測定する。
制御部１７４は、基準測定部１７０が測定した測定波形を、図１５に示すように離散化する。また、制御部１７４は、離散化された測定波形に基づいて、伝送経路１４０における入力信号の減衰等を検出し、検出結果に基づいて閾電圧制御装置１００をキャリブレーションする。
例えば、制御部１７４は、当該測定波形を、複数のパルスを用いて近似する。そして、制御部１７４は、それぞれのパルスの位相及びパルス幅に基づいて、それぞれのタイミング発生器１２が出力する周期信号の位相を制御してよい。また、制御部１７４は、それぞれの矩形波のレベルに基づいて、それぞれの演算回路５４及び演算回路６４における重み付け係数を制御してよい。また、制御部１７４は、被試験デバイス３００が出力すべき入力信号の波形と、離散化された測定波形とを比較し、測定波形のそれぞれの矩形波の成分を、閾電圧に重畳するか、又は閾電圧から減じるかを判定してよい。制御部１７４は、当該判定結果に基づいて、それぞれの符号制御回路５２及び符号制御回路６２における符号を制御してよい。
また、図２、図１１、又は図１２に関連して説明した閾電圧制御装置１００は、半導体基板等に形成された回路デバイスであってよい。例えば、閾電圧制御装置１００は、一つの半導体チップに形成されてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明によれば、任意の位相を基準として閾電圧を制御することができる閾電圧制御装置を実現することができる。また、被試験デバイスを精度よく試験できる試験装置を実現することができる。

Claims (22)

  1. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器に対して、前記閾電圧を制御する閾電圧制御装置であって、
    それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、第１の前記タイミング発生器が出力する第１の前記周期信号に応じて、前記論理パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記第１のタイミング発生器以外の前記タイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つの前記フリップフロップが出力するデータを、対応する前記タイミング発生器が出力する前記周期信号に応じて順次伝播する複数のレジスタと、
    前記複数のフリップフロップが出力するデータ値、及び前記複数のレジスタが出力するデータ値に基づいて、前記レベル比較器に与える前記閾電圧を生成する閾電圧生成部と
    を備える閾電圧制御装置。
  2. 前記閾電圧生成部は、
    前記複数のフリップフロップ及び前記複数のレジスタに一対一に対応して設けられ、それぞれ対応する前記フリップフロップ又は前記レジスタが出力するデータ値に、それぞれ予め設定される係数を乗算した乗算結果に応じたレベルの信号を出力する複数の演算回路と、
    それぞれの前記演算回路が出力する信号のレベルを加算し、加算結果に応じた前記閾電圧を前記レベル比較器に入力する出力部と
    を有する請求項１に記載の閾電圧制御装置。
  3. 前記閾電圧生成部は、前記複数のフリップフロップ及び前記複数のレジスタに一対一に対応して設けられ、それぞれ対応する前記フリップフロップ又は前記レジスタが出力するデータ値に付する符号を決定する複数の符号制御回路を更に有する
    請求項２に記載の閾電圧制御装置。
  4. 前記第１のタイミング発生器以外の複数の前記タイミング発生器が出力する前記周期信号のエッジの分布が、前記第１のタイミング発生器が出力する前記周期信号のエッジに近いほど密である
    請求項１から３のいずれか一項に記載の閾電圧制御装置。
  5. 前記第１のタイミング発生器以外のいずれかの前記タイミング発生器が出力する前記周期信号と、前記第１の周期信号との位相差が、前記第１の周期信号の１周期より大きい
    請求項１から３のいずれか一項に記載の閾電圧制御装置。
  6. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、前記論理パターンの期待値パターンを生成するパターン発生部と、前記論理パターンと前記期待値パターンとを比較する論理比較器とを有する回路に対して、前記閾電圧を制御する閾電圧制御装置であって、
    それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、第１の前記タイミング発生器が出力する第１の前記周期信号に応じて、前記期待値パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記第１のタイミング発生器以外の前記タイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め選択された一つの前記フリップフロップが出力するデータを、対応する前記タイミング発生器が出力する前記周期信号に応じて順次伝播する複数のレジスタと、
    前記複数のフリップフロップが出力するデータ値、及び前記複数のレジスタが出力するデータ値に基づいて、前記レベル比較器に与える前記閾電圧を生成する閾電圧生成部と
    を備える閾電圧制御装置。
  7. 前記シフトレジスタ部は、いずれかの前記フリップフロップが出力するデータ系列を、前記期待値パターンとして前記論理比較器に入力し、且つ当該フリップフロップが出力するデータ系列を、縦続接続された前記複数のレジスタの初段の前記レジスタに入力する
    請求項６に記載の閾電圧制御装置。
  8. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、前記論理パターンの期待値パターンを生成するパターン発生部と、前記論理パターンと前記期待値パターンとを比較する論理比較器とを有する回路に対して、前記閾電圧を制御する閾電圧制御装置であって、
    それぞれ異なる位相の周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、第１の前記タイミング発生器が出力する第１の前記周期信号に応じて、前記期待値パターンの各データを、複数の前記フリップフロップの間を順次伝播させるポストカーソル部と、
    縦続接続された複数のフリップフロップを有し、前記第１のタイミング発生器が出力する前記第１の周期信号に応じて、前記論理パターンの各データを、複数の前記フリップフロップの間を順次伝播させるプレカーソル部と、
    前記第１のタイミング発生器以外の前記タイミング発生器と一対一に対応して、且つ縦続接続されて設けられ、予め定められた一つの前記フリップフロップが出力するデータを、対応する前記タイミング発生器が出力する前記周期信号に応じて順次伝播する複数のレジスタと、
    前記複数のフリップフロップが出力するデータ値、及び前記複数のレジスタが出力するデータ値に基づいて、前記レベル比較器に与える前記閾電圧を生成する閾電圧生成部と
    を備える閾電圧制御装置。
  9. 前記プレカーソル部は、前記複数のフリップフロップのうち初段の前記フリップフロップが出力するデータを、縦続接続された前記複数のレジスタの初段の前記レジスタに入力する
    請求項８に記載の閾電圧制御装置。
  10. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターン、及び前記試験パターンに応じて前記被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスの出力信号のレベルと閾電圧とを比較することにより前記出力信号の論理パターンを検出するレベル比較器と、
    前記論理パターンと前記期待値パターンとを比較する論理比較器と、
    前記レベル比較器に入力する前記閾電圧を制御する閾電圧制御装置と
    を備え、
    前記閾電圧制御装置が、請求項１から９のいずれか一項に記載の前記閾電圧制御装置である試験装置。
  11. 前記閾電圧生成部が生成した前記閾電圧の波形の所定の周波数成分を強調するアナログ回路を更に備える
    請求項１０に記載の試験装置。
  12. 前記被試験デバイスの出力信号の波形の所定の周波数成分を強調して前記レベル比較器に入力するアナログ回路を更に備える
    請求項１０に記載の試験装置。
  13. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器に対して、前記閾電圧を入力する回路デバイスであって、
    基板と、
    前記基板に設けられた、請求項１から５のいずれか一項に記載の閾電圧制御装置と
    を備える回路デバイス。
  14. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、前記論理パターンの期待値パターンを生成するパターン発生部と、前記論理パターンと前記期待値パターンとを比較する論理比較器とを有する回路に対して、前記閾電圧を入力する回路デバイスであって、
    基板と、
    前記基板に設けられた、請求項６または７に記載の閾電圧制御装置と
    を備える回路デバイス。
  15. 入力信号のレベルと閾電圧とを比較することにより入力信号の論理パターンを検出するレベル比較器と、前記論理パターンの期待値パターンを生成するパターン発生部と、前記論理パターンと前記期待値パターンとを比較する論理比較器とを有する回路に対して、前記閾電圧を入力する回路デバイスであって、
    基板と、
    前記基板に設けられた、請求項８または９に記載の閾電圧制御装置と
    を備える回路デバイス。
  16. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターン、及び前記試験パターンに応じて前記被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスの出力信号における所定の周波数成分を強調して出力するアナログ回路と、
    前記アナログ回路が出力する前記被試験デバイスの出力信号のレベルと、与えられる閾電圧とを比較することにより前記出力信号の論理パターンを検出するレベル比較器と、
    前記論理パターンと前記期待値パターンとを比較する論理比較器と、
    前記レベル比較器に入力する前記閾電圧を制御する閾電圧制御装置と、
    を備え、
    前記閾電圧制御装置は、
    周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、前記周期信号に応じて、前記論理パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記複数のフリップフロップが出力するデータ値に基づいて、前記閾電圧を生成する閾電圧生成部と
    を有する試験装置。
  17. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターン、及び前記試験パターンに応じて前記被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスの出力信号における所定の周波数成分を強調して出力するアナログ回路と、
    前記アナログ回路が出力する前記被試験デバイスの出力信号のレベルと、与えられる閾電圧とを比較することにより前記出力信号の論理パターンを検出するレベル比較器と、
    前記論理パターンと前記期待値パターンとを比較する論理比較器と、
    前記レベル比較器に入力する前記閾電圧を制御する閾電圧制御装置と
    を備え、
    前記閾電圧制御装置は、
    周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、前記周期信号に応じて、前記期待値パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記複数のフリップフロップが出力するデータ値に基づいて、前記レベル比較器に与える前記閾電圧を生成する閾電圧生成部と
    を有する試験装置。
  18. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターン、及び前記試験パターンに応じて前記被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスの出力信号のレベルと、与えられる閾電圧とを比較することにより前記出力信号の論理パターンを検出するレベル比較器と、
    前記論理パターンと前記期待値パターンとを比較する論理比較器と、
    前記レベル比較器に入力する前記閾電圧を制御する閾電圧制御装置と、
    を備え、
    前記閾電圧制御装置は、
    周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、前記周期信号に応じて、前記論理パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記複数のフリップフロップが出力するデータ値に基づいて、前記閾電圧を生成する閾電圧生成部と、
    前記閾電圧生成部が生成した前記閾電圧の波形における所定の周波数成分を強調して、前記レベル比較器に供給するアナログ回路と
    を有する試験装置。
  19. 被試験デバイスを試験する試験装置であって、
    被試験デバイスを試験する試験パターン、及び前記試験パターンに応じて前記被試験デバイスが出力すべきパターンを示す期待値パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記被試験デバイスに入力する試験信号を生成する信号生成装置と、
    前記被試験デバイスの出力信号のレベルと、与えられる閾電圧とを比較することにより前記出力信号の論理パターンを検出するレベル比較器と、
    前記論理パターンと前記期待値パターンとを比較する論理比較器と、
    前記レベル比較器に入力する前記閾電圧を制御する閾電圧制御装置と
    を備え、
    前記閾電圧制御装置は、
    周期信号を生成する複数のタイミング発生器と、
    縦続接続された複数のフリップフロップを有し、前記周期信号に応じて、前記期待値パターンの各データを、複数の前記フリップフロップの間を順次伝播させるシフトレジスタ部と、
    前記複数のフリップフロップが出力するデータ値に基づいて、前記閾電圧を生成する閾電圧生成部と、
    前記閾電圧生成部が生成した前記閾電圧の波形における所定の周波数成分を強調して、前記レベル比較器に与えるアナログ回路と
    を有する試験装置。
  20. 前記タイミング発生器は、前記被試験デバイスの出力信号と略同一周期の前記周期信号を生成する
    請求項１６から１９のいずれか一項に記載の試験装置。
  21. 前記閾電圧制御装置は、
    第１の前記周期信号を生成して、前記シフトレジスタ部に供給する第１の前記タイミング発生器と、
    前記第１の周期信号と同一の周期を有し、前記第１の周期信号とは位相の異なる第２の前記周期信号を生成する第２の前記タイミング発生器と、
    予め選択された一つの前記フリップフロップが出力するデータを、前記第２のタイミング発生器が出力する前記第２の周期信号に応じて順次取り込み、出力するレジスタと
    を更に有し、
    前記閾電圧生成部は、前記複数のフリップフロップ及び前記レジスタが出力するデータ値に基づいて、前記第１の周期信号の位相、及び前記第２の周期信号の位相で値が変化する前記閾電圧を生成する
    請求項１９に記載の試験装置。
  22. 前記閾電圧制御装置は、前記複数のフリップフロップのうち、いずれかの前記フリップフロップが出力するデータ値を選択し、前記レジスタに入力するタップ制御部を更に有する
    請求項２１に記載の試験装置。
JP2008530821A 2006-08-24 2007-05-28 閾電圧制御装置、試験装置、及び回路デバイス Expired - Fee Related JP4763053B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/509,320 US7475319B2 (en) 2006-08-24 2006-08-24 Threshold voltage control apparatus, test apparatus, and circuit device
US11/509,320 2006-08-24
PCT/JP2007/060782 WO2008023485A1 (fr) 2006-08-24 2007-05-28 Appareil de commande de tension de seuil, appareil de test et dispositif de circuit

Publications (2)

Publication Number Publication Date
JPWO2008023485A1 JPWO2008023485A1 (ja) 2010-01-07
JP4763053B2 true JP4763053B2 (ja) 2011-08-31

Family

ID=39106578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008530821A Expired - Fee Related JP4763053B2 (ja) 2006-08-24 2007-05-28 閾電圧制御装置、試験装置、及び回路デバイス

Country Status (5)

Country Link
US (1) US7475319B2 (ja)
JP (1) JP4763053B2 (ja)
KR (1) KR101076417B1 (ja)
DE (1) DE112007002009T5 (ja)
WO (1) WO2008023485A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102393425B1 (ko) 2015-10-20 2022-05-03 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669158A (en) * 1979-11-12 1981-06-10 Mitsui Toatsu Chemicals Protective sheet for surface
JPS5748845A (en) * 1980-09-09 1982-03-20 Nec Corp Data signal detecting circuit
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
US4585952A (en) * 1982-03-04 1986-04-29 Sansui Electric Co., Ltd. Digital waveform shaping circuit
JPS63313945A (ja) * 1987-02-16 1988-12-22 Nippon Telegr & Teleph Corp <Ntt> ディジタル符号復号装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918774Y2 (ja) * 1979-10-29 1984-05-30 株式会社東芝 信号受信装置
US4571724A (en) * 1983-03-23 1986-02-18 Data I/O Corporation System for testing digital logic devices
US5416402A (en) * 1993-03-12 1995-05-16 Globe Union, Inc. State of charge indicator for deep-cycle application
US5757203A (en) * 1996-10-16 1998-05-26 Hewlett-Packard Company Multiple on-chip IDDQ monitors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669158A (en) * 1979-11-12 1981-06-10 Mitsui Toatsu Chemicals Protective sheet for surface
JPS5748845A (en) * 1980-09-09 1982-03-20 Nec Corp Data signal detecting circuit
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
US4585952A (en) * 1982-03-04 1986-04-29 Sansui Electric Co., Ltd. Digital waveform shaping circuit
JPS63313945A (ja) * 1987-02-16 1988-12-22 Nippon Telegr & Teleph Corp <Ntt> ディジタル符号復号装置

Also Published As

Publication number Publication date
DE112007002009T5 (de) 2009-07-02
WO2008023485A1 (fr) 2008-02-28
JPWO2008023485A1 (ja) 2010-01-07
US20080048705A1 (en) 2008-02-28
KR101076417B1 (ko) 2011-10-25
US7475319B2 (en) 2009-01-06
KR20090053908A (ko) 2009-05-28

Similar Documents

Publication Publication Date Title
JP4660794B2 (ja) 信号生成装置、試験装置、及び回路デバイス
JP5004953B2 (ja) 通信デバイスの試験におけるジッタの補償及び生成
JPWO2010095378A1 (ja) 出力装置および試験装置
US8140290B2 (en) Transmission characteristics measurement apparatus, transmission characteristics measurement method, and electronic device
JP4763053B2 (ja) 閾電圧制御装置、試験装置、及び回路デバイス
US7984350B2 (en) Logic circuitry and recording medium
US7801211B2 (en) Communication system, receiver unit, and adaptive equalizer
TW200903007A (en) Method for testing noise immunity of an integrated circuit and a device having noise immunity testing capabilities
JP5410454B2 (ja) パルスパターン発生装置及び該装置を用いた誤り率測定システム並びにパルスパターン発生方法
US6381722B1 (en) Method and apparatus for testing high speed input paths
TWI670950B (zh) 發送器與相關後置補償系統
JP2005061976A (ja) インピーダンス制御装置
US8320440B2 (en) Equalizer circuit
JP2010243484A (ja) 試験装置およびドライバ回路
JP2003110422A (ja) スキュー調整回路、信号発生器及びスキュー調整方法
JP4345392B2 (ja) クロック遅延量自動検出回路
JPH01309446A (ja) 回線シミュレータ
KR20130067745A (ko) 데이터 통신용 송신기
TW200937549A (en) Signal level judgment apparatus and judge method thereof
TW200805895A (en) Method and apparatus for generating clock signal
JPH01309435A (ja) 回線シミュレータ
JPH01309433A (ja) 回線シミュレータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees