JP4730611B2 - 遅延時間測定方法及びこれを用いた遅延時間測定装置 - Google Patents
遅延時間測定方法及びこれを用いた遅延時間測定装置 Download PDFInfo
- Publication number
- JP4730611B2 JP4730611B2 JP2006176614A JP2006176614A JP4730611B2 JP 4730611 B2 JP4730611 B2 JP 4730611B2 JP 2006176614 A JP2006176614 A JP 2006176614A JP 2006176614 A JP2006176614 A JP 2006176614A JP 4730611 B2 JP4730611 B2 JP 4730611B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay time
- output
- delay circuit
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、前記フリップフロップの出力信号の電圧値を測定し、前記電圧値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、前記フリップフロップの出力信号の電圧値を測定し、前記電圧値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、前記フリップフロップの出力信号を測定して第1の電圧値とし、前記切り替え信号がハイレベルの時に前記可変遅延回路に前記第2の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に前記第1の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、前記フリップフロップの出力信号を測定して第2の電圧値とし、前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、前記フリップフロップの出力信号を測定して第1の電圧値とし、前記切り替え信号がハイレベルの時に前記可変遅延回路に前記第2の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に前記第1の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、前記フリップフロップの出力信号を測定して第2の電圧値とし、前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値を第1の電圧値とし、前記切り替え信号がハイレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値を第2の電圧値とし、前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値を第1の電圧値とし、前記切り替え信号がハイレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値を第2の電圧値とし、前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求めることにより、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
請求項1、請求項2、請求項5及び請求項6の発明によれば、一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子、若しくは、リセット信号入力端子に出力し、前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子、若しくは、セット信号入力端子に出力し、前記フリップフロップの出力信号の電圧値を測定し、前記電圧値から前記第1の遅延時間と前記第2の遅延時間の差を求めることにより、この電圧値が可変遅延回路に設定される遅延時間の差に比例するので、可変遅延回路に設定される遅延時間を短時間且つ容易に測定することが可能になる。
2 可変遅延回路
3 時間測定手段
4,7 経路切替器
5 フリップフロップ
6 電圧計
100,104,105 遅延設定信号
101 信号源出力信号
102 可変遅延回路出力信号
103 切り替え信号
106 セット信号
107 リセット信号
108 出力信号
Claims (8)
- 可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、
前記フリップフロップの出力信号の電圧値を測定し、
前記電圧値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定方法。 - 可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、
前記フリップフロップの出力信号の電圧値を測定し、
前記電圧値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定方法。 - 可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、
前記フリップフロップの出力信号を測定して第1の電圧値とし、
前記切り替え信号がハイレベルの時に前記可変遅延回路に前記第2の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に前記第1の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのリセット信号入力端子に出力し、
前記フリップフロップの出力信号を測定して第2の電圧値とし、
前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定方法。 - 可変遅延回路の遅延時間測定方法であって、
一定周期の繰り返し信号である切り替え信号がハイレベルの時に前記可変遅延回路に第1の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に第2の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、
前記フリップフロップの出力信号を測定して第1の電圧値とし、
前記切り替え信号がハイレベルの時に前記可変遅延回路に前記第2の遅延時間を設定すると共に前記可変遅延回路の出力信号をフリップフロップのリセット信号入力端子に出力し、
前記切り替え信号がローレベルの時に前記可変遅延回路に前記第1の遅延時間を設定すると共に前記可変遅延回路の出力信号を前記フリップフロップのセット信号入力端子に出力し、
前記フリップフロップの出力信号を測定して第2の電圧値とし、
前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定方法。 - 可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、
この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、
前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、
前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、
前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、
前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定装置。 - 可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、
この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、
前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、
前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、
前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、
前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定装置。 - 可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、
この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、
前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、
前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、
前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、
前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値を第1の電圧値とし、
前記切り替え信号がハイレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記切り替え信号がローレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記電圧計の測定値を第2の電圧値とし、
前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定装置。 - 可変遅延回路を有する遅延時間測定装置において、
一定周期の繰り返し信号である切り替え信号により経路を切り替えて第1の遅延設定信号若しくは第2の遅延設定信号を出力する第1の経路切替器と、
この第1の経路切替器の出力信号により第1の遅延時間若しくは第2の遅延時間が設定されると共に入力信号を前記第1の遅延時間若しくは前記第2の遅延時間遅延させて出力する前記可変遅延回路と、
前記切り替え信号により経路を切り替えて前記可変遅延回路の出力信号をセット信号若しくはリセット信号として出力する第2の経路切替器と、
前記セット信号によりハイレベルを出力し前記リセット信号によりローレベルを出力するフリップフロップと、
前記フリップフロップの出力信号の電圧値を測定する電圧計とを備え、
前記切り替え信号がハイレベルの時に前記第1の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第2の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値を第1の電圧値とし、
前記切り替え信号がハイレベルの時に前記第2の遅延時間を設定すると共に前記リセット信号を出力させ、前記切り替え信号がローレベルの時に前記第1の遅延時間を設定すると共に前記セット信号を出力させ、前記電圧計の測定値を第2の電圧値とし、
前記第1の電圧値と前記第2の電圧値の差の値が前記第1の遅延時間と前記第2の遅延時間の差に比例することを用いて前記可変遅延回路に設定される相対的な遅延時間を求める
ことを特徴とする遅延時間測定装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176614A JP4730611B2 (ja) | 2006-06-27 | 2006-06-27 | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176614A JP4730611B2 (ja) | 2006-06-27 | 2006-06-27 | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008008657A JP2008008657A (ja) | 2008-01-17 |
JP4730611B2 true JP4730611B2 (ja) | 2011-07-20 |
Family
ID=39067015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176614A Expired - Fee Related JP4730611B2 (ja) | 2006-06-27 | 2006-06-27 | 遅延時間測定方法及びこれを用いた遅延時間測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4730611B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492596B2 (en) | 2007-10-30 | 2013-07-23 | Mitsubishi Gas Chemical Company, Inc. | Process for production of ditrimethylolpropane |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002040108A (ja) * | 2000-07-27 | 2002-02-06 | Advantest Corp | 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5036586B1 (ja) * | 1970-08-31 | 1975-11-26 | ||
JPH04252509A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | パルス幅補正回路 |
JP3703880B2 (ja) * | 1995-04-28 | 2005-10-05 | 株式会社アドバンテスト | 遅延時間制御回路 |
JP3574696B2 (ja) * | 1995-05-26 | 2004-10-06 | 株式会社アドバンテスト | Icテスタのタイミング発生器 |
JPH11326454A (ja) * | 1998-04-24 | 1999-11-26 | Fujita Seisakusho:Kk | スキュー補正回路 |
-
2006
- 2006-06-27 JP JP2006176614A patent/JP4730611B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002040108A (ja) * | 2000-07-27 | 2002-02-06 | Advantest Corp | 半導体デバイス試験装置のタイミング校正方法・半導体デバイス試験装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8492596B2 (en) | 2007-10-30 | 2013-07-23 | Mitsubishi Gas Chemical Company, Inc. | Process for production of ditrimethylolpropane |
Also Published As
Publication number | Publication date |
---|---|
JP2008008657A (ja) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101147444B1 (ko) | 신호 생성 장치, 시험 장치 및 회로 디바이스 | |
JP5300174B2 (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
JP5137844B2 (ja) | 試験装置及び試験モジュール | |
WO2005026759A1 (ja) | キャリブレーション用比較回路 | |
JP4825131B2 (ja) | 消費電流バランス回路、補償電流量調整方法、タイミング発生器及び半導体試験装置 | |
JP5066075B2 (ja) | キャリブレーション装置、試験装置、キャリブレーション方法、及び試験方法 | |
JP2006184047A (ja) | Fetの特性測定方法 | |
JP4730611B2 (ja) | 遅延時間測定方法及びこれを用いた遅延時間測定装置 | |
JP2000009409A (ja) | インダクタンス変化検出回路 | |
US7960996B2 (en) | Variable delay circuit, timing generator and semiconductor testing apparatus | |
JP2006254440A (ja) | 線形位相誤差検出に関する方法及び装置 | |
CN112558519A (zh) | 一种基于fpga和高精度延时芯片的数字信号延时方法 | |
JP5133870B2 (ja) | 電子デバイス、試験装置、及び試験方法 | |
JP2007212279A (ja) | タイミング校正方法およびその装置 | |
JP7053204B2 (ja) | 遅延時間測定装置、半導体装置及び遅延時間の測定方法 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP3271323B2 (ja) | 時間測定回路 | |
JP2014215048A (ja) | 電源装置およびそれを用いた試験装置 | |
EP3982130A1 (en) | Apparatus and method for determining a response of a device under test to an electrical pulse generated by a pulse generator | |
WO2022244656A1 (ja) | Tdc装置、測距装置および測距方法 | |
TWI655839B (zh) | 積體電路以及驅動信號產生電路 | |
JP4714067B2 (ja) | キャリブレーション回路、キャリブレーション方法、及び試験装置 | |
JP2011095079A (ja) | 半導体試験装置 | |
JP2003110422A (ja) | スキュー調整回路、信号発生器及びスキュー調整方法 | |
JP2004239860A (ja) | 位相差測定回路、位相差測定方法、および位相差調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |